JP2007123623A - 半導体試験装置及び方法 - Google Patents

Abstract

【課題】基板に形成された半導体チップについて、試験スペックを満たすか否かを判定する電気的選別試験のみでは得られない正確且つきめ細かな良品／不良品判定を行う。
【解決手段】特性測定部１及び第１の判定部２を用いた従来のＧｏ／Ｎｏｇｏ試験による半導体チップの第１の選別に加えて、電気的特性分布を利用した半導体チップの第２の選別を実行する。第２の選別では、特性分布算出部３によりＧｏ／Ｎｏｇｏ試験をクリアーした半導体チップの電気的特性値から電気的特性分布を取得し、第２の判定部４により、この電気的特性分布から規定外分布に該当する半導体チップを特定して、当該半導体チップを除去（スクリーニング）する。
【選択図】図３

Description

本発明は、ＬＳＩに代表される半導体回路が搭載された各半導体チップの電気的選別試験を実行する半導体試験装置及び方法に関する。

通常、ＬＳＩの電気的な選別試験（一次試験（ＰＴ）及び最終試験（ＦＴ））においては、半導体チップの良否の判定に特性変動に対する汎用性を持たせてある。即ち、ＬＳＩ製造過程では半導体チップに特性バラツキが生じ、半導体素子・半導体回路としての特性変動の許容される幅（許容範囲）が存在する。半導体チップは、最遅（slow）値〜最速（fast）値の許容範囲内の特性変動について、製品として電気的に保証されることになる。

特開２００４−４７５４２号公報 特開２００１−１３２００号公報

現在のＣＭＯＳテクノロジーでは、半導体素子の微細加工化が進み、半導体素子の高速動作化が促進する反面、半導体素子の微少リーク電流が増加するという問題がある。更に、ＬＳＩ上により多くの半導体素子が形成される高集積度化が進み、半導体チップ全体として待機時の電流値であっても極めて大きな値となる。更に、半導体素子の低電圧化も進み、従来とは電圧変動に対する余裕も異なってきている。即ち、特性異常値と電気的選別試験の測定精度とのマージン余裕は急激に減少している。

例えば通常、直流（ＤＣ）系のリーク試験であれば、電気的特性値がワースト値（ＣＭＯＳでは最速値）に振れた場合の設定規格（試験スペック）を設定している。
しかしながら、この試験スペックを満たすか否かを判定するのみでは、半導体チップの電気的特性の良否を十分に見極めることはできない。例えば図１に示すように、実際の半導体チップの電気的特性値がワースト値を大きくクリアしている場合（ワースト値から離間した比較的良値を示す場合）、試験スペックが実製品に対して極めて緩い、言わばザル状態となる危険性がある。

現状では、半導体チップの電気的特性値が試験スペックを満たしていれば、当該半導体チップは良品扱いされるが、これら良品とされた半導体チップの中には単に電気的選別試験で故障が検出されていない、言わば不良（欠陥）の種を抱えている半導体チップも実在している。このように、半導体素子の高集積化・低電圧化が加速される昨今では、試験スペックを満たすか否かを判定する電気的選別試験のみでは、半導体チップの正確な良品／不良品の判断は極めて困難となりつつある。

本発明は、上記の課題に鑑みてなされたものであり、基板に形成された半導体チップについて、試験スペックを満たすか否かを判定する電気的選別試験のみでは得られない正確且つきめ細かな良品／不良品判定を行うことを可能とし、半導体装置の更なる高品質を実現する半導体試験装置及び方法を提供することを目的とする。

本発明の半導体試験装置は、基板に形成された複数の半導体チップの電気的選別試験を実行する半導体試験装置であって、前記基板における前記各半導体チップの電気的特性値を測定する特性測定手段と、前記各半導体チップの前記電気的特性値が許容範囲内であるか否かを判定する第１の判定手段と、前記電気的特性値が前記許容範囲内であると判定された前記各半導体チップについて、当該電気的特性値の特性分布を算出する特性分布算出手段と、算出された前記特性分布に基づき、前記電気的特性値が許容範囲内であると判定された前記各半導体チップの良否を判定する第２の判定手段とを含む。

本発明の半導体試験装置の他態様は、基板に形成された複数の半導体チップの電気的選別試験を実行する半導体試験装置であって、前記基板における前記各半導体チップの電気的特性値を測定する特性測定手段と、前記各半導体チップの前記電気的特性値が許容範囲内であるか否かを判定する第１の判定手段と、前記電気的特性値が前記許容範囲内であると判定された前記各半導体チップについて、他の基板について既に取得された前記電気的特性値の特性分布を利用して、その良否を判定する第２の判定手段とを含む。

本発明の半導体試験方法は、基板に形成された複数の半導体チップの電気的選別試験を実行する半導体試験方法であって、前記基板における前記各半導体チップの電気的特性値を測定するステップと、前記各半導体チップの前記電気的特性値が許容範囲内であるか否かを判定するステップと、前記電気的特性値が前記許容範囲内であると判定された前記各半導体チップについて、当該電気的特性値の特性分布を算出するステップと、算出された前記特性分布に基づき、前記電気的特性値が許容範囲内であると判定された前記各半導体チップの良否を判定するステップとを含む。

本発明の半導体試験方法の他態様は、基板に形成された複数の半導体チップの電気的選別試験を実行する半導体試験方法であって、前記基板における前記各半導体チップの電気的特性値を測定するステップと、前記各半導体チップの前記電気的特性値が許容範囲内であるか否かを判定するステップと、前記電気的特性値が前記許容範囲内であると判定された前記各半導体チップについて、他の基板について既に取得された前記電気的特性値の特性分布を利用して、その良否を判定するステップとを含む。

本発明によれば、基板に形成された半導体チップについて、試験スペックを満たすか否かを判定する電気的選別試験のみでは得られない正確且つきめ細かな良品／不良品判定を行うことを可能とし、半導体装置の更なる高品質を実現することができる。

−本発明の基本骨子−
通常、半導体基板（半導体ウェーハ）のＧｏ／Ｎｏｇｏ試験では、半導体ウェーハ上に形成された複数の半導体チップに対して順次に電気的選別試験を施してゆく。電気的選別試験の内容は様々であるが、通常は機能試験、ＤＣ特性試験及びＡＣ特性試験を行い、半導体チップの良品／不良品を選別する。

上述したように、ここで問題となるのが良否の判定値となる試験スペックである。図１で示したように、ＤＣ系のリーク試験の場合、特性が変動した分を見越して規格設定がなされた場合、試験結果が試験スペックより小さい値であれば、当該試験対象の半導体チップは全て良品と判断される。従ってこの場合、Ｇｏ／Ｎｏｇｏ試験のみでは、半導体チップの半導体回路中に内在する不具合（欠陥）が検出されず、良品として素通りしてしまうことがあり得る。

本発明者は、Ｇｏ／Ｎｏｇｏ試験では検出が困難である、半導体回路中に不具合（欠陥）の内在する半導体チップを特定する手法について検討した。
先ず、Ｇｏ／Ｎｏｇｏ試験をクリアした（良品と判断された）半導体チップのみについて、これらの電気的特性値の分布を作成してみた。その結果、図２に示すように、多くの良品と判定された半導体チップの大部分については、リーク特性は平均値（Typ）を中心としたほぼ正規分布を形成する。ところが、試験スペックは満たすものの、当該正規分布から外れた位置（fast値側）に分布（規定外分布）が存在する（図中、円内に示す）。この規定外分布に該当する半導体チップが、Ｇｏ／Ｎｏｇｏ試験では良品と判定されるが、半導体回路中欠陥（例えば、ゲート電極の微細な形成不良や微細な塵芥が存することに起因する電気的不良）が内在するものであると見なせることが判明した。Ｇｏ／Ｎｏｇｏ試験のみでは、これらの半導体チップは完全に良品として選別されて次工程へ進むことになる。即ち、当該電気的特性分布を用いることにより、半導体回路中に欠陥の内在する半導体チップを高い確率で特定することができる。

本発明では、従来のＧｏ／Ｎｏｇｏ試験による半導体チップの第１の選別に加えて、上述の電気的特性分布を利用した半導体チップの第２の選別を実行する。
第２の選別では、電気的特性分布を取得し、この電気的特性分布から規定外分布に該当する半導体チップを特定して、当該半導体チップを除去（スクリーニング）する。規定外分布に該当する半導体チップを特定するには、適当な閾値を上記の正規分布内と見なせる限界位置（例えば３σ）に設定し、当該閾値から外れる部分に相当する半導体チップの分布を電気的特性分布の規定外分布とする。これにより、Ｇｏ／Ｎｏｇｏ試験では良品と判断されたが、半導体回路中にＧｏ／Ｎｏｇｏ試験では検出されない欠陥の内在する半導体チップを除外し、当該欠陥の存しない良好な半導体チップのみを高い確率で選別することができる。

この点、引用文献１には、従来のＧｏ／Ｎｏｇｏ試験により選別された良品の半導体チップについて、当該半導体チップの近傍に存する不良品の半導体チップの数により、当該半導体チップの良／不良を判断する技術が開示されている。また、引用文献２には、従来のＧｏ／Ｎｏｇｏ試験により選別された良品の半導体チップについて、電源電流スペクトラムを測定し、平均・標準偏差を算出して、これらの値からズレの度合いの大きい半導体チップを不良品と見なす技術が開示されている。

しかしながら、引用文献１の技術では、周辺に存する不良の半導体チップの多寡を基準とすることでは、当該半導体チップとの関連性は必ずしも確実ではなく、必然的に判断の正確性に欠けるという問題がある。また、引用文献２の技術では、半導体チップ全体の電源電流スペクトラムを測定するという比較的大掛かりで煩雑な作業を要し、電気的試験が複雑となるという問題がある。これに対して本発明では、比較的簡易な構成により、従来のＧｏ／Ｎｏｇｏ試験により選別された良品の半導体チップ中から、より正確且つ確実に欠陥のない良品を選別することが可能である。

本発明では、第２の選別において、上記の電気的特性分布に加えて、各半導体チップの歩留り、半導体ウェーハのサイズ、半導体チップのサイズ、及び半導体チップの製造ラインにおける製造バラツキのうちの少なくとも１つをパラメータとして、第１の選別において良品と判定された各半導体チップの良否を判定するようにしても良い。この構成により、第２の選別の判定精度を更に高め、より正確な選別を行うことができる。

また、上記の電気的特性分布について、他の半導体ウェーハにおいて信頼するに足る十分な情報量の蓄積がある場合には、第１の選別において良品と判断された半導体チップの電気的特性分布を取得する代わりに、他の半導体ウェーハの情報を用いても良い。この場合、他の半導体ウェーハ既に取得された電気的特性分布を利用して、当該半導体ウェーハの第１の選別において良品と判断された半導体チップを更にスクリーニングして良品を選別する。

−本発明を適用した具体的な緒実施形態−
以下、本発明を適用した具体的な緒実施形態について、図面を参照しながら詳細に説明する。
［第１の実施形態］
先ず、第１の実施形態について説明する。

（半導体試験装置の概略構成）
図３は、第１の実施形態による半導体試験装置の概略構成を示すブロック図である。
この半導体試験装置は、半導体ウェーハにおける各半導体チップの電気的特性値を逐一測定する特性測定部１と、各半導体チップの電気的特性値が許容範囲内であるか否かを判定する第１の判定部２と、電気的特性値が許容範囲内であると判定された各半導体チップについて、当該電気的特性値の特性分布を算出する特性分布算出部３と、作成された電気的特性分布に基づき、電気的特性値が許容範囲内であると判定された各半導体チップの良否を判定する第２の判定部４と、各半導体チップの各種情報を記憶する記憶部５とを備えて構成されている。

特性測定部１は、ＬＳＩテスタ等を有してなるものであり、例えば図４に示すように、半導体ウェーハ１０上に形成された複数の半導体チップに対して、例えば矢印に示すように順次に電気的特性値を測定する。

第１の判定部２は、各半導体チップについて、特性測定部１により測定された電気的特性値に基づき、第１の選別、即ち通常（従来）のＧｏ／Ｎｏｇｏ試験を実行する。具体的には、特性測定部１により測定された半導体チップの電気的特性値が許容範囲内であるか否か、即ち試験スペックを基準として各半導体チップの良品／不良品を判定するものである。ここでは、試験スペックとして、fast値（例えばＣＭＯＳトランジスタの場合では、ゲート電極が最狭幅である場合に相当する）の試験スペックを基準として用い、各半導体チップの電気的特性値が当該試験スペック内であるか否かにより、各半導体チップを良品／不良品として選別する。

特性分布算出部３は、第１の判定部２により、特性測定部１により測定された第１の選別をクリアした（電気的特性値が許容範囲内である（良品である）と判定された）半導体チップのみについて、これらの電気的特性分布を取得するものである。

第２の判定部４は、特性分布算出部３により算出された電気的特性分布を用いて、第２の選別を実行する。具体的には、この電気的特性分布から規定外分布に該当する半導体チップを特定し、当該半導体チップをスクリーニングするものである。規定外分布に該当する半導体チップを特定するには、適当な閾値を上記の正規分布内と見なせる限界位置に設定し、当該閾値から外れる部分に相当する半導体チップの分布を電気的特性分布の規定外分布とする。これにより、第１の判定部２による選別では良品と判断されたが、半導体回路中に第１の選別では検出されない欠陥の内在する半導体チップを除外し、当該欠陥の存しない良好な半導体チップのみを高い確率で選別することができる。

ここで、第２の判定部４は、上記の電気的特性分布に加えて、各半導体チップの歩留り、半導体ウェーハのサイズ、半導体チップのサイズ、及び半導体チップの製造ラインにおける製造バラツキのうちの少なくとも１つをパラメータとして、第１の選別において良品と判定された各半導体チップの良否を判定するようにしても良い。この構成により、第２の選別における選別精度を更に高め、より正確な選別を行うことができる。

記憶部５は、各半導体チップの各種情報を記憶する。
当該各種情報としては、第１の判定部２により良品と判定された各半導体チップの情報Ａ（良品情報Ａ１及びその座標情報Ａ２）と、第２の判定部４により不良品と判定された各半導体チップの情報Ｂ（不良品情報Ｂ１及びその座標情報Ｂ２）とがあり、情報Ａ，Ｂは区別して記憶される。

なお、記憶部５に記憶される各種情報としては、第１の判定部２により良否が判定された各半導体チップの情報（良否情報及びその座標情報）と、第２の判定部４により良否が判定された各半導体チップの情報（良否情報及びその座標情報）としても良い。この場合、双方の情報ともに、半導体ウェーハに形成された全ての半導体チップに対して付与されることになる。

（半導体試験方法）
図５は、第１の実施形態による半導体試験方法をステップ順に示すフロー図である。
先ず、複数の半導体チップが形成された半導体ウェーハを試験対象として、特性測定部１により半導体チップの電気的特性値を測定する（ステップＳ１）。

続いて、測定された電気的特性値に基づき、第１の選別、即ち通常（従来）のＧｏ／Ｎｏｇｏ試験を実行する。即ち、試験スペック（ここではfast値）を基準として、電気的特性値が試験スペックを満たす場合には良品、満たさない場合には不良品であると判定して選別する（ステップＳ２）。

当該半導体チップが第１の判定部２により良品と判定された場合には、その情報Ａ（良品情報Ａ１及びその座標情報Ａ２）が記憶部５に記憶される（ステップＳ３）。

半導体ウェーハに形成された全ての半導体チップについて、ステップＳ１〜Ｓ３の作業を順次実行する（ステップＳ４）。

半導体ウェーハに形成された全ての半導体チップについてステップＳ１〜Ｓ３の作業が終了した場合、情報Ａから、図６（ａ）に示すようなデータマップが作成される。図６（ａ）では、半導体ウェーハ１０に形成された各半導体チップについて、良品対象に星印（＊）を付し、不良品対象を空白として示す。

続いて、特性分布算出部３は、記憶部５から半導体ウェーハに形成された全ての半導体チップについての情報Ａを読み出し、第１の選別をクリアした（良品と判断された）半導体チップのみについて、これらの電気的特性分布を算出して作成する（ステップＳ５）。

続いて、第２の判定部４は、特性分布算出部３により作成された電気的特性分布を用いて、第２の選別を実行する（ステップＳ６）。具体的には、この電気的特性分布において規定外分布に該当する半導体チップを特定し、当該半導体チップをスクリーニングする。図６（ｂ）では、規定外分布に該当する半導体チップ（不良品情報の対象）のデータマップを図６（ａ）のデータマップに重ね合わせた様子を示しており、規定外分布に該当する半導体チップに斜線を付す。

そして、第２の判定部４により不良品と判定された半導体チップの情報Ｂ（不良品情報Ｂ１及びその座標情報Ｂ２）が記憶部５に記憶される（ステップＳ７）。
しかる後、半導体ウェーハから各半導体チップを切り出し、第２の判定部４により良品と判定された半導体チップのみが製品として出荷に供される。

以上説明したように、本実施形態によれば、半導体ウェーハに形成された半導体チップについて、試験スペックを満たすか否かを判定する電気的選別試験のみでは得られない正確且つきめ細かな良品／不良品判定を行うことが可能となり、半導体装置の更なる高品質を実現することができる。

−変形例−
ここで、第１の実施形態の緒変形例について説明する。なお、以下の緒変形例では、第１の実施形態で説明した半導体試験装置について、同様の構成部材等については同符号を付して詳しい説明を省略する。

［変形例１］
（半導体試験装置の概略構成）
図７は、第１の実施形態の変形例１による半導体試験装置の概略構成を示すブロック図である。
この半導体試験装置は、特性測定部１、第１の判定部２、特性分布算出部３、第２の判定部４、及び記憶部５に加え、複数の半導体チップのうちの所定数を含むサイズの算出範囲を半導体ウェーハ面内で移動自在に規定する算出範囲規定部６を備えて構成されている。

上記の算出範囲の一例を図８（ａ）に示す。
算出範囲Ｒは、例えば破線矩形のようにサイズが５×５チップの範囲として規定されており、半導体ウェーハ１０の面内で移動自在とされている。当該算出範囲Ｒ内で例えば中央に位置する、第１の判定部２により良品と判定された半導体チップ（図中、斜線で示す）が、第２の判定部４による判定対象とされる。

算出範囲Ｒのサイズは、各半導体チップの歩留り、半導体ウェーハのサイズ、半導体チップのサイズ、及び半導体チップの製造ラインにおける製造バラツキ等に適宜応じて設定すれば良い。

図８（ａ）中、右下に位置する算出範囲Ｒを拡大した様子を図８（ｂ）に示す。
この場合、算出範囲Ｒの中央に位置する、図中Ｐで示す半導体チップを第２の判定部４による判定対象とする。特性分布算出部３は、算出範囲Ｒ内に存する２５個の半導体チップのうち、第１の判定部２により良品と判定された１９個の半導体チップ（星印＊を付す）の電気的特性値を用いて、電気的特性分布を作成する。

そして、第２の判定部４は、特性分布算出部３により作成された算出範囲Ｒ内における電気的特性分布に基づき、半導体チップＰが電気的特性分布において規定外分布に該当するか否かを判定する。記憶部５には、半導体チップＰが規定外分布に該当する（不良品である）と判定された場合には、その情報Ｂ（不良品情報Ｂ１及びその座標情報Ｂ２）が記憶される。

第２の判定部４による１つの半導体チップの判定が終了すると、算出範囲規定部６は、当該半導体チップに近接する、第１の判定部２により良品と判定された半導体チップが第２の判定部４による判定対象（半導体チップＰ）となるように、算出範囲Ｒを移動させる。そして、特性分布算出部３が当該算出範囲Ｒについて上記のように電気的特性分布を作成し、第２の判定部４が上記のように判定を行い、半導体チップＰが規定外分布に該当する（不良品である）と判定された場合には、その情報Ｂ（不良品情報Ｂ１及びその座標情報Ｂ２）が記憶部５に記憶される。

算出範囲規定部６、特性分布算出部３、第２の判定部４、及び記憶部５は、上記一連の作業を、半導体ウェーハ１０内において第１の判定部２により良品と判定された全ての半導体チップについて逐一実行してゆく。

（半導体試験方法）
図９は、変形例１による半導体試験方法をステップ順に示すフロー図である。
先ず、複数の半導体チップが形成された半導体ウェーハを試験対象として、特性測定部１により半導体チップの電気的特性値を測定する（ステップＳ１１）。

続いて、測定された電気的特性値に基づき、第１の選別、即ち通常（従来）のＧｏ／Ｎｏｇｏ試験を実行する。即ち、試験スペック（ここではfast値）を基準として、電気的特性値が試験スペックを満たす場合には良品、満たさない場合には不良品であると判定して選別する（ステップＳ１２）。

当該半導体チップが第１の判定部２により良品と判定された場合には、その情報Ａ（良品情報Ａ１及びその座標情報Ａ２）が記憶部５に記憶される（ステップＳ１３）。

半導体ウェーハに形成された全ての半導体チップについて、ステップＳ１１〜Ｓ１３の作業を順次実行する（ステップＳ１４）。

続いて、算出範囲規定部６は、半導体ウェーハ面上において、第１の判定部２により良品と判定された半導体チップのうちの１つを判定対象として、当該半導体チップを中心とした算出範囲を設定する（ステップＳ１５）。

続いて、特性分布算出部３は、設定された算出範囲内に存する半導体チップのうち、第１の判定部２により良品と判定された各半導体チップの電気的特性値を用いて、電気的特性分布を算出して作成する（ステップＳ１６）。

続いて、第２の判定部４は、特性分布算出部３により作成された、当該算出範囲における電気的特性分布を用いて、第２の選別を実行する。具体的には、判定対象とされた半導体チップがこの電気的特性分布において規定外分布に該当するか否かを判定する（ステップＳ１７）。規定外分布に該当する、即ち不良品であると判定された場合には、当該半導体チップをスクリーニングする。
そして、第２の判定部４により当該半導体チップが不良品であると判定された場合には、当該半導体チップの情報Ｂ（不良品情報Ｂ１及びその座標情報Ｂ２）が記憶部５に記憶される（ステップＳ１８）。

第１の判定部２により良品と判定された全ての半導体チップについて、ステップＳ１５〜Ｓ１８を順次実行する（ステップＳ１９）。
即ち、第１の判定部２により良品と判定された次の半導体チップを判定対象として、算出範囲規定部６による算出範囲の移動設定、特性分布算出部３による当該算出範囲における電気的特性分布の作成、及び第２の判定部４による当該算出範囲における電気的特性分布を用いた当該半導体チップに対する第２の選別を、全ての半導体チップについて順次に行う。

半導体ウェーハに形成された全ての半導体チップについてステップＳ１５〜Ｓ１８の作業が終了した場合、半導体ウェーハから各半導体チップを切り出し、第２の判定部４により良品と判定された半導体チップのみが製品として出荷に供される。

以上説明したように、変形例１によれば、第１の実施形態で奏する緒効果に加え、算出範囲を規定することにより簡易且つ迅速に半導体チップの良品／不良品判定を行うことが可能となり、半導体装置の更なる高品質を実現することができる。

［変形例２］
（半導体試験装置の概略構成）
図１０は、第１の実施形態の変形例２による半導体試験装置の概略構成を示すブロック図である。
この半導体試験装置は、特性測定部１、第１の判定部２、特性分布算出部３、第２の判定部４、及び記憶部５に加え、算出範囲規定部７を備えて構成されている。

算出範囲規定部７は、変形例１の算出範囲規定部６と同様に、複数の半導体チップのうちの所定数を含むサイズの算出範囲を半導体ウェーハ面内で移動自在に規定する第１の機能を有する。更に、算出範囲規定部７は、当該第１の機能に加えて、半導体ウェーハ面内において算出範囲を移動させる際に、算出範囲内において、電気的特性値が許容範囲内であると判定された半導体チップの数、即ち第１の判定部２により良品と判定された半導体チップの数が一定以上となるように、算出範囲のサイズ・形状を適宜変更する第２の機能を有する。

第２の機能の適用場面、即ち算出範囲の変更を要する場合としては、（１）判定対象となる半導体チップの半導体ウェーハ面内における位置により、算出範囲の一部が半導体ウェーハ面内からはみ出てしまう場合、（２）算出範囲内における半導体チップの歩留りが低い場合の２種類が考えられる。

場合（１）に対応した算出範囲変更の一例を図１１（ａ）に示す。
ここで、算出範囲Ｒを例えば破線矩形のようにサイズが５×５チップの範囲として規定した場合について説明する。なお、各算出範囲Ｒ内の判定対象となる半導体チップＰに斜線を付する。

算出範囲Ｒが半導体ウェーハ１０の面内に収まる場合（この場合の算出範囲ＲをＲ１として図示する）には問題ないが、算出範囲Ｒが半導体ウェーハ１０の面内からはみ出る場合（この場合の算出範囲をＲ２として図示する）には、算出範囲Ｒ２内の、第１の判定部２により良品と判定された半導体チップの数が減少する。この減少により、算出範囲Ｒ２で作成される電気的特性分布が不確かなものとなる懸念がある。そこで、算出範囲Ｒ１と同程度の電気的特性分布の信頼性を確保すべく、算出範囲Ｒ１のサイズ及び形状を例えば算出範囲Ｒ３のように変更する。変更指標としては、算出範囲Ｒ内の、第１の判定部２により良品と判定された半導体チップの数が一定以上、例えば２０個以上となるように調節する。

このように、判定対象となる半導体チップの半導体ウェーハ面内における位置に応じて算出範囲のサイズ・形状を変更することにより、当該位置に依存することなく算出範囲内の第１の判定部２により良品と判定された半導体チップの数が確保され、信頼性の高い電気的特性分布を得ることができる。

場合（２）に対応した算出範囲変更の一例を図１１（ｂ）に示す。
ここでも同様に、算出範囲Ｒを例えば破線矩形のようにサイズが５×５チップの範囲として規定した場合について説明する。なお、各算出範囲Ｒ内の判定対象となる半導体チップＰに斜線を付する。

算出範囲内における半導体チップの歩留りが低い場合（この場合の算出範囲ＲをＲ１として図示する）には、算出範囲Ｒ１内の、第１の判定部２により良品と判定された半導体チップの数が減少する。この減少により、算出範囲Ｒ２で作成される電気的特性分布が不確かなものとなる懸念がある。そこで、算出範囲Ｒ１と同程度の電気的特性分布の信頼性を確保すべく、算出範囲Ｒ１のサイズ（及び形状）を例えば算出範囲Ｒ４のように拡大変更する。変更指標としては、算出範囲Ｒ内の、第１の判定部２により良品と判定された半導体チップの数が一定以上、例えば２０個以上となるように調節する。

このように、算出範囲内の歩留りに応じて（ここでは歩留りが低い場合に）算出範囲のサイズ・形状を変更（拡大変更）することにより、当該位置に依存することなく算出範囲内の第１の判定部２により良品と判定された半導体チップの数が確保され、信頼性の高い電気的特性分布を得ることができる。

（半導体試験方法）
図１２は、変形例２による半導体試験方法をステップ順に示すフロー図である。
先ず、複数の半導体チップが形成された半導体ウェーハを試験対象として、特性測定部１により半導体チップの電気的特性値を測定する（ステップＳ２１）。

続いて、測定された電気的特性値に基づき、第１の選別、即ち通常（従来）のＧｏ／Ｎｏｇｏ試験を実行する。即ち、試験スペック（ここではfast値）を基準として、電気的特性値が試験スペックを満たす場合には良品、満たさない場合には不良品であると判定して選別する（ステップＳ２２）。

当該半導体チップが第１の判定部２により良品と判定された場合には、その情報Ａ（良品情報Ａ１及びその座標情報Ａ２）が記憶部５に記憶される（ステップＳ２３）。

半導体ウェーハに形成された全ての半導体チップについて、ステップＳ２１〜Ｓ２３の作業を順次実行する（ステップＳ２４）。

続いて、算出範囲規定部７は、半導体ウェーハ面上において、第１の判定部２により良品と判定された半導体チップのうちの１つを判定対象として、当該半導体チップを中心とした算出範囲を設定する（ステップＳ２５）。このとき、算出範囲規定部７は、判定対象となる半導体チップの半導体ウェーハ面内における位置や、算出範囲内の半導体チップの歩留りに応じて、算出範囲のサイズ・形状を適宜変更する。

続いて、特性分布算出部３は、設定された算出範囲内に存する半導体チップのうち、第１の判定部２により良品と判定された各半導体チップの電気的特性値を用いて、電気的特性分布を算出して作成する（ステップＳ２６）。

続いて、第２の判定部４は、特性分布算出部３により作成された、当該算出範囲における電気的特性分布を用いて、第２の選別を実行する。具体的には、判定対象とされた半導体チップがこの電気的特性分布において規定外分布に該当するか否かを判定する（ステップＳ２７）。規定外分布に該当する、即ち不良品であると判定された場合には、当該半導体チップをスクリーニングする。
そして、第２の判定部４により当該半導体チップが不良品であると判定された場合には、当該半導体チップの情報Ｂ（不良品情報Ｂ１及びその座標情報Ｂ２）が記憶部５に記憶される（ステップＳ２８）。

第１の判定部２により良品と判定された全ての半導体チップについて、ステップＳ２５〜Ｓ２８を順次実行する（ステップＳ２９）。
即ち、第１の判定部２により良品と判定された次の半導体チップを判定対象として、算出範囲規定部７による算出範囲の移動設定（算出範囲のサイズ・形状の変更を含む）、特性分布算出部３による当該算出範囲における電気的特性分布の作成、及び第２の判定部４による当該算出範囲における電気的特性分布を用いた当該半導体チップに対する第２の選別を、全ての半導体チップについて順次に行う。

半導体ウェーハに形成された全ての半導体チップについてステップＳ２５〜Ｓ２８の作業が終了した場合、半導体ウェーハから各半導体チップを切り出し、第２の判定部４により良品と判定された半導体チップのみが製品として出荷に供される。

以上説明したように、変形例２によれば、変形例１で奏する緒効果に加え、算出範囲を適宜変更することにより、半導体チップのより正確で信頼性の高い良品／不良品判定を行うことが可能となり、半導体装置の更なる高品質を実現することができる。

［第２の実施形態］
次に、第２の実施形態について説明する。なお、本実施形態では、第１の実施形態で説明した半導体試験装置について、同様の構成部材等については同符号を付して詳しい説明を省略する。

（半導体試験装置の概略構成）
図１３は、第２の実施形態による半導体試験装置の概略構成を示すブロック図である。
この半導体試験装置は、特性測定部１、第１の判定部２に加え、第１の判定部２により電気的特性値が許容範囲内であると判定された各半導体チップについて、他の半導体ウェーハ（複数であることが好ましい）について既に取得された電気的特性分布を利用して、その良否を判定する第２の判定部８と、他の半導体ウェーハについて既に取得された電気的特性分布を記憶する記憶部９とを備えて構成されている。

第２の判定部８は、記憶部９に記憶された、他の半導体ウェーハについて既に取得された電気的特性分布を読み出して、当該半導体チップの良否を判断する。

ここで、第１の判定部２により良品と判定された各半導体チップの情報Ａ（良品情報Ａ１及びその座標情報Ａ２）を記憶部９に記憶することが好適である。更に、第２の判定部４により不良品と判定された各半導体チップの情報Ｂ（不良品情報Ｂ１及びその座標情報Ｂ２）も記憶するようにしても良い。この構成により、記憶部９に蓄積される情報量が更に増加してゆき、第２の判定部９による判断の信頼性が漸次向上する。

上記の構成により、第１の判定部２による選別では良品と判断されたが、半導体回路中にＧｏ／Ｎｏｇｏ試験では検出されない欠陥の内在する半導体チップを除外し、当該欠陥の存しない良好な半導体チップのみを高い確率で選別することができる。しかも本実施形態では、判定対象の半導体チップが形成された半導体ウェーハについて電気的特性分布を取得する必要がないため、極めて簡易且つ迅速に半導体チップの良否を判定することが可能である。

（半導体試験方法）
図１４は、第２の実施形態による半導体試験方法をステップ順に示すフロー図である。
先ず、複数の半導体チップが形成された半導体ウェーハを試験対象として、特性測定部１により半導体チップの電気的特性値を測定する（ステップＳ３１）。

続いて、測定された電気的特性値に基づき、第１の選別、即ち通常（従来）のＧｏ／Ｎｏｇｏ試験を実行する。即ち、試験スペック（ここではfast値）を基準として、電気的特性値が試験スペックを満たす場合には良品、満たさない場合には不良品であると判定して選別する（ステップＳ３２）。

ここで、当該半導体チップが第１の判定部２により良品と判定された場合には、その情報Ａ（良品情報Ａ１及びその座標情報Ａ２）が記憶部９に記憶される（ステップＳ３３）。

当該半導体チップが第１の判定部２により良品と判定された場合には、第２の判定部８は、記憶部９に記憶されている複数の他の半導体ウェーハにおける許容範囲内であると判定された半導体チップについて取得された電気的特性分布を読み出して、当該半導体チップの良否を判断する（ステップＳ３４）。

そして、当該半導体チップが第２の判定部４により不良品と判定された場合には、各半導体チップの情報Ｂ（不良品情報Ｂ１及びその座標情報Ｂ２））が記憶部９に記憶される（ステップＳ３５）。

第１の判定部２により良品と判定された全ての半導体チップについて、ステップＳ３１〜Ｓ３５を順次実行する（ステップＳ３６）。
半導体ウェーハに形成された全ての半導体チップについてステップＳ３１〜Ｓ３５の作業が終了した場合、半導体ウェーハから各半導体チップを切り出し、第２の判定部４により良品と判定された半導体チップのみが製品として出荷に供される。

以上説明したように、本実施形態によれば、第１の実施形態で奏する緒効果に加え、既に蓄積された信頼性の高い情報を利用して半導体チップのスクリーニングを行うため、簡易な構成で迅速な判定を行うことが可能となり、半導体装置の更なる高品質を実現することができる。

［第３の実施形態］
次に、第３の実施形態について説明する。なお、本実施形態では、第１の実施形態で説明した半導体試験装置について、同様の構成部材等については同符号を付して詳しい説明を省略する。

（半導体試験装置の概略構成）
本実施形態による半導体試験装置は、第１の実施形態と同様に、特性測定部１、第１の判定部２、特性分布算出部３、第２の判定部４、及び記憶部５を備えて構成されている。

本実施形態では、電気的特性分布を取得するに際して、１枚の半導体ウェーハを分布作成の一単位とする代わりに、所期の複数枚の半導体ウェーハからなる１ロットを分布作成の一単位とする。

即ち、特性測定部１及び第１の判定部２は、当該ロットを構成する各半導体ウェーハの各半導体チップについて電気的特性値を測定してＧｏ／Ｎｏｇｏ試験を順次行う。
特性分布算出部３は、半導体ウェーハでＧｏ／Ｎｏｇｏ試験をクリアーした（電気的特性値が許容範囲内である（良品である）と判定された）半導体チップ電気的特性分布を取得する作業を、当該ロットを構成する各半導体ウェーハについて行い、当該ロット全体の電気的特性分布を取得する。

第２の判定部４は、作成された電気的特性分布に基づき、電気的特性値が許容範囲内であると判定された各半導体チップの良否を判定する。
記憶部５は、第１の判定部２により良品と判定された各半導体チップの情報Ａ（良品情報Ａ１及びその座標情報Ａ２）と、第２の判定部４により不良品と判定された各半導体チップの情報Ｂ（不良品情報Ｂ１及びその座標情報Ｂ２）とを区別して記憶する。

特性分布算出部３により作成された当該ロット全体におけるＤＣ出力レベルの電気的特性分布の一例を図１５に示す。
ここでは、３枚の半導体ウェーハ（ｗｆ１〜ｗｆ３）からロットが構成される場合において、試験スペックとして下限スペック（L-spec）及び上限スペック（H-spec）を設定し、下限スペックを２．５０Ｖ、上限スペックを３．３０Ｖとした。

図示のように、多くの良品と判定された半導体チップの大部分については、リーク特性は平均値（２．９５Ｖ程度）を中心としたほぼ正規分布を形成する。ところが、試験スペックは満たすものの、当該正規分布から外れた位置（L-spec側）に規定外分布が存在する（図中、円内に示す）。この場合、ｗｆ１，２については規定外分布が見られるが、ｗｆ３については見られない。半導体ウェーハ毎でかなり異なる電気的特性分布となることが判る。このように、複数枚の半導体ウェーハからなるロット単位で電気的特性分布を作成することにより、更に高い信頼性をもって半導体チップの良否を判断することが可能となる。

（半導体試験方法）
図１６は、第３の実施形態による半導体試験方法をステップ順に示すフロー図である。
先ず、複数の半導体チップが形成された半導体ウェーハを試験対象として、特性測定部１により半導体チップの電気的特性値を測定する（ステップＳ４１）。

続いて、測定された電気的特性値に基づき、第１の選別、即ち通常（従来）のＧｏ／Ｎｏｇｏ試験を実行する。即ち、試験スペック（ここではfast値）を基準として、電気的特性値が試験スペックを満たす場合には良品、満たさない場合には不良品であると判定して選別する（ステップＳ４２）。

当該半導体チップが第１の判定部２により良品と判定された場合には、その情報Ａ（良品情報Ａ１及びその座標情報Ａ２）が記憶部５に記憶される（ステップＳ４３）。

半導体ウェーハに形成された全ての半導体チップについて、ステップＳ１〜Ｓ３の作業を順次実行する（ステップＳ４４）。

ロットを構成する全ての半導体ウェーハについて、各半導体ウェーハの全ての半導体チップに対してステップＳ４１〜Ｓ４３を順次実行する（ステップＳ４５）。

続いて、特性分布算出部３は、記憶部５から、ロットを構成する全ての半導体ウェーハについて、各半導体ウェーハに形成された全ての半導体チップについての情報Ａを読み出し、第１の選別をクリアした（良品と判断された）半導体チップのみについて、これらの電気的特性分布を算出して作成する（ステップＳ４６）。

続いて、第２の判定部４は、特性分布算出部３により作成された電気的特性分布を用いて、第２の選別を実行する（ステップＳ４７）。具体的には、この電気的特性分布において規定外分布に該当する半導体チップを特定し、当該半導体チップをスクリーニングする。

そして、第２の判定部４により不良品と判定された半導体チップの情報Ｂ（不良品情報Ｂ１及びその座標情報Ｂ２）が記憶部５に記憶される（ステップＳ４８）。
しかる後、半導体ウェーハから各半導体チップを切り出し、第２の判定部４により良品と判定された半導体チップのみが製品として出荷に供される。

以上説明したように、本実施形態によれば、第１の実施形態で奏する緒効果に加え、複数の半導体ウェーハからなるロット単位で電気的特性分布を取得するため、第２の判定部４による良否判定の信頼度が大幅に向上し、半導体装置の更なる高品質を実現することができる。

（本発明を適用した他の実施形態）
上述した緒実施形態及び緒変形例による半導体試験装置を構成する各構成要素（特性測定部１、記憶部５，９を除く）の機能は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。同様に、半導体試験方法の各ステップ（図５のステップＳ１〜Ｓ７、図９のステップＳ１１〜Ｓ１９、図１２のステップＳ２１〜Ｓ２９、図１４のステップＳ３１〜Ｓ３６、図１６のステップＳ４１〜Ｓ４８等）は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明に含まれる。

具体的に、前記プログラムは、例えばＣＤ−ＲＯＭのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワークシステムにおける通信媒体を用いることができる。ここで、コンピュータネットワークとは、ＬＡＮ、インターネットの等のＷＡＮ、無線通信ネットワーク等であり、通信媒体とは、光ファイバ等の有線回線や無線回線等である。

また、本発明に含まれるプログラムとしては、供給されたプログラムをコンピュータが実行することにより上述の実施形態の機能が実現されるようなもののみではない。例えば、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）或いは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。また、供給されたプログラムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。

例えば、図１７は、パーソナルユーザ端末装置の内部構成を示す模式図である。この図１７において、１２００はＰＵ１２０１を備えたパーソナルコンピュータ（ＰＣ）である。ＰＣ１２００は、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶された、又はフレキシブルディスクドライブ（ＦＤ）１２１２より供給されるデバイス制御ソフトウェアを実行する。このＰＣ１２００は、システムバス１２０４に接続される各デバイスを総括的に制御する。

ＰＣ１２００のＰＵ１２０１、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶されたプログラムにより、図５のステップＳ１〜Ｓ７、図９のステップＳ１１〜Ｓ１９、図１２のステップＳ２１〜Ｓ２９、図１４のステップＳ３１〜Ｓ３６、図１６のステップＳ４１〜Ｓ４８の手順等が実現される。

１２０３はＲＡＭで、ＰＵ１２０１の主メモリ、ワークエリア等として機能する。１２０５はキーボードコントローラ（ＫＢＣ）であり、キーボード（ＫＢ）１２０９や不図示のデバイス等からの指示入力を制御する。

１２０６はＣＲＴコントローラ（ＣＲＴＣ）であり、ＣＲＴディスプレイ（ＣＲＴ）１２１０の表示を制御する。１２０７はディスクコントローラ（ＤＫＣ）である。ＤＫＣ１２０７は、ブートプログラム、複数のアプリケーション、編集ファイル、ユーザファイルそしてネットワーク管理プログラム等を記憶するハードディスク（ＨＤ）１２１１、及びフレキシブルディスク（ＦＤ）１２１２とのアクセスを制御する。ここで、ブートプログラムとは、起動プログラム：パソコンのハードやソフトの実行（動作）を開始するプログラムである。

１２０８はネットワーク・インターフェースカード（ＮＩＣ）で、ＬＡＮ１２２０を介して、ネットワークプリンタ、他のネットワーク機器、あるいは他のＰＣと双方向のデータのやり取りを行う。

以下、本発明の緒態様を付記としてまとめて記載する。

（付記１）基板に形成された複数の半導体チップの電気的選別試験を実行する半導体試験装置であって、
前記基板における前記各半導体チップの電気的特性値を測定する特性測定手段と、
前記各半導体チップの前記電気的特性値が許容範囲内であるか否かを判定する第１の判定手段と、
前記電気的特性値が前記許容範囲内であると判定された前記各半導体チップについて、当該電気的特性値の特性分布を算出する特性分布算出手段と、
算出された前記特性分布に基づき、前記電気的特性値が許容範囲内であると判定された前記各半導体チップの良否を判定する第２の判定手段と
を含むことを特徴とする半導体試験装置。

（付記２）複数の前記半導体チップのうちの所定数を含むサイズの算出範囲を前記基板面内で移動自在に規定する算出範囲規定手段を更に含み、
前記特性分布算出手段は、前記算出範囲規定手段により移動する前記算出範囲毎において順次に前記特性分布を算出し、
前記第２の判定手段は、前記各算出範囲内における前記特性分布に基づき、前記各算出範囲内における所定の前記半導体チップの良否を判定することを特徴とする付記１に記載の半導体試験装置。

（付記３）前記算出範囲規定手段は、前記基板面内において前記算出範囲を移動させる際に、前記算出範囲内における
前記電気的特性値が許容範囲内であると判定された前記半導体チップの数が一定以上となるように、前記算出範囲を適宜変更することを特徴とする付記２に記載の半導体試験装置。

（付記４）前記第２の判定手段は、前記特性分布に加えて、前記各半導体チップの歩留り、前記基板のサイズ、前記半導体チップのサイズ、及び前記半導体チップの製造ラインにおける製造バラツキのうちの少なくとも１つをパラメータとして、前記電気的特性値が許容範囲内であると判定された前記各半導体チップの良否を判定することを特徴とする付記１〜３のいずれか１項に記載の半導体試験装置。

（付記５）基板に形成された複数の半導体チップの電気的選別試験を実行する半導体試験装置であって、
前記基板における前記各半導体チップの電気的特性値を測定する特性測定手段と、
前記各半導体チップの前記電気的特性値が許容範囲内であるか否かを判定する第１の判定手段と、
前記電気的特性値が前記許容範囲内であると判定された前記各半導体チップについて、他の基板について既に取得された前記電気的特性値の特性分布を利用して、その良否を判定する第２の判定手段と
を含むことを特徴とする半導体試験装置。

（付記６）前記第２の判定手段は、前記特性分布に加えて、前記各半導体チップの歩留り、前記基板のサイズ、前記半導体チップのサイズ、及び前記半導体チップの製造ラインにおける製造バラツキのうちの少なくとも１つをパラメータとして、前記電気的特性値が許容範囲内であると判定された前記各半導体チップの良否を判定することを特徴とする付記５に記載の半導体試験装置。

（付記７）基板に形成された複数の半導体チップの電気的選別試験を実行する半導体試験方法であって、
前記基板における前記各半導体チップの電気的特性値を測定するステップと、
前記各半導体チップの前記電気的特性値が許容範囲内であるか否かを判定するステップと、
前記電気的特性値が前記許容範囲内であると判定された前記各半導体チップについて、当該電気的特性値の特性分布を算出するステップと、
算出された前記特性分布に基づき、前記電気的特性値が許容範囲内であると判定された前記各半導体チップの良否を判定するステップと
を含むことを特徴とする半導体試験方法。

（付記８）前記特性分布を算出するステップにおいて、複数の前記半導体チップのうちの所定数を含むサイズの算出範囲が前記基板面内で移動自在に規定されており、前記算出範囲を移動させて当該算出範囲内毎において順次に前記特性分布を算出し、
前記各半導体チップの良否を判定するステップにおいて、前記各算出範囲内における前記特性分布に基づき、前記各算出範囲内における所定の前記半導体チップの良否を判定することを特徴とする付記７に記載の半導体試験方法。

（付記９）前記基板面内において前記算出範囲を移動させる際に、前記算出範囲内における前記電気的特性値が許容範囲内であると判定された前記半導体チップの数が一定以上となるように、前記算出範囲を変更することを特徴とする付記８に記載の半導体試験方法。

（付記１０）前記各半導体チップの良否を判定するステップにおいて、前記特性分布に加えて、前記各半導体チップの歩留り、前記基板のサイズ、前記半導体チップのサイズ、及び前記半導体チップの製造ラインにおける製造バラツキのうちの少なくとも１つをパラメータとして、前記電気的特性値が許容範囲内であると判定された前記各半導体チップの良否を判定することを特徴とする付記７〜９のいずれか１項に記載の半導体試験方法。

（付記１１）基板に形成された複数の半導体チップの電気的選別試験を実行する半導体試験方法であって、
前記基板における前記各半導体チップの電気的特性値を測定するステップと、
前記各半導体チップの前記電気的特性値が許容範囲内であるか否かを判定するステップと、
前記電気的特性値が前記許容範囲内であると判定された前記各半導体チップについて、他の基板について既に取得された前記電気的特性値の特性分布を利用して、その良否を判定するステップと
を含むことを特徴とする半導体試験方法。

（付記１２）前記各半導体チップの良否を判定するステップにおいて、前記特性分布に加えて、前記各半導体チップの歩留り、前記基板のサイズ、前記半導体チップのサイズ、及び前記半導体チップの製造ラインにおける製造バラツキのうちの少なくとも１つをパラメータとして、前記電気的特性値が許容範囲内であると判定された前記各半導体チップの良否を判定することを特徴とする付記１１に記載の半導体試験方法。

（付記１３）コンピュータに、付記７〜１２のいずれか１項に記載の半導体試験方法の各ステップを実行させるためのプログラム。

半導体チップの電気的特性値の一例を示す特性図である。 Ｇｏ／Ｎｏｇｏ試験をクリアした半導体チップの電気的特性分布の一例を示す特性図である。 第１の実施形態による半導体試験装置の概略構成を示すブロック図である。 Ｇｏ／Ｎｏｇｏ試験を行う様子を示す概略平面図である。 第１の実施形態による半導体試験方法をステップ順に示すフロー図である。 Ｇｏ／Ｎｏｇｏ試験をクリアした半導体チップにより作成されたデータマップを示す概略平面図である。 第１の実施形態の変形例１による半導体試験装置の概略構成を示すブロック図である。 算出範囲の一例を示す概略平面図である。 第１の実施形態の変形例１による半導体試験方法をステップ順に示すフロー図である。 第１の実施形態の変形例２による半導体試験装置の概略構成を示すブロック図である。 算出範囲変更の一例を示す概略平面図である。 第１の実施形態の変形例２による半導体試験方法をステップ順に示すフロー図である。 第２の実施形態による半導体試験装置の概略構成を示すブロック図である。 第２の実施形態による半導体試験方法をステップ順に示すフロー図である。 第３の実施形態による半導体試験装置の概略構成を示すブロック図である。 第３の実施形態による半導体試験方法をステップ順に示すフロー図である。 パーソナルユーザ端末装置の内部構成を示す模式図である。

符号の説明

１ 特性測定部
２ 第１の判定部
３ 特性分布算出部
４，８ 第２の判定部
５，９ 記憶部
６，７ 算出範囲規定部

Claims (5)

1. 基板に形成された複数の半導体チップの電気的選別試験を実行する半導体試験装置であって、
   前記基板における前記各半導体チップの電気的特性値を測定する特性測定手段と、
   前記各半導体チップの前記電気的特性値が許容範囲内であるか否かを判定する第１の判定手段と、
   前記電気的特性値が前記許容範囲内であると判定された前記各半導体チップについて、当該電気的特性値の特性分布を算出する特性分布算出手段と、
   算出された前記特性分布に基づき、前記電気的特性値が許容範囲内であると判定された前記各半導体チップの良否を判定する第２の判定手段と
   を含むことを特徴とする半導体試験装置。
2. 複数の前記半導体チップのうちの所定数を含むサイズの算出範囲を前記基板面内で移動自在に規定する算出範囲規定手段を更に含み、
   前記特性分布算出手段は、前記算出範囲規定手段により移動する前記算出範囲毎において順次に前記特性分布を算出し、
   前記第２の判定手段は、前記各算出範囲内における前記特性分布に基づき、前記各算出範囲内における所定の前記半導体チップの良否を判定することを特徴とする請求項１に記載の半導体試験装置。
3. 基板に形成された複数の半導体チップの電気的選別試験を実行する半導体試験装置であって、
   前記基板における前記各半導体チップの電気的特性値を測定する特性測定手段と、
   前記各半導体チップの前記電気的特性値が許容範囲内であるか否かを判定する第１の判定手段と、
   前記電気的特性値が前記許容範囲内であると判定された前記各半導体チップについて、他の基板について既に取得された前記電気的特性値の特性分布を利用して、その良否を判定する第２の判定手段と
   を含むことを特徴とする半導体試験装置。
4. 基板に形成された複数の半導体チップの電気的選別試験を実行する半導体試験方法であって、
   前記基板における前記各半導体チップの電気的特性値を測定するステップと、
   前記各半導体チップの前記電気的特性値が許容範囲内であるか否かを判定するステップと、
   前記電気的特性値が前記許容範囲内であると判定された前記各半導体チップについて、当該電気的特性値の特性分布を算出するステップと、
   算出された前記特性分布に基づき、前記電気的特性値が許容範囲内であると判定された前記各半導体チップの良否を判定するステップと
   を含むことを特徴とする半導体試験方法。
5. 前記特性分布を算出するステップにおいて、複数の前記半導体チップのうちの所定数を含むサイズの算出範囲が前記基板面内で移動自在に規定されており、前記算出範囲を移動させて当該算出範囲内毎において順次に前記特性分布を算出し、
   前記各半導体チップの良否を判定するステップにおいて、前記各算出範囲内における前記特性分布に基づき、前記各算出範囲内における所定の前記半導体チップの良否を判定することを特徴とする請求項４に記載の半導体試験方法。

Images