JP5581835B2 - 半導体装置の検査方法及び、半導体装置の検査システム - Google Patents
半導体装置の検査方法及び、半導体装置の検査システム Download PDFInfo
- Publication number
- JP5581835B2 JP5581835B2 JP2010136133A JP2010136133A JP5581835B2 JP 5581835 B2 JP5581835 B2 JP 5581835B2 JP 2010136133 A JP2010136133 A JP 2010136133A JP 2010136133 A JP2010136133 A JP 2010136133A JP 5581835 B2 JP5581835 B2 JP 5581835B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- shot
- chip
- inspection
- inspection data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007689 inspection Methods 0.000 title claims description 211
- 239000004065 semiconductor Substances 0.000 title claims description 115
- 238000000034 method Methods 0.000 title claims description 61
- 230000002950 deficient Effects 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 25
- 239000000523 sample Substances 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 238000012360 testing method Methods 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 238000012545 processing Methods 0.000 claims description 10
- 235000012431 wafers Nutrition 0.000 description 66
- 238000013523 data management Methods 0.000 description 18
- 238000013500 data storage Methods 0.000 description 17
- 230000007547 defect Effects 0.000 description 16
- 238000003860 storage Methods 0.000 description 16
- 238000005259 measurement Methods 0.000 description 14
- 238000013461 design Methods 0.000 description 7
- 230000005856 abnormality Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
そこで、この発明はこのような事情に鑑みてなされたものであって、インライン検査データと半導体チップの照合を、容易に、精度良く行うことを可能とした半導体装置の検査方法及び半導体装置の検査システムの提供を目的とする。
(1)検査システムについて
図1は、本発明の実施の形態に係る半導体装置の検査システム100の構成例を示すブロック図である。
この検査システム100は、ウエーハの表面に形成される複数の半導体チップについて、製造ラインにある複数の検査工程からそれぞれインライン検査データを取得する共に、製造ライン後のプローブ検査工程からプローブ検査データを取得し、これらの検査データを、製品の種類毎に統一された座標系に変換し仮想的に重ね合わせて、半導体チップの良、不良を判定するシステムである。また、その判定結果に基づいて、複数の半導体チップの各々に対して、ダイシング前にマーキング処理を施すシステムでもある。
インライン検査装置10は、ウエーハの表面に複数の半導体チップを形成する途中(即ち、製造ライン)で各種の検査、測定を行う装置であり、例えば、外観検査装置11、膜厚測定装置12、測長装置13などが挙げられる。
データ蓄積部21は、インライン検査装置10から送信されてきた検査又は測定の結果(即ち、インライン検査データ)を順次格納すると共に、プローバー14から送信されてきた検査の結果(即ち、プローブ検査データ)を格納する機能を有する。ここで、インライン検査データは、例えば、インライン検査装置10側で任意に設定された座標に基づくデータである。例えば、外観検査装置11が送信するデータの(欠陥位置を示す)座標軸と、測長装置13が送信するデータの(測長位置を示す)座標軸は異なっている。ウエーハ表面の同一箇所を示すような場合であっても、それらの座標は検査装置の種類毎に各々異なっている。データ蓄積部21は、このような座標軸の異なる複数種類のインライン検査データを、ロット毎に、そして、ウエーハ毎に蓄積する。
アドレス・座標格納部23は、アドレス・座標設定部22により、製品の種類毎に規定、統一化されたアドレス・座標(即ち、統一化された座標系)を格納する機能を有する。また、座標変換部24は、データ蓄積部21に蓄積された複数種類のインライン検査データの座標を、必要に応じて、製品の種類毎に統一化された座標系に変換する機能を有する。
判定結果格納部26は、重ね合わせ判定部25より出力される判定の結果(即ち、判定データ)を格納する機能を有する。
マーキング装置30は、データ管理装置20に接続されており、判定結果格納部26に格納された判定データに基づいて、半導体チップに対して選択的にマーキング処理を施す装置である。
(2)アドレス・座標の設定方法について
図2は、本発明の実施の形態に係るアドレス・座標の設定方法を示す概念図である。図3は、図2の一部を拡大した図であり、原点ショットと重なるチップアドレスの一例を示す図である。図4は、本発明の実施の形態に係るアドレス・座標の設定方法を示すフローチャートである。
この実施の形態において、図1に示したアドレス・座標設定部22は、まず始めに、検査の対象とする半導体装置の設計情報を取得する(図4のステップ(S)1)。ここで、アドレス・座標設定部22が取得する設計情報は、上述の通りであり、例えば、レチクルに関する情報及び半導体チップに関する情報等である。
なお、このように設定されたショットアドレスとチップアドレス及び座標(即ち、製品の種類毎に設定され、統一化された座標系)は、図1に示したアドレス・座標格納部23に格納される。
図5は、本発明の実施の形態に係る半導体装置の検査方法を示すフローチャートである。例えば、複数枚のウエーハをロット単位で製造ラインに投入した後で、これらのウエーハの表面に外観上の欠陥、異常、傷、又は異物の付着等が無いかを検査する(図5のステップ(S)11)。この検査は、例えば図1に示した外観検査装置11が行う。そして、その結果は、ウエーハ毎のインライン検査データD1として、外観検査装置11からデータ管理装置20に送信(即ち、出力)され、データ蓄積部21に格納される。なお、この検査工程は、例えば、ウエーハの表面上にレジスト、絶縁膜又は半導体膜等からなるパターンが何ら形成されていない状態で行ってもよい。また、欠陥等の位置を示すために、外観検査装置11がウエーハの表面において設定する座標は、図2、3に示した統一された座標系とは異なるものとする(この点については、後述のステップ(S)13、15、17においても同様である。)。
続いて、ウエーハの表面上に形成された膜に外観上の欠陥、異常、傷、又は異物の付着等が無いかを検査する(図5のステップ(S)13)。この検査は、例えば図1に示した外観検査装置11が行う。また、その結果は、ウエーハ毎のインライン検査データD2としてデータ管理装置20に送信され、データ蓄積部21に格納される。なお、このステップ(S)13では、ステップ(S)11で外観検査装置11が設定した座標とは異なる別の座標をウエーハ表面に設定し、この別の座標を用いて欠陥等の位置を示すようにしてもよい。即ち、同じ目的で使用される外観検査装置であっても、その機種が異なる場合は、設定可能な座標も異なる場合がある。そのような場合は、外観検査装置11の機種毎に設定される座標に基づいて、インライン検査データを作成し、送信する(この点については、後述のステップ(S)15、17も同様である。)。
或いは、図5のステップ(S)13では、外観検査と膜厚測定の両方を行い、外観検査に係るインライン検査データD2と、膜厚測定に係るインライン検査データD´2の両方をデータ管理装置20に送信するようにしてもよい。
例えば、任意のウエーハのチップアドレス(Xc,Yc)=(1,1)に該当する半導体チップについて、全ての検査データD1〜D4、Dpに異常がなければ、当該ウエーハの当該チップアドレスに該当する半導体チップを、良と判定することができる。また、プローブ検査データDpの結果は良であっても、インライン検査データD1〜D4の何れか一が不良である場合は、歩留りよりも製品の品質、信頼性を優先して、当該半導体チップを不良と判定することができる。また、インライン検査データD1〜D4の何れか一が不良であったとしても、その不良がマーキングを実施する必要のない不良(例えば、欠陥サイズが問題とならないほど小さい、又は、後工程にて除去されてしまう欠陥等)である場合は、当該半導体チップを良と判定することもできる。
このような重ね合わせによる判定の結果(即ち、不良チップマーキングデータ)は、例えば図1に示した判定結果格納部26に格納される。
このように、本発明の実施の形態によれば、図2又は図3に示したように、ショットアドレス(Xs,Ys)とチップアドレス(Xc,Yc)及び座標(X,Y)により、統一された座標系を構成する。そして、インライン検査データD1〜D4を全て、この統一された座標系の検査データに変換する。これにより、インライン検査データD1〜D4の検査箇所と半導体チップとが比較的単純に一致することになるため、インライン検査データD1〜D4と半導体チップの照合を容易に、且つ精度良く行うことができる。
また、外観検査装置等の性能限界による制約として、例えば、微細なチップサイズを測定することができず、実際の半導体チップの複数チップ分を外観検査装置等において1チップと認識するように設定する場合がある。このような場合でも、当該1チップを、座標変換部24による座標変換の際に複数チップに分割することによって、当該外観検査の結果を複数チップ分のデータに分解することができ、これを不良チップマーキングデータに反映させることができる。以下、この点についてより具体的に説明する。
或いは、上記のインライン検査データDに、欠陥点の位置に関してより「詳細な情報」が含まれている場合は、これら(Xc,Yc)=(5,3)、(5,4)、(6,3)、(6,4)の中から該当するチップアドレスのみを、欠陥有りのチップアドレスとして出力することができる。ここで、「詳細な情報」とは、チップアドレス(Xm,Ym)のエリア内における位置のことである。
このように、外観検査装置11側で設定されるチップアドレスAの1チップが、実際の半導体チップの4チップ分(=2チップ×2チップ)に相当する場合でも、その検査の結果であるインラインデータDを、統一された座標系であるチップアドレスBのデータに変換することができる。
Claims (5)
- 基板の一方の面に対して同一パターンの露光処理をショット毎に位置を変えて順次行うことにより当該一方の面の異なる領域にそれぞれ形成される複数のショット領域について、ショットアドレスを設定するステップと、
前記基板の一方の面に形成される複数の半導体チップのチップアドレスを、前記ショットアドレスに関連付けて設定するステップと、
前記基板の一方の面における任意の位置を表すための座標を、前記ショットアドレス及び前記チップアドレスに関連付けて設定するステップと、
前記基板の一方の面について、製造ラインで行われた検査の結果であるインライン検査データを取得するステップと、
前記インライン検査データを、前記ショットアドレス、前記チップアドレス又は前記座標毎の検査データに変換するステップと、を含み、
前記チップアドレスを設定するステップでは、前記チップアドレスの原点アドレスを前記ショットアドレスの原点アドレスと一致するように設定し、
前記座標を設定するステップでは、前記座標の原点を前記ショットアドレスの原点アドレス及び前記チップアドレスの原点アドレスの両方に一致させる、ことを特徴とする半導体装置の検査方法。 - 前記基板の一方の面に形成された前記複数の半導体チップの各々について、プローバーを用いた電気的特性の検査の結果であるプローブ検査データを取得するステップと、
前記ショットアドレス、前記チップアドレス又は前記座標毎の検査データと、前記プローブ検査データとを仮想的に重ね合わせて、前記複数の半導体チップの各々について良、不良を判定するステップと、をさらに含むことを特徴とする請求項1に記載の半導体装置の検査方法。 - 前記インライン検査データを取得するステップでは、
前記インライン検査データとして、前記製造ラインの第1の工程で行われた検査の結果である第1のインライン検査データと、前記製造ラインの第2の工程で行われた検査の結果である第2のインライン検査データと、を取得し、
前記インライン検査データを前記ショットアドレス、前記チップアドレス又は前記座標毎の検査データに変換するステップでは、
前記第1のインライン検査データを、前記ショットアドレス、前記チップアドレス又は前記座標毎の第1の検査データに変換すると共に、
前記第2のインライン検査データを、前記ショットアドレス、前記チップアドレス又は前記座標毎の第2の検査データに変換し、
前記複数の半導体チップの各々について良、不良を判定するステップでは、
前記第1の検査データと前記第2の検査データ及び、前記プローブ検査データを仮想的に重ね合わせて、前記複数の半導体チップの各々について良、不良を判定する、ことを特徴とする請求項2に記載の半導体装置の検査方法。 - 前記複数の半導体チップの中で不良と判定された半導体チップがある場合は、当該不良と判定された半導体チップに対してマーキング処理を施すステップ、をさらに含むことを特徴とする請求項2又は請求項3に記載の半導体装置の検査方法。
- 基板の一方の面に対して同一パターンの露光処理をショット毎に位置を変えて順次行うことにより当該一方の面の異なる領域にそれぞれ形成される複数のショット領域について、ショットアドレスを設定する第1の設定手段と、
前記基板の一方の面に形成される複数の半導体チップのチップアドレスを、前記ショットアドレスに関連付けて設定する第2の設定手段と、
前記基板の一方の面における任意の位置を表すための座標を、前記ショットアドレス及び前記チップアドレスに関連付けて設定する第3の設定手段と、
前記基板の一方の面について、製造ラインで行われた検査の結果であるインライン検査データを取得する取得手段と、
前記インライン検査データを、前記ショットアドレス、前記チップアドレス又は前記座標毎の検査データに変換する変換手段と、を含み、
前記第2の設定手段は、前記チップアドレスの原点アドレスを前記ショットアドレスの原点アドレスと一致するように設定し、
前記第3の設定手段は、前記座標の原点を前記ショットアドレスの原点アドレス及び前記チップアドレスの原点アドレスの両方に一致させる、ことを特徴とする半導体装置の検査システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010136133A JP5581835B2 (ja) | 2010-06-15 | 2010-06-15 | 半導体装置の検査方法及び、半導体装置の検査システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010136133A JP5581835B2 (ja) | 2010-06-15 | 2010-06-15 | 半導体装置の検査方法及び、半導体装置の検査システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012004219A JP2012004219A (ja) | 2012-01-05 |
JP5581835B2 true JP5581835B2 (ja) | 2014-09-03 |
Family
ID=45535921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010136133A Expired - Fee Related JP5581835B2 (ja) | 2010-06-15 | 2010-06-15 | 半導体装置の検査方法及び、半導体装置の検査システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5581835B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114863985A (zh) * | 2022-04-21 | 2022-08-05 | 深圳市金泰克半导体有限公司 | 一种聚集扩散式芯片检测方法、装置、控制器及介质 |
CN116598219B (zh) * | 2023-07-18 | 2023-10-27 | 上海孤波科技有限公司 | 一种可视化晶圆图的生成方法、装置及电子设备 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0257906A (ja) * | 1988-08-24 | 1990-02-27 | Toshiba Corp | 半導体測長用走査型顕微鏡 |
TW586170B (en) * | 2000-04-25 | 2004-05-01 | Tokyo Electron Ltd | Semiconductor device inspection system |
JP2010021414A (ja) * | 2008-07-11 | 2010-01-28 | Sharp Corp | 半導体装置、その製造方法及びその識別方法 |
-
2010
- 2010-06-15 JP JP2010136133A patent/JP5581835B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012004219A (ja) | 2012-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8804137B2 (en) | Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability | |
JP5425779B2 (ja) | 実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法 | |
JP4976681B2 (ja) | パターン形状評価方法およびパターン形状評価プログラム | |
US8364437B2 (en) | Mark arrangement inspecting method, mask data, and manufacturing method of semiconductor device | |
TWI534646B (zh) | 智慧型弱點圖形診斷方法、系統與電腦可讀取記憶媒體 | |
TW201517192A (zh) | 晶片對資料庫的影像檢測方法 | |
CN105652589A (zh) | 使用设计者意图数据检查晶片和掩模版的方法和系统 | |
US8661373B2 (en) | Method for the real-time monitoring of integrated circuit manufacture through localized monitoring structures in OPC model space | |
US20120198404A1 (en) | Defect inspection supporting apparatus and defect inspection supporting method | |
TW201028789A (en) | Method of manufacturing a photomask and photomask | |
TWI732657B (zh) | 半導體晶圓檢測方法及其系統 | |
JP4778685B2 (ja) | 半導体デバイスのパターン形状評価方法及びその装置 | |
US20160110859A1 (en) | Inspection method for contact by die to database | |
JP2007335785A (ja) | 半導体ウェハの検査装置、検査方法、及び検査プログラム | |
JP2010287762A (ja) | パターン検査方法、パターン検査プログラムおよびパターン検査装置 | |
JP5581835B2 (ja) | 半導体装置の検査方法及び、半導体装置の検査システム | |
CN107045259B (zh) | 包含有监测图形的掩膜版以及监测方法 | |
US6977183B1 (en) | Process for locating, displaying, analyzing, and optionally monitoring potential transient defect sites in one or more integrated circuit chips of a semiconductor substrate | |
KR20080002044A (ko) | 검사 영역 설정 방법 | |
CN109219871B (zh) | 使用设计分析的计量目标的电相关放置 | |
KR20100127671A (ko) | 광근접효과보정된 콘택 패턴의 레이아웃을 검증하는 방법 | |
KR20150117153A (ko) | 패턴 신뢰성 검사 방법 및 이를 이용한 반도체 소자 테스트 방법 | |
US7587700B2 (en) | Process monitoring system and method for processing a large number of sub-micron measurement targets | |
JP2006100619A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2007081292A (ja) | 検査方法、検査システムおよびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140617 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140630 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5581835 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |