JP5581835B2 - 半導体装置の検査方法及び、半導体装置の検査システム - Google Patents

Description

本発明は、半導体装置の検査方法及び、半導体装置の検査システムに関する。

この種の従来技術としては、例えば、特許文献１に開示されたものがある。即ち、この特許文献１には、半導体デバイスの形成後、個々の半導体チップの外観検査を行い、続いて、配線工程において、配線パターンによる配線層を形成する毎に外観検査を行い、最上配線層の上部に絶縁膜を形成した後で、プローバーによる電気的特性の検査を行うことが開示されている。そして、これら外観検査と電気的特性検査とで不良と判別された半導体チップを、テスト制御部において重ね合わせ処理し、不良品を示すマーカを付すことが開示されている。

特許文献１に開示された方法によれば、外観検査を行う際のウエーハ表面のレイアウトと、電気的特性検査を行う際のウエーハ表面のレイアウトはほぼ同一であり、これら両検査では同一の半導体チップに対して同一のチップアドレスを付与することができる。このため、個々の半導体チップについて、外観検査の判定結果と電気的特性検査の判定結果とを容易に重ね合わせることができる。

特開２００７−２２７４１９号公報

ところで、半導体装置の製造工程では、半導体チップの形成後だけでなく、その形成の途中（即ち、製造ライン）においても、ウエーハの外観や、パターンの寸法、膜厚、抵抗値等に関する各種検査が適宜行われる。このような製造ラインにおける検査結果は、インライン検査データとして出力することができる。インライン検査データは、製造プロセスの評価はもちろんのこと、半導体チップの良、不良を判定するための材料として用いることができる。

しかしながら、形成途中の半導体装置では、ウエーハ表面のレイアウトが未完成で半導体チップを視認することができず、チップアドレスとは別の座標（例えば、検査装置等によって任意に設定される座標）でインライン検査データを管理、出力せざるを得ない。また、検査装置は各々独自にウエーハ表面に対して座標設定を行うため、たとえウエーハ表面の同一箇所を示す場合であっても、検査装置の種類毎に示される座標が異なる。

このため、インライン検査データを半導体チップの良、不良の判定材料として用いる場合は、インライン検査データが出力されてきたところで、作業者がインライン検査データとウエーハとを照合し、必要に応じて不良箇所にマーキング処理を施す必要があった。このような作業は、インライン検査データによる不良箇所が検査装置側で独自に設定された座標で示されており、不良箇所と半導体チップとが単純には一致はしないため、その照合が難しく、照合に時間がかかるという課題があった。また、その照合の精度を高めることが難しいという課題もあった。
そこで、この発明はこのような事情に鑑みてなされたものであって、インライン検査データと半導体チップの照合を、容易に、精度良く行うことを可能とした半導体装置の検査方法及び半導体装置の検査システムの提供を目的とする。

上記目的を達成するために、本発明の一態様に係る半導体装置の検査方法は、基板の一方の面に対して同一パターンの露光処理をショット毎に位置を変えて順次行うことにより当該一方の面の異なる領域にそれぞれ形成される複数のショット領域について、ショットアドレスを設定するステップと、前記基板の一方の面に形成される複数の半導体チップのチップアドレスを、前記ショットアドレスに関連付けて設定するステップと、前記基板の一方の面における任意の位置を表すための座標を、前記ショットアドレス及び前記チップアドレスに関連付けて設定するステップと、前記基板の一方の面について、製造ラインで行われた検査の結果であるインライン検査データを取得するステップと、前記インライン検査データを、前記ショットアドレス、前記チップアドレス又は前記座標毎の検査データに変換するステップと、を含むことを特徴とする半導体装置の検査方法。ここで、「ショットアドレス」とは、基板の一方の面で複数のショット領域を各々表すためのアドレスのことである。また、「チップアドレス」とは、基板の一方の面で複数の半導体チップを各々表すためのアドレスのことである。

このような方法であれば、ショットアドレスと、チップアドレスと、基板の一方の面に設定される座標とにより、統一された座標系を構成することができる。この座標系は検査装置側で個別に設定されるものではなく、（ショット領域の数や配置、半導体チップの数や配置により複数種類に分類される）製品の種類毎に設定される座標系である。インライン検査データは、この製品の種類毎に設定される、統一された座標系の検査データに変換される。これにより、インライン検査データの検査箇所と半導体チップとが比較的単純に一致することになるため、インライン検査データと半導体チップの照合を容易に、且つ精度良く行うことができる。なお、「基板」としては、例えば、後述するウエーハＷが該当し、その「一方の面」としては、例えば、ウエーハＷの表面が該当する。

また、上記の半導体装置の検査方法において、前記チップアドレスを設定するステップでは、前記チップアドレスの原点アドレスを前記ショットアドレスの原点アドレスと一致するように設定し、前記座標を設定するステップでは、前記座標の原点を前記ショットアドレスの原点アドレス及び前記チップアドレスの原点アドレスの両方に一致させる、ことを特徴としてもよい。このような方法であれば、製品の種類毎に設定される座標系において、チップアドレスとショットアドレスと座標の対応関係を、より簡単で、より明確なものとすることができる。

また、上記の半導体装置の検査方法において、前記基板の一方の面に形成された前記複数の半導体チップの各々について、プローバーを用いた電気的特性の検査の結果であるプローブ検査データを取得するステップと、前記ショットアドレス、前記チップアドレス又は前記座標毎の検査データと、前記プローブ検査データとを仮想的に重ね合わせて、前記複数の半導体チップの各々について良、不良を判定するステップと、をさらに含むことを特徴としてもよい。ここで、「仮想的に重ね合わせ」るとは、ＰＣ等の電子計算機（一例として、図１に示すデータ管理装置２０）を用いた情報処理によって、複数種類のデータを重ね合わせる、という意味である。このような方法であれば、インライン検査データとプローブ検査データの両方に基づいて、半導体チップの良、不良を判定することができる。

また、上記の半導体装置の検査方法において、前記インライン検査データを取得するステップでは、前記インライン検査データとして、前記製造ラインの第１の工程で行われた検査の結果である第１のインライン検査データと、前記製造ラインの第２の工程で行われた検査の結果である第２のインライン検査データと、を取得し、前記インライン検査データを前記ショットアドレス、前記チップアドレス又は前記座標毎の検査データに変換するステップでは、前記第１のインライン検査データを、前記ショットアドレス、前記チップアドレス又は前記座標毎の第１の検査データに変換すると共に、前記第２のインライン検査データを、前記ショットアドレス、前記チップアドレス又は前記座標毎の第２の検査データに変換し、前記複数の半導体チップの各々について良、不良を判定するステップでは、前記第１の検査データと前記第２の検査データ及び、前記プローブ検査データを仮想的に重ね合わせて、前記複数の半導体チップの各々について良、不良を判定する、ことを特徴としてもよい。

このような方法であれば、複数種類のインライン検査データに基づいて、半導体チップの良、不良を判定することができる。半導体チップの品質保証のレベルをさらに高いのものとすることができる。なお、「第１のインライン検査データ」「第２のインライン検査データ」としては、例えば、後述のインライン検査データＤ１〜Ｄ４の何れか一が該当する。

また、上記の半導体装置の検査方法において、前記複数の半導体チップの中で不良と判定された半導体チップがある場合は、当該不良と判定された半導体チップに対してマーキング処理を施すステップ、をさらに含むことを特徴としてもよい。このような方法であれば、不良と判定された半導体チップ（以下、不良チップともいう。）をインク等のマークで識別することができる。

本発明の別の態様に係る半導体装置の検査システムは、基板の一方の面に対して同一パターンの露光処理をショット毎に位置を変えて順次行うことにより当該一方の面の異なる領域にそれぞれ形成される複数のショット領域について、ショットアドレスを設定する第１の設定手段と、前記基板の一方の面に形成される複数の半導体チップのチップアドレスを、前記ショットアドレスに関連付けて設定する第２の設定手段と、前記基板の一方の面における任意の位置を表すための座標を、前記ショットアドレス及び前記チップアドレスに関連付けて設定する第３の設定手段と、前記基板の一方の面について、製造ラインで行われた検査の結果であるインライン検査データを取得する取得手段と、前記インライン検査データを、前記ショットアドレス、前記チップアドレス又は前記座標毎の検査データに変換する変換手段と、を含むことを特徴とする。

このような検査システムによれば、インライン検査データを容易に、精度良く半導体チップと照合することができる。なお、「第１の設定手段」「第２の設定手段」「第３の設定手段」としては、例えば、後述のアドレス・座標設定部２２が該当する。「取得手段」としては、例えば、後述のデータ蓄積部２１が該当する。「変換手段」としては、例えば、後述の座標変換部２４が該当する。

実施の形態に係る検査システム１００の構成例を示す図。 実施の形態に係るアドレス・座標の設定方法を示す図。 図２の一部を拡大した図。 実施の形態に係るアドレス・座標の設定方法を示すフローチャート。 実施の形態に係る半導体装置の検査方法を示すフローチャート。 実施の形態（応用例）に係る半導体装置の検査方法を示す図。 中心からの距離に基づいて、位置を特定する方法を示す図。

以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その重複する説明は省略する。
（１）検査システムについて
図１は、本発明の実施の形態に係る半導体装置の検査システム１００の構成例を示すブロック図である。
この検査システム１００は、ウエーハの表面に形成される複数の半導体チップについて、製造ラインにある複数の検査工程からそれぞれインライン検査データを取得する共に、製造ライン後のプローブ検査工程からプローブ検査データを取得し、これらの検査データを、製品の種類毎に統一された座標系に変換し仮想的に重ね合わせて、半導体チップの良、不良を判定するシステムである。また、その判定結果に基づいて、複数の半導体チップの各々に対して、ダイシング前にマーキング処理を施すシステムでもある。

図１に示すように、この検査システム１００は、インライン検査装置１０と、プローバー１４と、データ管理装置２０と、マーキング装置３０と、を含んで構成されている。これらインライン検査装置１０と、プローバー１４と、データ管理装置２０と、マーキング装置３０は、例えば、ＬＡＮ（ｌｏｃａｌ ａｒｅａ ｎｅｔｗｏｒｋ）などの通信回線によって相互に接続されている。
インライン検査装置１０は、ウエーハの表面に複数の半導体チップを形成する途中（即ち、製造ライン）で各種の検査、測定を行う装置であり、例えば、外観検査装置１１、膜厚測定装置１２、測長装置１３などが挙げられる。

外観検査装置１１は、ウエーハ表面に形成された膜やパターンの外観上の欠陥、異常、傷、又は異物の付着等を検出する装置である。この外観検査装置１１の検査対象となる膜としては、例えば、シリコン酸化膜、シリコン窒化膜等の絶縁膜や、ポリシリコン膜等の半導体膜、タングステン、アルミニウム等の金属膜が挙げられる。また、この外観検査装置１１の検査対象となるパターンとしては、例えば、レジストパターンや、ゲート電極、コンタクトホール、配線パターン等が挙げられる。外観検査装置１１は、これらの検査対象について、外観上の欠陥、異常、傷、又は異物の付着等が無いかを光学的に読み取り、画像処理による良、不良の判定を行い、その結果をデータ管理装置２０に送信する。

膜厚測定装置１２は、ウエーハ表面に形成された膜の厚さを測定する装置である。膜厚測定の対象としては、例えば、ウエーハの表面に形成されたシリコン酸化膜、シリコン窒化膜等の絶縁膜や、ポリシリコン膜等の半導体膜が挙げられる。膜厚測定装置１２は、これらの測定対象に対して、例えば光を照射してその反射光をモニタすることにより、その膜厚を算出し、その結果をデータ管理装置２０に送信する。

なお、実際に膜厚を測定する基板は、複数の半導体チップが形成されるウエーハ（以下、製品ウエーハともいう。）に限られず、例えば、製品ウエーハと同一バッチで成膜処理が施されるテストウエーハであってもよい。その場合は、製品ウエーハのオリエンテーションフラットとテストウエーハのオリエンテーションフラットを、位置を揃えて同一バッチで成膜処理する。これにより、製品ウエーハとテストウエーハにおいて、成膜分布の傾向はほぼ同じとなるので、テストウエーハにおける膜厚値を、製品ウエーハにおける膜厚値とみなすことができる。

測長装置１３は、ウエーハ表面に形成されたパターンの平面視による長さを測定する装置である。測長の対象としては、例えば、レジストパターンや、ゲート電極、コンタクトホールの径、配線パターン等が挙げられる。測長装置１３は、これらの測長対象について、その画像を光学的に読み取り、画像処理によりその長さを算出し、その結果をデータ管理装置２０に送信する。

また、プローバー１４は、ウエーハの表面に複数の半導体チップが形成された後で、これら半導体チップの各々について、その電気的特性を検査する装置である。プローバー１４は、ウエーハの表面に形成された複数の半導体チップの各々の電極部にプローブ針を当てて、半導体チップの各々が正常に動作するか否かを検査し、その良、不良を半導体チップ毎に判定する。そして、その判定結果をデータ管理装置２０に送信する。

一方、データ管理装置２０は、例えば、データ蓄積部２１と、アドレス・座標設定部２２と、アドレス・座標格納部２３と、座標変換部２４と、重ね合わせ判定部２５と、判定結果格納部２６と、を含んで構成されている。
データ蓄積部２１は、インライン検査装置１０から送信されてきた検査又は測定の結果（即ち、インライン検査データ）を順次格納すると共に、プローバー１４から送信されてきた検査の結果（即ち、プローブ検査データ）を格納する機能を有する。ここで、インライン検査データは、例えば、インライン検査装置１０側で任意に設定された座標に基づくデータである。例えば、外観検査装置１１が送信するデータの（欠陥位置を示す）座標軸と、測長装置１３が送信するデータの（測長位置を示す）座標軸は異なっている。ウエーハ表面の同一箇所を示すような場合であっても、それらの座標は検査装置の種類毎に各々異なっている。データ蓄積部２１は、このような座標軸の異なる複数種類のインライン検査データを、ロット毎に、そして、ウエーハ毎に蓄積する。

アドレス・座標設定部２２は、製造ラインに投入される製品の設計情報を取得し、この取得した設計情報に基づいて、半導体装置の種類毎に統一されたアドレス・座標を設定する機能を有する。ここで、設計情報とは、例えば、ウエーハの表面に任意のパターンを転写する際に使用されるフォトマスク（縮小投影露光の場合は、レチクルともいう。）に関する情報や、半導体チップに関する情報等である。レチクルに関する情報としては、例えば、任意の露光工程で、ウエーハ１枚に対するショットの回数、１ショットの露光でパターンが転写される領域（即ち、ショット領域）のウエーハ表面における配置に関する情報、１つのショット領域の大きさ（一例として、平面視でＸ軸方向に沿う長さと、Ｘ軸方向と直交するＹ軸方向に沿う長さ）に関する情報、１つのショット領域に含まれる半導体チップの数とその配置に関する情報等が含まれる。

また、半導体チップに関する情報としては、例えば、ウエーハ表面における半導体チップの数と配置に関する情報、１つの半導体チップの大きさ（一例として、Ｘ軸方向に沿う長さと、Ｙ軸方向に沿う長さ）に関する情報のほか、製品として有効に出荷されることが予定されている半導体チップ（即ち、有効チップともいう。）の配置と、ウエーハの周縁部に形成される等の理由により製品としては無効である半導体チップ（即ち、無効チップともいう。）の配置に関する情報等も含まれる。

なお、アドレス・座標設定部２２が行う具体的な処理については、後述の「（２）アドレス・座標の設定方法について」の欄で説明する。
アドレス・座標格納部２３は、アドレス・座標設定部２２により、製品の種類毎に規定、統一化されたアドレス・座標（即ち、統一化された座標系）を格納する機能を有する。また、座標変換部２４は、データ蓄積部２１に蓄積された複数種類のインライン検査データの座標を、必要に応じて、製品の種類毎に統一化された座標系に変換する機能を有する。

重ね合わせ判定部２５は、データ蓄積部２１に蓄積された複数種類のインライン検査データと、プローブ検査データとを重ね合わせて、半導体チップ毎にその良、不良を判定する機能を有する。複数種類のインライン検査データと、プローブ検査データとの重ね合わせは、アドレス・座標設定部２２により統一化された座標系に基づいて行う。なお、重ね合わせ判定部２５が行う具体的な処理については、後述の（３）「検査方法について」の欄で説明する。
判定結果格納部２６は、重ね合わせ判定部２５より出力される判定の結果（即ち、判定データ）を格納する機能を有する。

なお、アドレス・座標設定部２２と、座標変換部２４及び重ね合わせ判定部２５は、例えば、ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）等の演算処理装置と、各種のプログラムを読み出すことが可能なＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）と、データの書き込みと読み出しが可能なＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）等により構成されている。また、データ蓄積部２１と、アドレス・座標格納部２３及び判定結果格納部２６は、データを書き込み、読み出すことが可能な大容量の記憶装置（例えば、ハードディスク又はデータサーバ等）で構成されている。
マーキング装置３０は、データ管理装置２０に接続されており、判定結果格納部２６に格納された判定データに基づいて、半導体チップに対して選択的にマーキング処理を施す装置である。

次に、アドレス・座標の設定方法についてより具体的に説明する。
（２）アドレス・座標の設定方法について
図２は、本発明の実施の形態に係るアドレス・座標の設定方法を示す概念図である。図３は、図２の一部を拡大した図であり、原点ショットと重なるチップアドレスの一例を示す図である。図４は、本発明の実施の形態に係るアドレス・座標の設定方法を示すフローチャートである。
この実施の形態において、図１に示したアドレス・座標設定部２２は、まず始めに、検査の対象とする半導体装置の設計情報を取得する（図４のステップ（Ｓ）１）。ここで、アドレス・座標設定部２２が取得する設計情報は、上述の通りであり、例えば、レチクルに関する情報及び半導体チップに関する情報等である。

次に、図２に示すように、アドレス・座標設定部２２は、半導体装置の設計情報に基づいて、露光工程でウエーハＷの表面に形成されるに複数のショット領域の中から任意のショット領域を１つ選択し、選択したショット領域を原点ショット領域と規定する。また、この原点ショット領域を基準として、各ショット領域にアドレス（即ち、ショットアドレス）を設定する（図４のステップ（Ｓ）２）。

なお、ショット領域の平面視による形状は通常、矩形であり、その各辺は平面視でＸ軸方向と、Ｙ軸方向にそれぞれ沿っている。また、各ショット領域はＸ軸方向又はＹ軸方向の少なくとも一方において、他のショット領域と隣接するように配置されている。このため、ショット領域のショットアドレスをＸ軸方向、Ｙ軸方向に沿って、（Ｘｓ，Ｙｓ）で表すことができる。例えば、原点ショット領域のショットアドレスを（Ｘｓ，Ｙｓ）＝（０，０）で表し、Ｘ軸方向において原点ショット領域と両側で隣り合うショット領域のショットアドレスをそれぞれ、（Ｘｓ，Ｙｓ）＝（−１，０），（１，０）と表すことができる。

次に、図２及び図３に示すように、アドレス・座標設定部２２は、半導体装置の設計情報に基づいて、原点ショット領域に含まれる複数の半導体チップの中から任意の半導体チップを選択し、これを原点チップと規定する。また、この原点チップを基準として、複数の半導体チップにアドレス（即ち、チップアドレス）を設定する（図４のステップ（Ｓ）３）。

なお、半導体チップの平面視による形状は通常、矩形であり、その各辺は平面視でＸ軸方向と、Ｙ軸方向にそれぞれ沿っている。また、各半導体チップはＸ軸方向又はＹ軸方向の少なくとも一方において、他の半導体チップと隣接するように配置されている。このため、ショットアドレスの場合と同様に、チップアドレスもＸ軸方向、Ｙ軸方向に沿って、（Ｘｃ，Ｙｃ）で表すことができる。例えば、原点チップのチップアドレスを（Ｘｃ，Ｙｃ）＝（０，０）で表し、Ｘ軸方向において原点チップと両側で隣り合う半導体チップのチップアドレスをそれぞれ、（Ｘｃ，Ｙｃ）＝（−１，０），（１，０）と表すことができる。

なお、この実施の形態では、図２及び図３に示すように、原点ショット領域（０，０）の左下角部と、原点チップ（０，０）とが平面視で重なるように、チップアドレスを設定する。また、ショットアドレス（Ｘｓ，Ｙｓ）とチップアドレス（Ｘｃ，Ｙｃ）との間で、Ｘ軸方向、Ｙ軸方向の向きをそれぞれ一致させておく。

次に、図２及び図３に示すように、アドレス・座標設定部２２は、ウエーハＷの表面において、原点ショット領域（０，０）の左下角部と平面視で重なり、且つ、原点チップ（０，０）の左下角部とも平面視で重なる位置を、原点座標（Ｘ，Ｙ）＝（０，０）と規定する。また、ウエーハＷの表面において、任意の位置を表すための座標（Ｘ，Ｙ）を、ショットアドレス（Ｘｓ，Ｙｓ）及びチップアドレス（Ｘｃ，Ｙｓ）とＸ軸方向及びＹ軸方向の向きがそれぞれ一致するように、設定する（図４のステップ（Ｓ）４）。
なお、このように設定されたショットアドレスとチップアドレス及び座標（即ち、製品の種類毎に設定され、統一化された座標系）は、図１に示したアドレス・座標格納部２３に格納される。

次に、上述の座標系を用いて、半導体装置を検査する方法について、より具体的に説明する。なお、本実施の形態では、以下に示す図５の各ステップ（Ｓ）１〜２１が実行されるよりも前に、予め、図４に示した各ステップ（Ｓ）１〜４を実行しておき、この実行により設定された座標系を、図１に示したアドレス・座標格納部２３に格納しておくものとする。また、このような座標系の設定は、図５の各ステップ（Ｓ）１１〜２１を実行する前に毎回行う種類のものではなく、製品の種類毎に一度設定すれば、その後は基本的に更新する必要はないものである。

（３）検査方法について
図５は、本発明の実施の形態に係る半導体装置の検査方法を示すフローチャートである。例えば、複数枚のウエーハをロット単位で製造ラインに投入した後で、これらのウエーハの表面に外観上の欠陥、異常、傷、又は異物の付着等が無いかを検査する（図５のステップ（Ｓ）１１）。この検査は、例えば図１に示した外観検査装置１１が行う。そして、その結果は、ウエーハ毎のインライン検査データＤ１として、外観検査装置１１からデータ管理装置２０に送信（即ち、出力）され、データ蓄積部２１に格納される。なお、この検査工程は、例えば、ウエーハの表面上にレジスト、絶縁膜又は半導体膜等からなるパターンが何ら形成されていない状態で行ってもよい。また、欠陥等の位置を示すために、外観検査装置１１がウエーハの表面において設定する座標は、図２、３に示した統一された座標系とは異なるものとする（この点については、後述のステップ（Ｓ）１３、１５、１７においても同様である。）。

次に、成膜工程において、ウエーハの表面上に所定の膜を形成する（図５のステップ（Ｓ）１２）。ここで、所定の膜としては、例えば、シリコン酸化膜、シリコン窒化膜等の絶縁膜、ポリシリコン等に半導体膜、又は、タングステン、アルミニウム等の金属膜が挙げられる。また、ここに例示した以外の膜であってもよい。
続いて、ウエーハの表面上に形成された膜に外観上の欠陥、異常、傷、又は異物の付着等が無いかを検査する（図５のステップ（Ｓ）１３）。この検査は、例えば図１に示した外観検査装置１１が行う。また、その結果は、ウエーハ毎のインライン検査データＤ２としてデータ管理装置２０に送信され、データ蓄積部２１に格納される。なお、このステップ（Ｓ）１３では、ステップ（Ｓ）１１で外観検査装置１１が設定した座標とは異なる別の座標をウエーハ表面に設定し、この別の座標を用いて欠陥等の位置を示すようにしてもよい。即ち、同じ目的で使用される外観検査装置であっても、その機種が異なる場合は、設定可能な座標も異なる場合がある。そのような場合は、外観検査装置１１の機種毎に設定される座標に基づいて、インライン検査データを作成し、送信する（この点については、後述のステップ（Ｓ）１５、１７も同様である。）。

或いは、図５のステップ（Ｓ）１３は、ウエーハの表面上に形成された膜の厚さを測定する工程としてもよい。その場合は、例えば、図１に示した膜厚測定装置１２がウエーハ毎に面内の複数個所で膜厚の測定を行う。そして、その測定の結果が、ウエーハ毎のインライン検査データＤ´２としてデータ管理装置２０に送信され、データ蓄積部２１に格納される。なお、上述したように、膜厚測定装置１２によって実際に膜厚が測定される基板は、製品ウエーハに限られない。図５のステップ（Ｓ）１２の成膜工程で、製品ウエーハと同一バッチで成膜処理されたテストウエーハで膜厚測定を行い、その結果を、インライン検査データＤ´２としてもよい。また、テストウエーハの複数個所で測定した膜厚値に基づいて、テストウエーハの表面全体における膜厚分布を計算し、これをインライン検査データＤ´２としてもよい。
或いは、図５のステップ（Ｓ）１３では、外観検査と膜厚測定の両方を行い、外観検査に係るインライン検査データＤ２と、膜厚測定に係るインライン検査データＤ´２の両方をデータ管理装置２０に送信するようにしてもよい。

次に、例えば露光工程において、ウエーハの表面上にレジストパターンを形成する（図５のステップ（Ｓ）１４）。続いて、このレジストパターンに外観上の欠陥、異常、傷、又は異物の付着、或いは、レジストパターンの位置ズレ等が無いかを検査する（図５のステップ（Ｓ）１５）。この検査は、例えば図１に示した外観検査装置１１が行い、その結果は、ウエーハ毎のインライン検査データＤ３としてデータ管理装置２０に送信（出力）され、データ蓄積部２１に格納される。

次に、例えばエッチング工程において、レジストパターンをマスクに絶縁膜、半導体膜又は金属膜のエッチングを行って、これらの膜からなるパターンを形成する（図５のステップ（Ｓ）１６）。例えば、シリコン酸化膜、シリコン窒化膜等の絶縁膜をエッチングする場合は、その一例として、コンタクトホール等の開口部を形成する。また、ポリシリコン等の半導体膜をエッチングする場合は、その一例として、ゲート電極を形成する。或いは、タングステン等の高融点金属膜をエッチングする場合は、その一例として、プラグ電極を形成する。このエッチング工程が、製造ラインの後半で行われる場合は、アルミニウム等の低融点金属膜をエッチングして、配線パターンを形成してもよい。

次に、レジストパターンを除去した後で、上記のパターンについて検査を行う（図５のステップ（Ｓ）１７）。この検査は、例えば図１に示した外観検査装置１１を用いた検査であっても良いし、測長装置１３を用いた検査であってもよい。外観検査装置１１を用いた検査を行う場合は、上述のステップ（Ｓ）１１等と同様である。また、測長装置１３を用いた検査を行う場合は、測長装置１３がウエーハ毎に面内の複数個所でパターンの長さを測定する。何れの場合も、検査又は測定の結果が、ウエーハ毎のインライン検査データＤ４としてデータ管理装置２０に送信され、データ蓄積部２１に格納される。

その後、例えばステップ（Ｓ）１７から複数の工程を経て、プローブ検査工程に到達する。プローブ検査工程では、ウエーハの表面上に形成された複数の半導体チップの各々について、プローバー１４により電気的特性の検査を行い、半導体チップが正常に動作するか否かを判定する（図５のステップ（Ｓ）１８）。そして、この判定の結果が、プローブ検査データＤｐとして、データ管理装置２０に送信され、データ蓄積部２１に格納される。

このように、検査の対象となるウエーハについて、インライン検査データＤ１〜Ｄ４と、プローブ検査データＤｐが全て揃った後で、座標変換部２４は、これらの検査データＤ１〜Ｄ４、Ｄｐをデータ蓄積部２１から読み出す。また、座標変換部２４は、これらの検査データＤ１〜Ｄ４、Ｄｐに係る製品の種類に応じて、ショットアドレス（Ｘｓ，Ｙｓ）とチップアドレス（Ｘｃ，Ｙｃ）及び座標（Ｘ，Ｙ）で構成される、統一された座標系をアドレス・座標格納部２３から読み出す。そして、座標変換部２４は、検査データＤ１〜Ｄ４、Ｄｐについて、検査装置側で個々に設定された座標を、図２又は図３に示したショットアドレス（Ｘｓ，Ｙｓ）、チップアドレス（Ｘｃ，Ｙｃ）又は座標（Ｘ，Ｙ）に変換する（図５のステップ（Ｓ）１９）。

即ち、図１に示した外観検査装置１１、膜厚測定装置１２、測長装置１３等で個別に設定された座標を、図２、図３に示したような統一化された座標系に変換する。これにより、検査データＤ１〜Ｄ４、Ｄｐの各々を、例えばチップアドレス（Ｘｃ，Ｙｃ）毎のデータに変換することができる。

次に、検査データＤ１〜Ｄ４、Ｄｐの各々を、例えばチップアドレス（Ｘｃ，Ｙｃ）毎に仮想的に重ね合わせて、当該チップアドレス（Ｘｃ，Ｙｃ）に該当する半導体チップの良、不良を判定する（図５のステップ（Ｓ）２０）。この重ね合わせは、図１に示した重ね合わせ判定部２５が行う。
例えば、任意のウエーハのチップアドレス（Ｘｃ，Ｙｃ）＝（１，１）に該当する半導体チップについて、全ての検査データＤ１〜Ｄ４、Ｄｐに異常がなければ、当該ウエーハの当該チップアドレスに該当する半導体チップを、良と判定することができる。また、プローブ検査データＤｐの結果は良であっても、インライン検査データＤ１〜Ｄ４の何れか一が不良である場合は、歩留りよりも製品の品質、信頼性を優先して、当該半導体チップを不良と判定することができる。また、インライン検査データＤ１〜Ｄ４の何れか一が不良であったとしても、その不良がマーキングを実施する必要のない不良（例えば、欠陥サイズが問題とならないほど小さい、又は、後工程にて除去されてしまう欠陥等）である場合は、当該半導体チップを良と判定することもできる。
このような重ね合わせによる判定の結果（即ち、不良チップマーキングデータ）は、例えば図１に示した判定結果格納部２６に格納される。

次に、ウエーハ毎に良、不良の判定が終了した後で、マーキング装置３０は判定結果格納部２６から不良チップマーキングデータを読み出す。そして、マーキング装置３０は、不良チップマーキングデータに基づいて、該当する半導体チップにマーキング処理を施す（図５のステップ（Ｓ）２１）。
このように、本発明の実施の形態によれば、図２又は図３に示したように、ショットアドレス（Ｘｓ，Ｙｓ）とチップアドレス（Ｘｃ，Ｙｃ）及び座標（Ｘ，Ｙ）により、統一された座標系を構成する。そして、インライン検査データＤ１〜Ｄ４を全て、この統一された座標系の検査データに変換する。これにより、インライン検査データＤ１〜Ｄ４の検査箇所と半導体チップとが比較的単純に一致することになるため、インライン検査データＤ１〜Ｄ４と半導体チップの照合を容易に、且つ精度良く行うことができる。

半導体装置の製造ラインでは、チップサイズ、ウエーハサイズが違う製品など、複数の製品が流動する可能性があるが、製品の種類毎にショットアドレス、チップアドレス、座標を、各々の原点が一致するように統一した座標系を規定することにより、あらゆる製品について、インライン検査データを精度良く、容易に重ね合わせることができる。

また、上述したように、インライン検査データＤ１〜Ｄ４の各座標を、統一された座標系に変換し、これらを仮想的に重ね合わせることによって、インライン検査データＤ１〜Ｄ４を反映した、不良チップマーキングデータを出力することができる。パターン形成前の工程での欠陥等の検査においても、データ管理装置２０で検査データを仮想的に重ね合わせることで、該当箇所に形成された半導体チップを不良と判定することができ、これを反映した不良チップマーキングデータを出力することができる。

（４）応用例について
また、外観検査装置等の性能限界による制約として、例えば、微細なチップサイズを測定することができず、実際の半導体チップの複数チップ分を外観検査装置等において１チップと認識するように設定する場合がある。このような場合でも、当該１チップを、座標変換部２４による座標変換の際に複数チップに分割することによって、当該外観検査の結果を複数チップ分のデータに分解することができ、これを不良チップマーキングデータに反映させることができる。以下、この点についてより具体的に説明する。

図６は、本発明の実施の形態（応用例）に係る半導体装置の検査方法を示す概念図である。図６において、チップアドレスＡは、例えば、外観検査装置１１（図１参照。）側で設定されたチップアドレスである。このチップアドレスＡは、外観検査装置１１側の制約により、例えば、平面視で１ｃｍ角（即ち、平面視で矩形であり、Ｘ方向に１ｃｍ、Ｙ方向に１ｃｍの大きさ）のチップサイズで定義されている。

一方、チップアドレスＢは、上記の「（２）アドレス・座標の設定方法について」の欄で説明した方法に従って、アドレス・座標設定部２２により設定されたチップアドレス（Ｘc，Ｙc）である。このチップアドレスＢは、ウエーハＷ上に形成される実際の半導体チップに合わせて、例えば、平面視で５ｍｍ角のチップサイズで定義されている。このチップアドレスＢは、アドレス・座標格納部２３（図１参照。）に格納されている。

このような設定の下で、例えば、外観検査装置１１がウエーハＷの表面を検査して、チップアドレス（Ｘｍ，Ｙｍ）に欠陥点を発見した場合を想定する。このような場合は、外観検査装置１１による検査の結果（以下、インライン検査データＤという。）は、データ管理装置２０（図１参照。）に送信され、データ蓄積部２１に格納される。そして、データ蓄積部２１に格納されたインライン検査データＤは、任意のタイミングで、チップアドレスＡのデータからチップアドレスＢのデータに変換される。このデータの変換は、座標変換部２４（図１参照。）が行う。

ここで、チップアドレス（Ｘｍ，Ｙｍ）が、例えば、チップアドレス（Ｘｃ，Ｙｃ）＝（５，３）、（５，４）、（６，３）、（６，４）に対応する場合は、重ね合わせ判定部２５（図１参照。）は、これら（Ｘｃ，Ｙｃ）＝（５，３）、（５，４）、（６，３）、（６，４）を、欠陥有りのチップアドレスとして出力することができる。
或いは、上記のインライン検査データＤに、欠陥点の位置に関してより「詳細な情報」が含まれている場合は、これら（Ｘｃ，Ｙｃ）＝（５，３）、（５，４）、（６，３）、（６，４）の中から該当するチップアドレスのみを、欠陥有りのチップアドレスとして出力することができる。ここで、「詳細な情報」とは、チップアドレス（Ｘｍ，Ｙｍ）のエリア内における位置のことである。

例えば、チップアドレス（Ｘｍ，Ｙｍ）のエリア内において、その中心から平面視で左下の位置に欠陥点があることを外観検査装置１１が認識可能な場合は、これを「詳細な情報」としてインライン検査データＤに含ませておく。これにより、重ね合わせ判定部２５は、当該位置（即ち、チップアドレス（Ｘｍ，Ｙｍ）のエリア内において、その中心から平面視で左下の位置）に対応するチップアドレス（Ｘｃ，Ｙｃ）＝（５，３）を、欠陥有りのアドレスとして出力することができる。

なお、エリア内での位置は、エリア内に基準位置を設定し、この基準位置からのＸ方向の距離とＹ方向の距離の組合せで示すことができる。基準位置としては、例えば図７に示すように、エリアの中心やその角部、などが挙げられる。例えば、チップアドレス（Ｘｍ，Ｙｍ）のエリア内において、そのエリアの中心からＸ方向に−２ｍｍ、Ｙ方向に−２ｍｍの位置は、当該エリアの中心から左下の位置に該当し、チップアドレス（Ｘｃ，Ｙｃ）＝（５，３）に対応する。
このように、外観検査装置１１側で設定されるチップアドレスＡの１チップが、実際の半導体チップの４チップ分（＝２チップ×２チップ）に相当する場合でも、その検査の結果であるインラインデータＤを、統一された座標系であるチップアドレスＢのデータに変換することができる。

また、このような変換と前後して、或いは並行して、例えば図５等を参照しながら説明したインラインデータＤ１〜Ｄ４を、チップアドレスＢのデータに変換する。そして、これら変換後のインライン検査データＤ、Ｄ１〜Ｄ４と、プローブ検査データＤｐとを重ね合わせる。これにより、複数種類のインライン検査の結果とプローブ検査の結果とが反映された不良チップマーキングデータを作成することができ、不良チップマーキングを実施することができる。

１０ インライン検査装置、１１ 外観検査装置、１２ 膜厚測定装置、１３ 測長装置、１４ プローバー、２０ データ管理装置、２１ データ蓄積部、２２ アドレス・座標設定部、２３ アドレス・座標格納部、２４ 座標変換部、２５ 重ね合わせ判定部、２６ 判定結果格納部、３０ マーキング装置、１００ 検査システム

Claims (5)

1. 基板の一方の面に対して同一パターンの露光処理をショット毎に位置を変えて順次行うことにより当該一方の面の異なる領域にそれぞれ形成される複数のショット領域について、ショットアドレスを設定するステップと、
   前記基板の一方の面に形成される複数の半導体チップのチップアドレスを、前記ショットアドレスに関連付けて設定するステップと、
   前記基板の一方の面における任意の位置を表すための座標を、前記ショットアドレス及び前記チップアドレスに関連付けて設定するステップと、
   前記基板の一方の面について、製造ラインで行われた検査の結果であるインライン検査データを取得するステップと、
   前記インライン検査データを、前記ショットアドレス、前記チップアドレス又は前記座標毎の検査データに変換するステップと、を含み、
   前記チップアドレスを設定するステップでは、前記チップアドレスの原点アドレスを前記ショットアドレスの原点アドレスと一致するように設定し、
   前記座標を設定するステップでは、前記座標の原点を前記ショットアドレスの原点アドレス及び前記チップアドレスの原点アドレスの両方に一致させる、ことを特徴とする半導体装置の検査方法。
2. 前記基板の一方の面に形成された前記複数の半導体チップの各々について、プローバーを用いた電気的特性の検査の結果であるプローブ検査データを取得するステップと、
   前記ショットアドレス、前記チップアドレス又は前記座標毎の検査データと、前記プローブ検査データとを仮想的に重ね合わせて、前記複数の半導体チップの各々について良、不良を判定するステップと、をさらに含むことを特徴とする請求項１に記載の半導体装置の検査方法。
3. 前記インライン検査データを取得するステップでは、
   前記インライン検査データとして、前記製造ラインの第１の工程で行われた検査の結果である第１のインライン検査データと、前記製造ラインの第２の工程で行われた検査の結果である第２のインライン検査データと、を取得し、
   前記インライン検査データを前記ショットアドレス、前記チップアドレス又は前記座標毎の検査データに変換するステップでは、
   前記第１のインライン検査データを、前記ショットアドレス、前記チップアドレス又は前記座標毎の第１の検査データに変換すると共に、
   前記第２のインライン検査データを、前記ショットアドレス、前記チップアドレス又は前記座標毎の第２の検査データに変換し、
   前記複数の半導体チップの各々について良、不良を判定するステップでは、
   前記第１の検査データと前記第２の検査データ及び、前記プローブ検査データを仮想的に重ね合わせて、前記複数の半導体チップの各々について良、不良を判定する、ことを特徴とする請求項２に記載の半導体装置の検査方法。
4. 前記複数の半導体チップの中で不良と判定された半導体チップがある場合は、当該不良と判定された半導体チップに対してマーキング処理を施すステップ、をさらに含むことを特徴とする請求項２又は請求項３に記載の半導体装置の検査方法。
5. 基板の一方の面に対して同一パターンの露光処理をショット毎に位置を変えて順次行うことにより当該一方の面の異なる領域にそれぞれ形成される複数のショット領域について、ショットアドレスを設定する第１の設定手段と、
   前記基板の一方の面に形成される複数の半導体チップのチップアドレスを、前記ショットアドレスに関連付けて設定する第２の設定手段と、
   前記基板の一方の面における任意の位置を表すための座標を、前記ショットアドレス及び前記チップアドレスに関連付けて設定する第３の設定手段と、
   前記基板の一方の面について、製造ラインで行われた検査の結果であるインライン検査データを取得する取得手段と、
   前記インライン検査データを、前記ショットアドレス、前記チップアドレス又は前記座標毎の検査データに変換する変換手段と、を含み、
   前記第２の設定手段は、前記チップアドレスの原点アドレスを前記ショットアドレスの原点アドレスと一致するように設定し、
   前記第３の設定手段は、前記座標の原点を前記ショットアドレスの原点アドレス及び前記チップアドレスの原点アドレスの両方に一致させる、ことを特徴とする半導体装置の検査システム。

Images