JP2010287762A - パターン検査方法、パターン検査プログラムおよびパターン検査装置 - Google Patents

Abstract

【課題】下層パターンを上面パターン上から判別できない場合であっても、上下層の位置関係を高精度に測定可能なパターン検査方法を提供すること。
【解決手段】下層側の実パターンを撮像した下層画像パターンと下層設計パターンとの間の位置ずれ量を下層データとして下層のパターン毎に算出し、上層側の実パターンと下層側の実パターンとの間の所定範囲内でのグローバルな合わせずれ量を算出し、下層設計パターンと上層設計パターンとの間の位置関係を、グローバルな合わせずれ量に応じた位置関係に補正するとともに下層のパターン毎に下層データに応じた位置関係に補正し、補正された下層設計パターンの位置と上層側の実パターンを撮像した上層画像パターンの位置との間の合わせずれ量を上下層間の合わせずれ量として算出する算出ステップと、を含む。
【選択図】図４

Description

本発明は、パターン検査方法、パターン検査プログラムおよびパターン検査装置に関する。

半導体回路装置などの微細なパターンが想定通りに形成できているか否かを検査する際に重要となるのが、それぞれが異なる工程で形成されたパターン同士（上層パターンと下層パターン）の相対的な位置関係を正確に把握することである。単工程だけで判断すると正常なパターンであっても、他工程との位置関係が高精度に同期されていなければ、回路は正常に動作できない。

位置合わせの必要な工程としては、例えば、半導体製造工程における、コンタクトホール形成工程と、そのコンタクトホールに接続される配線を形成する配線形成工程との位置合わせなどが挙げられる。半導体製造工程においては、回路パターンの外周近傍に合わせ測定用マークを配置しておき、上層の露光パターンを形成した後に合わせ測定用マークの位置を測定することによって上層と下層との合わせずれ量を測定する方法が一般的である。

そのような中、ＳＥＭ（走査型電子顕微鏡）などで実パターンの平面画像を取得し、平面画像上から抽出したパターンと、パターンの設計情報（設計パターン）とを比較することで、上下層のパターンをそれぞれ別個に認識し、合わせずれ量を検査する方法が提案されている（例えば、特許文献１参照）。この方法によると、パターンのあらゆる箇所で合わせずれ量を正確に把握することが可能となり、位置合わせ異常を高精度に発見できるとされている。

しかしながら、この方法では、上下層のパターンがともに上層からの観察像から認識できなければならない。すなわち、下層のパターンが上層のパターンに覆われてしまう場合、この方法では合わせずれ量の測定は不可能になるという問題があった。

特開２００８−１６４５９３号公報

このような状況に鑑み、本発明は、下層パターンを上面パターン上から判別できない場合であっても、上下層の位置関係を高精度に測定可能なパターン検査方法、パターン検査プログラムおよびパターン検査装置を提供することを目的とする。

本願発明の一態様によれば、基板上に下層側の実パターンを形成した後、前記下層側の実パターンを撮像した下層画像パターンと下層側の設計パターンである下層設計パターンとの間の位置ずれ量を下層位置ずれ量として下層のパターン毎に算出する下層算出ステップと、前記下層側の実パターン上に上層側の実パターンを形成した後、前記上層側の実パターンと前記下層側の実パターンとの間の所定範囲内でのグローバルな合わせずれ量を算出するグローバル合わせずれ量算出ステップと、前記上層側の実パターンを撮像した上層画像パターンと上層側の設計パターンである上層設計パターンとの間の位置関係をマッチングさせるマッチングステップと、前記上層設計パターンに対する前記下層設計パターンの位置を移動させることによって、前記下層設計パターンと前記上層設計パターンとの間の位置関係を、前記グローバルな合わせずれ量に応じた位置関係に補正するとともに前記下層のパターン毎に前記下層位置ずれ量に応じた位置関係に補正する補正ステップと、前記グローバルな合わせずれ量および前記下層位置ずれ量に応じた位置関係に補正された前記下層設計パターンの位置と、前記上層画像パターンの位置と、の間の合わせずれ量を上下層間の合わせずれ量として算出する算出ステップと、を含むことを特徴とするパターン検査方法が提供される。

また、本願発明の一態様によれば、基板上に下層側の実パターンを形成した後、前記下層側の実パターンを撮像した下層画像パターンと下層側の設計パターンである下層設計パターンとの間の位置ずれ量を下層位置ずれ量として下層のパターン毎に算出する下層算出ステップと、前記下層側の実パターン上に上層側の実パターンを形成した後、前記上層側の実パターンと前記下層側の実パターンとの間の所定範囲内でのグローバルな合わせずれ量を算出するグローバル合わせずれ量算出ステップと、前記上層側の実パターンを撮像した上層画像パターンと上層側の設計パターンである上層設計パターンとの間の位置関係をマッチングさせるマッチングステップと、前記上層設計パターンに対する前記下層設計パターンの位置を移動させることによって、前記下層設計パターンと前記上層設計パターンとの間の位置関係を、前記グローバルな合わせずれ量に応じた位置関係に補正するとともに前記下層のパターン毎に前記下層位置ずれ量に応じた位置関係に補正する補正ステップと、前記グローバルな合わせずれ量および前記下層位置ずれ量に応じた位置関係に補正された前記下層設計パターンの位置と、前記上層画像パターンの位置と、の間の合わせずれ量を上下層間の合わせずれ量として算出する算出ステップと、をコンピュータに実行させることを特徴とするパターン検査プログラムが提供される。

また、本願発明の一態様によれば、下層側の実パターンを撮像した下層画像パターンと下層側の設計パターンである下層設計パターンとの間の位置ずれ量を下層位置ずれ量として下層のパターン毎に算出する下層算出部と、上層側の実パターンを撮像した上層画像パターンと上層側の設計パターンである上層設計パターンとの間の位置関係をマッチングさせる上層マッチング部と、前記上層設計パターンに対する前記下層設計パターンの位置を移動させることによって、前記下層設計パターンと前記上層設計パターンとの間の位置関係を、前記上層側の実パターンと前記下層側の実パターンとの間の所定範囲内でのグローバルな合わせずれ量に応じた位置関係に補正するグローバル位置補正部と、前記上層設計パターンに対する前記下層設計パターンの位置を移動させることによって、前記下層設計パターンと前記上層設計パターンとの間の位置関係を前記下層のパターン毎に前記下層位置ずれ量に応じた位置関係に補正するパターン位置補正部と、前記グローバルな合わせずれ量および前記下層位置ずれ量に応じた位置関係に補正された前記下層設計パターンの位置と、前記上層画像パターンの位置と、の間の合わせずれ量を上下層間の合わせずれ量として算出する位置関係算出部と、を備えることを特徴とするパターン検査装置が提供される。

本発明によれば、下層パターンを上面パターン上から判別できない場合であっても、上下層の位置関係を高精度に測定することが可能になるという効果を奏する。

図１は、実施の形態に係るパターン検査装置を備えたパターン検査システムの構成を示すブロック図である。 図２は、パターン検査装置のハードウェア構成を示す図である。 図３は、下層パターンと上層パターンとの間の位置関係の検査手順を示すフローチャートである。 図４は、下層パターンと上層パターンとの間の合わせずれ量の算出手順を示すフローチャートである。 図５は、下層パターンと上層パターンとの間の合わせずれ量の算出手順を説明するための図である。 図６は、下層フリンジと上層コンタクトホールの合わせずれ測定を説明するための図である。

以下に添付図面を参照して、本発明の実施の形態に係るパターン検査方法、パターン検査プログラムおよびパターン検査装置を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。

（実施の形態）
図１は、実施の形態に係るパターン検査装置を備えたパターン検査システムの構成を示すブロック図である。パターン検査システム１００は、Die to Database方式のパターン検査を行うシステムであり、半導体回路装置などの下層パターンと上層パターンとの位置関係（合わせずれ量）を測定する。パターン検査システム１００は、パターン検査装置１と、撮像装置２と、アライメントマーク測定装置３と、を備えている。

パターン検査装置１は、コンピュータなどの装置であり、撮像装置２およびアライメントマーク測定装置３に接続されている。パターン検査装置１は、上層側の設計パターンデータ（上層設計パターンＤｕ）、下層側の設計パターンデータ（下層設計パターンＤｄ）、上層側に形成した実パターンの画像データ（上層画像パターンＩｕ）、下層側に形成した実パターンの画像データ（下層画像パターンＩｄ）を用いて、下層パターンと上層パターンとの位置関係を測定する。

撮像装置２は、ＳＥＭ（Scanning Electron Microscope）などの画像を撮像する装置である。本実施の形態の撮像装置２は、上層側に形成した実パターン、下層側に形成した実パターンをパターン毎（例えば、コンタクトホール毎）に撮像し、撮像した画像の画像データをパターン検査装置１に送る。

アライメントマーク測定装置３は、上層側に形成されたアライメントマーク（合わせずれ量を測定するためのマーク）と、下層側に形成されたアライメントマークと、を用いて、下層パターンと上層パターンとの間のグローバルな合わせずれ量（以下、グローバル合わせずれ量という）を測定する。アライメントマークは、層毎に所定領域内（例えば１チップ内）の４隅に配置されている。アライメントマーク測定装置３は、上下１対のアライメントマーク毎に下層パターンと上層パターンとの合わせずれ量を測定するとともに、各アライメントマークでの合わせずれ量（例えば４点分）を用いて、チップ毎にグローバル合わせずれ量を測定する。アライメントマーク測定装置３は、測定したグローバル合わせずれ量をパターン検査装置１に送る。

パターン検査装置１は、入力部１１、ＧＤＳ記憶部１２、実パターン記憶部１３、グローバル合わせずれ量記憶部１４、下層比較部１５、下層データ記憶部１６、位置関係検査部１７、出力部１８を備えている。

入力部１１は、図示しない設計データ作成装置などで作成された上層側の設計パターンデータと下層側の設計パターンデータを入力し、それぞれ上層設計パターンＤｕ、下層設計パターンＤｄとしてＧＤＳ記憶部１２に送る。また、入力部１１は、撮像装置２から送られてくる上層側の画像データと下層側の画像データを入力し、それぞれ上層画像パターンＩｕ、下層画像パターンＩｄとして実パターン記憶部１３に送る。また、入力部１１は、アライメントマーク測定装置３から送られてくるグローバル合わせずれ量を入力し、グローバル合わせずれ量記憶部１４に送る。

ＧＤＳ記憶部１２は、上層設計パターンＤｕ、下層設計パターンＤｄを記憶するメモリなどであり、実パターン記憶部１３は、上層画像パターンＩｕ、下層画像パターンＩｄを記憶するメモリなどである。また、グローバル合わせずれ量記憶部１４は、グローバル合わせずれ量を記憶するメモリなどである。

下層比較部（下層算出部）１５は、下層設計パターンＤｄと下層画像パターンＩｄとを用いて、下層側の設計パターンと下層側の実パターンとの位置合わせ（マッチング）を行う。下層比較部１５は、マッチング後の下層設計パターンＤｄと下層設計パターンＤｄとの位置を比較することによって、下層側の設計パターン（設計ＧＤＳ）に対する下層側の実パターンの位置ずれ量（相対的な位置関係）（後述の下層データ）を算出する。下層比較部１５は、下層に形成されたパターン毎（例えばコンタクトホール毎）に、設計パターンと実パターンとの間の位置ずれ量を算出する。下層比較部１５は、実パターンが撮像された画像単位（ＳＥＭ画像単位）で、位置ずれ量を算出する。下層比較部１５は、例えば、設計パターン上の各パターンの中心と、実パターンの各パターンの中心との位置ずれ量をベクトルとして算出する。下層比較部１５は、算出した下層側の位置ずれ量を下層データ記憶部１６に送る。下層データ記憶部１６は、下層比較部１５が算出した下層側の位置ずれ量（下層位置ずれ量）を記憶するメモリなどである。

位置関係検査部１７は、上層側の実パターンと下層側の実パターンとの間の位置関係を検査する機能を有しており、上層マッチング部２１、グローバル位置補正部２２、パターン位置補正部２３、位置関係測定部２４を備えている。

上層マッチング部２１は、上層設計パターンＤｕと上層画像パターンＩｕとを用いて、上層側の設計パターンと上層側の実パターンとの位置合わせ（マッチング）を行う。上層マッチング部２１は、実パターンが撮像された画像単位毎に、画像単位内でのマッチングを行う。上層マッチング部２１は、上層側の設計パターンと上層側の実パターンとをマッチングさせたデータ（マッチングデータ）をグローバル位置補正部２２に送る。

グローバル位置補正部２２は、マッチング後の上層設計パターンＤｕと、下層設計パターンＤｄと、の位置関係（設計時の位置関係）を、グローバル合わせずれ量を用いて補正（修正）し、これによりグローバルな位置補正（下層ＧＤＳの位置補正）を行う。具体的には、グローバル位置補正部２２は、マッチング後の上層設計パターンＤｕに対して、グローバル合わせずれ量分だけ下層設計パターンＤｄを移動させる。グローバル位置補正部２２は、グローバルな位置補正を行った下層設計パターンＤｄと前記マッチングデータをパターン位置補正部２３に送る。

パターン位置補正部２３は、グローバルな位置補正を行った下層設計パターンＤｄに対して、パターン毎の位置補正を行う。パターン位置補正部２３は、下層比較部１５が算出した下層側の位置ずれ量を用いて、下層設計パターンＤｄの位置補正をパターン毎に行う。パターン位置補正部２３は、パターン毎の位置補正を行なった下層設計パターンＤｄと、前記マッチングデータとの間の位置関係に関する情報を、位置関係測定部２４に送る。

位置関係測定部（位置関係算出部）２４は、パターン毎の位置補正を行なった下層設計パターンＤｄと、前記マッチングデータ上の上層画像パターンＩｕとの間の位置関係に基づいて、下層設計パターンＤｄと上層画像パターンＩｕとの間の位置関係を測定し、合わせずれ量を算出する。位置関係測定部２４は、算出した上層パターンと下層パターンとの間の合わせずれ量を出力部１８に送る。出力部１８は、上層パターンと下層パターンの間の合わせすれ量を外部装置などに出力する。

図２は、パターン検査装置のハードウェア構成を示す図である。パターン検査装置１は、ＣＰＵ（Central Processing Unit）９１、ＲＯＭ（Read Only Memory）９２、ＲＡＭ（Random Access Memory）９３、表示部９４、入力部９５を有している。パターン検査装置１では、これらのＣＰＵ９１、ＲＯＭ９２、ＲＡＭ９３、表示部９４、入力部９５がバスラインを介して接続されている。

ＣＰＵ９１は、パターン検査を行うコンピュータプログラムであるパターン検査プログラム９７を用いて、下層パターンと上層パターンとの位置関係を測定する。表示部９４は、液晶モニタなどの表示装置であり、ＣＰＵ９１からの指示に基づいて、上層設計パターンＤｕ、下層設計パターンＤｄ、上層画像パターンＩｕ、下層画像パターンＩｄ、算出した合わせずれ量などを表示する。入力部９５は、マウスやキーボードを備えて構成され、使用者から外部入力される指示情報（パターン検査に必要なパラメータ等）を入力する。入力部９５へ入力された指示情報は、ＣＰＵ９１へ送られる。

パターン検査プログラム９７は、ＲＯＭ９２内に格納されており、バスラインを介してＲＡＭ９３へロードされる。ＣＰＵ９１はＲＡＭ９３内にロードされたパターン検査プログラム９７を実行する。具体的には、パターン検査装置１では、使用者による入力部９５からの指示入力に従って、ＣＰＵ９１がＲＯＭ９２内からパターン検査プログラム９７を読み出してＲＡＭ９３内のプログラム格納領域に展開して各種処理を実行する。ＣＰＵ９１は、この各種処理に際して生じる各種データをＲＡＭ９３内に形成されるデータ格納領域に一時的に記憶させておく。

つぎに、下層パターンと上層パターンとの間の位置関係の検査手順について説明する。図３は、下層パターンと上層パターンとの間の位置関係の検査手順を示すフローチャートである。なお、以下では下層パターンがコンタクトホールであり、上層パターンが配線パターンである場合について説明する。

半導体回路装置などの下層パターンとして、ウェハなどの基板上にコンタクトホールが形成されると（ステップＳ１０）、撮像装置２は、形成した下層パターン（レジストパターンまたはエッチング後パターン）を撮像する（ステップＳ２０）。このとき、撮像装置２は、ＳＥＭ画像単位毎に全てのコンタクトパターンを撮像する。撮像装置２は、撮像した画像の画像データをパターン検査装置１に送る。パターン検査装置１は、下層パターンの画像データを下層画像パターンＩｄとして記憶しておく。

下層パターンが形成された後、下層パターン上に上層パターンとして配線パターン（レジストパターン）が形成されると（ステップＳ３０）、撮像装置２は、形成した上層パターンを撮像する（ステップＳ４０）。このとき、撮像装置２は、ＳＥＭ画像単位毎に全ての配線パターンを撮像する。撮像装置２は、撮像した画像の画像データをパターン検査装置１に送る。パターン検査装置１は、上層パターンの画像データを上層画像パターンＩｕとして記憶しておく。

さらに、アライメントマーク測定装置３は、上層側に形成されたアライメントマークと、下層側に形成されたアライメントマークと、の位置関係を測定することによって、下層パターンと上層パターンとの間のグローバル合わせずれ量をチップ毎に測定する（ステップＳ５０）。グローバル合わせずれ量は、例えばパターン平面内でのＸ方向のずれ量、Ｙ方向のずれ量、回転方向のずれ量、伸縮方向のずれ量などである。アライメントマーク測定装置３は、測定したグローバル合わせずれ量をパターン検査装置１に送る。パターン検査装置１は、グローバル合わせずれ量を記憶しておく。この後、パターン検査装置１は、上層設計パターンＤｕ、下層設計パターンＤｄ、上層画像パターンＩｕ、下層画像パターンＩｄ、グローバル合わせずれ量を用いて下層パターンと上層パターンとの間（上下層間）の合わせずれ量を検査する（ステップＳ６０）。

図４は、下層パターンと上層パターンとの間の合わせずれ量の算出手順を示すフローチャートであり、図５は下層パターンと上層パターンとの間の合わせずれ量の算出手順を説明するための図である。パターン検査装置１は、入力部１１から上層側の設計パターンデータ、下層側の設計パターンデータ、上層側の画像データ、下層側の画像データ、グローバル合わせずれ量を入力する。

パターン検査装置１は、上層側の設計パターンデータ、下層側の設計パターンデータを、それぞれ上層設計パターンＤｕ、下層設計パターンＤｄとしてＧＤＳ記憶部１２で記憶しておく。また、パターン検査装置１は、上層側の画像データ、下層側の画像データを、それぞれ上層画像パターンＩｕ、下層画像パターンＩｄとして実パターン記憶部１３で記憶する。また、パターン検査装置１は、グローバル合わせずれ量を、グローバル合わせずれ量記憶部１４で記憶しておく。

下層比較部１５は、下層設計パターンＤｄと下層画像パターンＩｄとの間（下層側の設計パターンと下層側の実パターンとの間）のマッチングを行う。下層比較部１５は、マッチング後の下層設計パターンＤｄと下層設計パターンＤｄとを比較することによって、下層側の設計パターンと下層側の実パターンの相対的な位置関係を下層データとして算出する（ステップＳ１１０）。このとき、下層比較部１５は、図５の（Ａ）に示すように下層側の設計パターン４Ａと下層側の実パターン４Ｂとの間の位置ずれ量を、コンタクトホール毎に、ＳＥＭ画像単位で下層データとして算出する。具体的には、実パターンと設計ＧＤＳとによって規定される関係が所定の基準を満たすように位置合わせが行われる。例えば、設計ＧＤＳの所定点から検査対象パターンの所定エッジまでの距離の二乗平均が最も小さくなるような関係を満たす場合をマッチングＯＫとする。下層比較部１５は、算出した下層データを下層データ記憶部１６に送る。下層データ記憶部１６は、下層比較部１５が算出した下層データを記憶しておく。

位置関係検査部１７のグローバル位置補正部２２は、グローバル合わせずれ量を用いて、上層設計パターンＤｕと、下層設計パターンＤｄと、の位置関係を補正しておく（ステップＳ１２０）。図５の（Ｂ）に示すグローバル合わせずれ量５１は、例えば測定箇所毎にベクトルで合わせずれ量が示されている。設計時には、下層側の設計パターン４Ａと上層側の設計パターン５Ａとは、設計データ通りの位置関係（ずれ量無し）を有している（ｂ１）。グローバル位置補正部２２は、グローバル合わせずれ量５１を用いて、下層側の設計パターン４Ａの位置を下層側の設計パターン４Ｃの位置に補正し（ｂ２）、これにより上層設計パターンＤｕと、下層設計パターンＤｄと、の位置関係（上下ＧＤＳの位置関係）を補正する。

上層マッチング部２１は、上層設計パターンＤｕと上層画像パターンＩｕとの間（上層側の設計パターン５Ａと上層側の実パターン５Ｂとの間）のマッチングを行う（図５の（Ｃ）に示す（ｃ１））。このとき、上層マッチング部２１は、実パターンが撮像された画像単位毎に、画像単位内でのマッチングを行う（ステップＳ１３０）。上層マッチング部２１は、上層側の設計パターンと上層側の実パターンとをマッチングさせたマッチングデータをグローバル位置補正部２２に送る。

グローバル位置補正部２２は、グローバル合わせずれ量を用いて位置関係を補正した後の上層設計パターンＤｕと、下層設計パターンＤｄと、を用いて、マッチング後の上層設計パターンＤｕと、下層設計パターンＤｄと、の位置関係を補正し、これによりグローバルな位置補正を行う（ステップＳ１４０）。具体的には、グローバル位置補正部２２は、上層側の設計パターン５Ａに対して、グローバル合わせずれ量分だけ下層側の設計パターン５Ｂを移動させて下層側の設計パターン４Ｄとする（ｃ２）。グローバル位置補正部２２は、グローバルな位置補正を行った下層設計パターンＤｄと前記マッチングデータをパターン位置補正部２３に送る。

パターン位置補正部２３は、グローバルな位置補正を行った下層設計パターンＤｄに対して、パターン毎の位置補正を行う。このとき、パターン位置補正部２３は、下層比較部１５が算出した下層データを用いて、下層側の設計パターン４Ｄをパターン毎に位置補正して下層側の設計パターン４Ｅとする（ｃ３）（ステップＳ１５０）。パターン位置補正部２３は、パターン毎の位置補正を行なった下層設計パターンＤｄと前記マッチングデータを位置関係測定部２４に送る。

位置関係測定部２４は、パターン毎の位置補正を行なった下層設計パターンＤｄと、前記マッチングデータの上層画像パターンＩｕとの間の位置関係に基づいて、下層設計パターンＤｄと上層画像パターンＩｕとの間の位置関係を測定し、上下層間の合わせずれ量を算出する（ステップＳ１６０）。具体的には、位置関係測定部２４は、上層側の実パターン５Ｂ（外縁部）と下層側の設計パターン４Ｅ（外縁部）との間の距離を測定し、この距離が基準値からどれだけずれているかに基づいて上下層間の合わせずれ量を算出する（ｃ４）。位置関係測定部２４は、算出した上層パターンと下層パターンとの間の合わせずれ量を出力部１８に送る。出力部１８は、上層パターンと下層パターンの間の合わせずれ量を外部装置などに出力する。

つぎに、下層パターンが下層フリンジ（電極）であり、上層パターンがコンタクトホールである場合の合わせずれ測定について説明する。図６は、下層フリンジと上層コンタクトホールの合わせずれ測定を説明するための図である。下層フリンジと上層コンタクトホールとの合わせずれ測定を行うためには、下層のビットラインの引き出し電極（フリンジ）６と、その引き出し電極と配線層を接続するためのコンタクトホール７の位置関係を高精度に測定する必要がある。

一般に、レジストパターン形成後のコンタクトホール層（上層）は、下層電極との接続部分以外はほぼレジストに覆われているので、上層パターンの形成後に上下層の個々のパターンにおける位置関係を正確に把握することは困難であった。本実施の形態で説明した合わせずれ測定方法を用いれば、下層の個々のパターンの位置を正確に把握でき、上下層の位置関係である電極６とコンタクトホール７の位置関係を個々のパターンに対して比較することができる。これにより、露光範囲（ショット）内の何れの位置においても上下層の位置関係がアサンプション（想定）の範囲以内であるかを高精度に測定可能となる。

つぎに、上層パターンを導電膜コートした状態で合わせずれ測定を行う場合について説明する。検査対象とするレイヤ（上層パターン）が導電性を持たないレジストパターンである場合、サンプル表面に照射する大量の電子ビームによってパターン表面が帯電する。また、検査領域が広範囲に及ぶためにスループットを高める必要がある場合、サンプル表面に照射する大量の電子ビームによってパターン表面が帯電する。このようなパターン表面への帯電を防ぐため、ウェハ表面を導電膜によってコーティングする場合がある。

導電膜の厚さは一般に数ｎｍ〜数十ｎｍ程度のため、ウェハ表面に形成されたパターンの高さが導電膜と同程度以下の場合、導電膜でコーティング（例えば、カーボンコート）することによってパターンが平滑化され、パターン形状の判別が難しくなる場合がある。

本実施の形態で説明した合わせずれ測定方法を用いれば、例えば下層パターンが基板に対して高さ３０ｎｍ程度であり、導電膜コートによって下層の認識が困難となる場合であっても、上下層の位置関係を高精度に測定することができる。換言すると、予め上層の実パターンと下層パターンの設計上の位置との関係を算出しておくことにより、上層形成後にウェハ表面が導電膜コートされ、下層の認識が困難になった場合においても、上下層の位置関係を正確に把握することが可能となる。また、導電膜をコーティングすることによって下層のパターンが見えなくなり、上層パターンの位置を測定する際の擬似欠陥を減少させることが可能となる。したがって、最上層に存在するパターンと、上からの平面像では認識できない下層に存在するパターンとの位置関係を高精度に測定することができる。これにより、上下層の合わせずれに起因する欠陥の見落としや過剰なエラー判定を減少させることが可能となる。

ウェハプロセスでは、上下層間で合わせずれ量が所定の範囲内（基準範囲内）であった場合、上層のレジストパターン上からエッチング処理が行われる。この後、エッチングされたパターンを下層パターンとして、下層パターンの撮像が行われる。そして、下層パターン上に次の上層パターン（レジストパターン）が形成され、上層パターンの撮像が行われる。そして、上下層間の合わせずれ量が測定される。このように、下層パターンの形成、上層パターンの形成、上下層間の合わせずれ量の測定が繰り返されて、半導体デバイスなどの半導体装置（半導体集積回路）が製造される。

なお、過去に用いた下層データを下層データ記憶部１６に記憶しておき、この過去の下層データを用いて上下層の合わせずれ量を測定してもよい。換言すると、下層データの算出に用いるウェハと上層画像パターンＩｕの撮像に用いるウェハとを異なるウェハとしてもよい。すなわち、下層画像パターンＩｄと上層画像パターンＩｕとは、異なる被検査対象物から撮像してもよい。これにより、合わせずれ量の測定の度に下層画像パターンＩｄの撮像や下層データの算出を行う必要がなくなる。したがって、容易かつ短時間で上下層の合わせずれ量を測定することが可能となる。

なお、本実施の形態では、上層パターンを撮像した後にグローバル合わせずれ量を測定する場合について説明したが、グローバル合わせずれ量を測定した後に上層パターンを撮像してもよい。

また、本実施の形態では、グローバル合わせずれ量を用いて、上層設計パターンＤｕと、下層設計パターンＤｄと、の位置関係を補正したが、グローバル合わせずれ量を用いた上層設計パターンＤｕと下層設計パターンＤｄとの位置関係の補正は省略してもよい。

このように実施の形態によれば、下層設計パターンＤｄと下層画像パターンＩｄとの位置ずれ量を用いて上層設計パターンＤｕと下層設計パターンＤｄとの位置関係を補正し、補正後の位置関係を用いて、下層設計パターンＤｄと上層画像パターンＩｕとの間の位置ずれ量を算出するので、下層パターンを上面パターン上から判別できない場合であっても、上下層の位置関係を高精度に測定することが可能となる。

また、グローバル合わせずれ量を用いて上層設計パターンＤｕと下層設計パターンＤｄとの位置関係を補正し、補正後の位置関係を用いて、下層設計パターンＤｄと上層画像パターンＩｕとの間の位置ずれ量を算出するので、下層パターンを上面パターン上から判別できない場合であっても、上下層の位置関係を高精度に測定することが可能となる。したがって、個々のパターンそれぞれに応じて高精度な位置関係の測定が可能になり、異常の見落としや、過剰な異常判定をなくし、製品の品質を向上させることが可能となる。

１ パターン検査装置、２ 撮像装置、３ アライメントマーク測定装置、１５ 下層比較部、１７ 位置関係検査部、２１ 上層マッチング部、２２ グローバル位置補正部、２３ パターン位置補正部、２４ 位置関係測定部、９７ パターン検査プログラム、１００ パターン検査システム、Ｄｄ 下層設計パターン、Ｄｕ 上層設計パターン、Ｉｄ 下層画像パターン、Ｉｕ 上層画像パターン。

Claims (5)

1. 基板上に下層側の実パターンを形成した後、前記下層側の実パターンを撮像した下層画像パターンと下層側の設計パターンである下層設計パターンとの間の位置ずれ量を下層位置ずれ量として下層のパターン毎に算出する下層算出ステップと、
   前記下層側の実パターン上に上層側の実パターンを形成した後、前記上層側の実パターンと前記下層側の実パターンとの間の所定範囲内でのグローバルな合わせずれ量を算出するグローバル合わせずれ量算出ステップと、
   上層側の設計パターンである上層設計パターンに対する前記下層設計パターンの位置を移動させることによって、前記下層設計パターンと前記上層設計パターンとの間の位置関係を、前記グローバルな合わせずれ量に応じた位置関係および前記下層のパターン毎に前記下層位置ずれ量に応じた位置関係に補正する補正ステップと、
   前記グローバルな合わせずれ量および前記下層位置ずれ量に応じた位置関係に補正された前記下層設計パターンの位置と、前記上層側の実パターンを撮像した上層画像パターンの位置と、の間の合わせずれ量を上下層間の合わせずれ量として算出する算出ステップと、
   を含むことを特徴とするパターン検査方法。
2. 前記補正ステップは、前記上層画像パターンと前記上層設計パターンとの間の位置関係をマッチングさせた上層設計パターンを用いて、前記下層設計パターンと前記上層設計パターンとの間の位置関係を補正することを特徴とする請求項１に記載のパターン検査方法。
3. 前記下層画像パターンと前記上層画像パターンとは、異なる被検査対象物から撮像されることを特徴とする請求項１または２に記載のパターン検査方法。
4. 基板上に下層側の実パターンを形成した後、前記下層側の実パターンを撮像した下層画像パターンと下層側の設計パターンである下層設計パターンとの間の位置ずれ量を下層位置ずれ量として下層のパターン毎に算出する下層算出ステップと、
   前記下層側の実パターン上に上層側の実パターンを形成した後、前記上層側の実パターンと前記下層側の実パターンとの間の所定範囲内でのグローバルな合わせずれ量を算出するグローバル合わせずれ量算出ステップと、
   前記上層側の実パターンを撮像した上層画像パターンと上層側の設計パターンである上層設計パターンとの間の位置関係をマッチングさせるマッチングステップと、
   前記上層設計パターンに対する前記下層設計パターンの位置を移動させることによって、前記下層設計パターンと前記上層設計パターンとの間の位置関係を、前記グローバルな合わせずれ量に応じた位置関係に補正するとともに前記下層のパターン毎に前記下層位置ずれ量に応じた位置関係に補正する補正ステップと、
   前記グローバルな合わせずれ量および前記下層位置ずれ量に応じた位置関係に補正された前記下層設計パターンの位置と、前記上層画像パターンの位置と、の間の合わせずれ量を上下層間の合わせずれ量として算出する算出ステップと、
   をコンピュータに実行させることを特徴とするパターン検査プログラム。
5. 下層側の実パターンを撮像した下層画像パターンと下層側の設計パターンである下層設計パターンとの間の位置ずれ量を下層位置ずれ量として下層のパターン毎に算出する下層算出部と、
   上層側の実パターンを撮像した上層画像パターンと上層側の設計パターンである上層設計パターンとの間の位置関係をマッチングさせる上層マッチング部と、
   前記上層設計パターンに対する前記下層設計パターンの位置を移動させることによって、前記下層設計パターンと前記上層設計パターンとの間の位置関係を、前記上層側の実パターンと前記下層側の実パターンとの間の所定範囲内でのグローバルな合わせずれ量に応じた位置関係に補正するグローバル位置補正部と、
   前記上層設計パターンに対する前記下層設計パターンの位置を移動させることによって、前記下層設計パターンと前記上層設計パターンとの間の位置関係を前記下層のパターン毎に前記下層位置ずれ量に応じた位置関係に補正するパターン位置補正部と、
   前記グローバルな合わせずれ量および前記下層位置ずれ量に応じた位置関係に補正された前記下層設計パターンの位置と、前記上層画像パターンの位置と、の間の合わせずれ量を上下層間の合わせずれ量として算出する位置関係算出部と、
   を備えることを特徴とするパターン検査装置。

Images