JP4976681B2 - パターン形状評価方法およびパターン形状評価プログラム - Google Patents

パターン形状評価方法およびパターン形状評価プログラム Download PDF

Info

Publication number
JP4976681B2
JP4976681B2 JP2005316036A JP2005316036A JP4976681B2 JP 4976681 B2 JP4976681 B2 JP 4976681B2 JP 2005316036 A JP2005316036 A JP 2005316036A JP 2005316036 A JP2005316036 A JP 2005316036A JP 4976681 B2 JP4976681 B2 JP 4976681B2
Authority
JP
Japan
Prior art keywords
pattern
layer pattern
evaluation
data
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005316036A
Other languages
English (en)
Other versions
JP2007121181A (ja
Inventor
野 ゆみこ 宮
井 正 三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005316036A priority Critical patent/JP4976681B2/ja
Priority to US11/589,057 priority patent/US7787687B2/en
Publication of JP2007121181A publication Critical patent/JP2007121181A/ja
Application granted granted Critical
Publication of JP4976681B2 publication Critical patent/JP4976681B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/0006Industrial image inspection using a design-rule based approach
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00Arrangements for image or video recognition or understanding
    • G06V10/20Image preprocessing
    • G06V10/24Aligning, centring, orientation detection or correction of the image
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Description

本発明は、半導体装置のパターンの形状に異常があるか否かを評価するパターン形状評価方法およびパターン形状評価プログラムに関する。
半導体デバイスのパターンを評価する手法として、従来は、取得したパターン画像からパターン幅を測定して、その測定値を予め設定した設計値と比較してパターンの評価を行っていた。ところが、パターンの形状が複雑な場合、一箇所のみでパターン幅を測定しただけでは、パターンの形状に異常があるかどうかを正確に判断できないため、測定点数を増やさなければならず、測定のスループットが下がってしまう。
この問題を解決するために、パターン形状の許容範囲を予め設定しておき、パターン画像から得られる輪郭データが許容範囲内にあるかどうかを判断してパターンの評価を行う技術が提案されている(特許文献1参照)。
半導体デバイスのパターンは微細化する傾向にあり、露光波長以下でリソグラフィを行ってパターンを形成するのが一般的になりつつある。したがって、パターンが微細化するほど、設計データと実際のパターンとで形状にずれが生じやすくなり、実際のパターンは、設計データの形状と比べてかなり歪んでいる。特にパターンの角部は、設計データとの誤差が大きくなりやすく、露光時にマスクパターンの形状を正確に転写できない可能性がある。
通常は、パターンの中で、位置や幅等の精度を要求する部分は一部だけであり、それ以外の部分はパターンの形状が許容範囲から外れてしまっても、実用上の問題は特に起きない。ところが、パターンの微細化が進むと、上述したようにパターンの形状誤差が大きくなるため、本来は重要でない部分で許容範囲から外れてしまい、結果としてパターンの欠陥と判断されることが多くなり、製造歩留まりが低下してしまう。このような問題に対する解決策を上記特許文献1は何ら開示していない。
一方、パターン内で特定の領域を指定して、その領域内でパターン形状の評価を行う技術も開示されている(特許文献2参照)。ところが、特許文献2は、手動で領域を指定しており、パターン内のどの領域で評価を行うのが望ましいかについては開示も示唆もなく、パターン形状の評価を精度よく行える保証はない。
特開2005-98885号公報 特開昭61-80011号公報
本発明は、パターンの評価を簡易かつ精度よく行うことができるパターン形状評価方法およびパターン形状評価プログラムを提供することにある。
本発明の一態様によれば、半導体装置のパターンの設計データに、前記パターン内の特定の評価領域に関する情報を付加した評価領域付き設計データを取得するステップと、前記パターンの画像を取得するステップと、前記パターンの画像に基づいて、前記パターンの輪郭データを生成するステップと、前記評価領域付き設計データと前記輪郭データとの位置あわせを行うステップと、位置合わせ終了後に、前記評価領域内で前記パターンの形状を評価するステップと、を備えることを特徴とするパターン形状評価方法が提供される。
また、本発明の一態様によれば、半導体装置の下層パターンおよび上層パターンの設計データに、前記下層パターンまたは前記上層パターン内の特定の評価領域に関する情報を付加した評価領域付き設計データを取得するステップと、前記下層パターンおよび前記上層パターンが同時に観察された画像を取得するステップと、取得した前記下層パターンおよび前記上層パターンの画像に基づいて、前記下層パターンおよび前記上層パターンの輪郭データを生成するステップと、前記下層パターンの輪郭データと前記評価領域付き設計データとの位置合わせを行うステップと、位置合わせ終了後に、前記評価領域内で前記下層パターンおよび前記上層パターンの少なくとも一方の形状を評価するステップと、を備えることを特徴とするパターン形状評価方法が提供される。
本発明によれば、パターンの評価を簡易かつ精度よく行うことができる。
以下、図面を参照しながら本発明の実施形態について説明する。
(第1の実施形態)
図1は本発明の第1の実施形態に係るパターン形状評価装置の概略構成を示すブロック図である。図1のパターン形状評価装置は、設計データ記憶部1と、評価領域生成部2と、パターン画像取得部3と、パターン輪郭検出部4と、データ合成部5と、パターン形状計測部6とを備えている。
設計データ記憶部1は、半導体デバイスのパターンの設計データを記憶する。この設計データは、不図示の設計データ生成部により生成される。設計データ生成部は、所望の電気特性をもつ半導体デバイスが得られるまでデバイスシミュレーションを繰り返し、最終的に設計データを生成する。なお、設計データ生成部は、図1のパターン形状評価装置に内蔵しておく必要はなく、例えばデバイスメーカから設計データのみを提供してもらって、設計データ記憶部1に記憶してもよい。
評価領域生成部2は、パターンの中で形状評価を行うべき一部の領域(以下、評価領域11)を設定し、設定された評価領域11の位置情報を設計データ12に合成させた評価領域付き設計データを生成する。評価領域11は、例えばデバイスの動作上重要な部分であり、より具体的には、複数のパターンが重なり合う領域などである。
図2(a)はパターン内に設定される評価領域11の一例を示す図、図2(b)は図2(a)のパターンに対応するSEMにより得られたパターン画像13を示す図、図2(c)はパターン画像13から抽出された輪郭データ14を示す図である。図2(b)のパターン画像13内のハッチング領域は、パターン画像13内の(より正確にはパターンのテーパー角度)や材質の違い等により輝度差が生じたことを示している。
図2(a)の例では、T字状のパターンの対称位置に2つの評価領域11を設定している。図2(a)の評価領域11は矩形状であるが、評価領域11の形状には特に制限はなく、多角形、円および楕円など、任意の形状が適用可能である。形状が複雑な評価領域11であっても設定できることは、本実地形態の特徴の一つである。
評価領域11の設定作業は、作業者がパターン画像13を表示装置に表示させて、目視で行ってもよいが、半導体デバイスの動作上最も重要な箇所を自動判別して、全自動で評価領域11を設定してもよい。
あるいは、パターン欠陥が起きる要因となるリソグラフィの結果を予測するシミュレーション(以下、リソグラフィ・シミュレーション)を行った結果に基づいて、パターンの変形が大きいと予想される箇所(ホットスポット)に評価領域11を設定してもよい。この場合、リソグラフィ・シミュレーションの結果に基づいて自動的に評価領域11を設定可能となる。
設計データ12のデータ形式は例えばGDSデータである。データ形式は特にGDSデータに限らないが、GDSデータを収納するGDSファイル内には、パターンのデータと評価領域の位置情報が別個のレイヤに入っており、以下の利点がある。(1)パターンとの位置関係を把握しやすい。(2)多層レイヤ間のANDの領域を把握しやすい。(3)レイヤ番号で評価領域とパターンを識別できるため、取り扱いが容易である。
データ合成部5は、パターン輪郭検出部4が検出した輪郭データ14と評価領域付き設計データとの位置合わせを行う。そして、パターン形状計測部6は、位置合わせされた輪郭データ14と評価領域付き設計データに基づいて、評価領域11内でパターン形状の評価を行う。
図3は図1のパターン形状評価装置の処理手順の一例を示すフローチャートである。以下、このフローチャートに基づいて、本実施形態の処理動作を説明する。まず、パターン画像取得部3は半導体デバイスのパターン画像13を取得する(ステップS1)。パターン画像13を取得する先は特に問わない。例えばSEMでもよいし、他のパターン画像取得装置でもよい。
次に、パターン輪郭検出部4は、取得したパターン画像13に基づいてパターンのエッジを抽出して、輪郭データ14を生成する(ステップS2)。ここでは、パターン画像13内でパターンエッジが白く光ることを利用して輝度差を検出することによりエッジを抽出する。
ステップS1およびS2の処理に前後して、評価領域生成部2は、取得した設計データ12に評価領域11を合成して評価領域付き設計データを生成する(ステップS3)。
次に、データ合成部5は、輪郭データ14と評価領域付き設計データとの位置合わせを行って(ステップS4)、評価領域11を輪郭データ14上で重ね合わせる(ステップS5)。図4(a)は図2(b)のパターン画像13に対応する輪郭データ14と評価領域付き設計データとの位置合わせを行って両者を重ね合わせた例を示している。
次に、パターン形状計測部6は、評価領域11内でパターンの形状評価を行う。より具体的には、パターンの形状誤差の許容範囲を示す公差データ15を設定して、評価領域11内で輪郭データ14が公差データ15の範囲内に入っているか否かを判定する(ステップS6)。
図4(b)は評価領域11付きの輪郭データ14と公差データ15とを重ね合わせた例を示す図である。この図では、公差データ15を細点線で示している。図示のように、公差データ15は、パターンの形状誤差の最大限度を表す上限データと、最小限度を表す下限データとを含んでいる。これら上限データと下限データは、評価領域付き設計データを基準として設定される。より具体的には、設計データ12よりも所定割合(割合の程度はパターンの場所により変化する可能性がある)だけ大きい形状を上限データとし、設計データ12よりも所定割合だけ小さい形状を下限データとする。
評価領域11内の輪郭データ14が公差データ15と交差していればNG(形状異常あり)と判断し、交差していなければOK(形状異常なし)と判断する。図4(b)の場合は、輪郭データ14が公差データと交差していないため、OKと判定され、パターンの形状に異常がないと判断される。
なお、パターンの形状を評価する際、公差データ15を使用する代わりに、他の手法を用いてパターンの形状の評価を行ってもよい。あるいは、評価領域11内のパターンの対向するパターンエッジ間の幅を測定し、その幅によってパターン形状の評価を行ってもよい。
このように、第1の実施形態では、パターン内の特定の場所に評価領域11を設定し、その評価領域11内のパターンの形状に異常があるか否かを評価するため、パターン内のあまり重要でない部分の形状誤差によりパターン全体がNGとみなされるような不具合が起きなくなり、パターンの製造歩留まりが向上するとともに、パターンの形状評価を迅速かつ精度よく行うことができる。
上記説明では、パターン内に2箇所の評価領域11を設定する例を説明したが、評価領域11の数、場所およびサイズには特に制限はない。複数の評価領域11が設定されている場合に、各評価領域11でのパターン評価の基準は同じでもよいし、少なくとも一部の評価領域11に他とは異なる評価基準を設けてもよい。また、そのとき、個々の評価領域11ごとにパターン評価を行ってもよいし、複数の評価領域11を分離した一領域とみなして、同時にパターン評価を行ってもよい。
(第2の実施形態)
第2の実施形態は、評価対象のパターンが2層以上の多層構造からなる場合を対象としている。
第2の実施形態に係るパターン形状評価装置のブロック構成は図1と実質的に同一であるため、その説明を省略する。
図5は第2の実施形態に係るパターン形状評価装置の処理手順を示すフローチャートである。まず、パターン画像取得部3は、2層以上のパターンを含むパターン画像13を取得する(ステップS11)。
以下では、評価対象のサンプルが二層のパターンを有し、上層パターン16が評価したいパターンであると仮定する。図6(a)は取得したパターン画像13の一例を示す図である。この例では、評価対象の上層パターン16はT字状のゲート電極であり、下層パターン17は拡散層パターンである。
図6(a)からわかるように、上層パターン16と下層パターン17は一部重なり合っているため、下層パターン17の一部は上層パターン16の下に隠れている。図6(a)のゲート電極は、理想的には図6(b)に示すように両側の拡散層パターンの中間位置に配置されるが、製造時のパターン同士の合わせずれにより一方の拡散層パターン側に偏って形成されている。図6(a)および図6(b)に示すパターン画像13内のハッチング領域は、パターンのテーパー角度や材質の違い等の差による輝度差を表している。
次に、パターン輪郭検出部4は、取得したパターン画像13に基づいて、上層パターン16の輪郭データ18と下層パターン17の輪郭データ19を生成する(ステップS12)。第1の実施形態と同様に、パターン画像13内でパターンエッジが白く光ることを利用して輪郭データ18,19を生成する。この場合の輪郭データ18,19は例えば図6(c)のようになる。
上層パターン16と下層パターン17では、材質や形状などが異なるために、パターン画像13の輝度が互いに異なっている。したがって、パターン画像13の輝度差を検出することより、上層パターン16と下層パターン17を個別に選択して輪郭データ18,19を生成できる。
ステップS11,S12の処理に前後して、評価領域生成部2は、評価領域付き設計データを生成する(ステップS13)。図6(d)は評価領域付き設計データの一例を示している。この図の例では、上層パターン16(ゲート電極パターン)と下層パターン17(拡散層パターン)が重なり合う領域に評価領域11が設定されている。設計データ自体にはパターンの位置ずれや形状誤差はないため、図6(d)に示すように、本実施形態の設計データ20,21では2つの下層パターン17の中間に上層パターン16が配置されている。
なお、本実施形態において、上層パターン16と下層パターン17の重なり合う領域に評価領域11を設定する理由は、上層パターン16がゲート電極で、下層パターン17が拡散層の場合、両パターンの重なり合う領域付近にトランジスタが形成されるためであり、これにより、半導体装置内の重要な回路素子であるトランジスタの製造上の不具合を検出可能となる。図6(a)の例では、下層パターン17と上層パターン16の重なり合う領域にそれぞれトランジスタが形成されるため、計2個のトランジスタが形成されることになる。
次に、データ合成部5は、輪郭データ18,19と評価領域付き設計データとの位置合わせを行う(ステップS14)。位置合わせには、上層パターン16に対応する輪郭データ18は用いずに、下層パターン17に対応した輪郭データ19と評価領域付き設計データとを対比して行う。この結果、図7(a)のように上層パターン16と下層パターン17が重なり合う領域に評価領域11が設定される(ステップS15)
ここで、仮に上層パターン16に対応する輪郭データ18と評価領域付き設計データとの間で位置合わせを行ったとすると、図7(b)に示すように上層パターン16と下層パターン17の重なり合う領域とはずれた箇所に評価領域11が設定されて、パターン形状の評価を正しく行えなくなってしまう。このように、多層パターンを設計データ20,21と位置合わせする際には、下層側のパターンに対応する輪郭データ19と設計データ21とを対比するのが望ましい。本実施形態では、評価領域11の位置を決めるのに下層パターンを基準とするために、輪郭データ19と設計データ21の位置合わせを行ったが、評価の内容とパターンの種類などに応じて、評価領域11の位置決め用の基準パターンを他のパターンに変更してもよい。
次に、パターン形状計測部6は、設計データ20,21に対応する公差データ15を設定して、評価領域11内でパターンの形状評価を行う。図7(c)は公差データ15を設定した状態を示す図である。この図では、パターンの許容範囲の下限を示す下限データと上限を示す上限データを公差データ15として点線で図示している。図7(c)の例では、評価領域11内で輪郭データ18,19が公差データ15の範囲内に位置するため、パターンの形状には異常がないと判断される。
上記説明では、2層からなるパターンの形状評価を行う例を説明したが、3層以上の多層パターンの形状評価を行う場合も同様の手順で行うことができる。この場合、多層パターンの中のあるパターン(例えば下層側のパターン)を基準として位置合わせを行った後に、評価領域11内で特定のパターンの形状評価を行えばよい。
このように、第2の実施形態では、複数層からなるパターンの形状評価を行う場合に、パターンの形状や位置が設計データ20,21とずれている場合であっても、パターン内の所望の場所に評価領域11を設定してパターンの形状評価を行うことができ、パターンの形状評価を簡易かつ精度よく行うことができる。
本発明の第1の実施形態に係るパターン形状評価装置の概略構成を示すブロック図。 (a)はパターン内に設定される評価領域11の一例を示す図、(b)は図2(a)のパターンに対応するパターン画像13を示す図、(c)はパターン画像13から抽出された輪郭データ14を示す図。 図1のパターン形状評価装置の処理手順の一例を示すフローチャート。 (a)は図2(b)のパターン画像13に対応する輪郭データ14と評価領域付き設計データとの位置合わせを行って両者を重ね合わせた例を示す図、(b)は評価領域11付きの輪郭データ14と公差データ15とを重ね合わせた例を示す図。 第2の実施形態に係るパターン形状評価装置の処理手順を示すフローチャート。 (a)は取得したパターンの画像の一例を示す図、(b)は理想的なパターンの画像を示す図、(c)は輪郭データを示す図、(d)は評価領域付き設計データを示す図。 (a)は位置合わせを行った状態を示す図、(b)は位置合わせを行ったときに評価領域の位置がずれた例を示す図、(c)は公差データを設定した状態を示す図。
符号の説明
1 設計データ記憶部
2 評価領域生成部
3 パターン画像取得部
4 パターン輪郭検出部
5 データ合成部
6 パターン形状計測部
11 評価領域
12,20,21 設計データ
13,16,17 パターン画像
14,18,19 輪郭データ

Claims (4)

  1. 半導体装置の下層パターンおよび上層パターンの設計データに、前記下層パターンまたは前記上層パターン内の特定の評価領域に関する情報を付加した評価領域付き設計データを取得するステップと、
    前記下層パターンおよび前記上層パターンが同時に観察された画像を取得するステップと、
    取得した前記下層パターンおよび前記上層パターンの画像に基づいて、前記下層パターンおよび前記上層パターンの輪郭データを生成するステップと、
    前記下層パターンまたは前記上層パターンの輪郭データと前記評価領域付き設計データとの位置合わせを行うステップと、
    位置合わせ終了後に、前記評価領域内で位置合わせを行うのに用いた層とは異なる層のパターンの形状を評価するステップと、を備えることを特徴とするパターン形状評価方法。
  2. 前記評価領域は、複数のパターンが上下に重なり合う領域から作成されることを特徴とする請求項1に記載のパターン形状評価方法。
  3. 前記評価領域は、リソグラフィ・シミュレーションにより得られたパターン形状に基づいて、前記パターン内の特定の場所に設定されることを特徴とする請求項1に記載のパターン形状評価方法。
  4. 半導体装置の下層パターンおよび上層パターンの設計データに、前記下層パターンまたは前記上層パターン内の特定の評価領域に関する情報を付加した評価領域付き設計データを取得するステップと、
    前記下層パターンおよび前記上層パターンが同時に観察された画像を取得するステップと、
    取得した前記下層パターンおよび前記上層パターンの画像に基づいて、前記下層パターンおよび前記上層パターンの輪郭データを生成するステップと、
    前記下層パターンまたは前記上層パターンの輪郭データと前記評価領域付き設計データとの位置合わせを行うステップと、
    位置合わせ終了後に、前記評価領域内で位置合わせを行うのに用いた層とは異なる層のパターンの形状を評価するステップと、をコンピュータに実行させるためのパターン形状評価プログラム。
JP2005316036A 2005-10-31 2005-10-31 パターン形状評価方法およびパターン形状評価プログラム Expired - Fee Related JP4976681B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005316036A JP4976681B2 (ja) 2005-10-31 2005-10-31 パターン形状評価方法およびパターン形状評価プログラム
US11/589,057 US7787687B2 (en) 2005-10-31 2006-10-30 Pattern shape evaluation apparatus, pattern shape evaluation method, method of manufacturing semiconductor device, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005316036A JP4976681B2 (ja) 2005-10-31 2005-10-31 パターン形状評価方法およびパターン形状評価プログラム

Publications (2)

Publication Number Publication Date
JP2007121181A JP2007121181A (ja) 2007-05-17
JP4976681B2 true JP4976681B2 (ja) 2012-07-18

Family

ID=37996351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005316036A Expired - Fee Related JP4976681B2 (ja) 2005-10-31 2005-10-31 パターン形状評価方法およびパターン形状評価プログラム

Country Status (2)

Country Link
US (1) US7787687B2 (ja)
JP (1) JP4976681B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8126257B2 (en) * 2006-04-12 2012-02-28 Kabushiki Kaisha Toshiba Alignment of semiconductor wafer patterns by corresponding edge groups
JP2009170720A (ja) * 2008-01-17 2009-07-30 Renesas Technology Corp レイアウトパターン検査装置およびレイアウトパターンの検査方法
JP5530601B2 (ja) * 2008-03-31 2014-06-25 株式会社日立ハイテクノロジーズ 走査型電子顕微鏡を用いた回路パターンの寸法計測装置およびその方法
JP5114302B2 (ja) * 2008-06-12 2013-01-09 株式会社日立ハイテクノロジーズ パターン検査方法,パターン検査装置及びパターン処理装置
JP5144415B2 (ja) * 2008-07-28 2013-02-13 株式会社日立ハイテクノロジーズ 欠陥レビュー装置、欠陥レビュー方法及び欠陥レビュー実行プログラム
JP5063551B2 (ja) * 2008-10-03 2012-10-31 株式会社日立ハイテクノロジーズ パターンマッチング方法、及び画像処理装置
JP5581639B2 (ja) * 2009-09-28 2014-09-03 凸版印刷株式会社 フォトマスク群の検査方法及びフォトマスク群の検査装置
JP5486403B2 (ja) * 2010-05-21 2014-05-07 株式会社キーエンス 画像処理装置、画像処理方法及びコンピュータプログラム
JP2011247957A (ja) * 2010-05-24 2011-12-08 Toshiba Corp パターン検査方法および半導体装置の製造方法
WO2012009331A2 (en) * 2010-07-12 2012-01-19 Smart Plates, Llc Digital radiography plate identification system
US10535129B2 (en) 2011-01-26 2020-01-14 Hitachi High-Technologies Corporation Pattern matching apparatus and computer program
JP5221750B2 (ja) * 2011-12-12 2013-06-26 株式会社日立ハイテクノロジーズ パターン測定方法及びパターン測定装置
TWI475597B (zh) * 2012-02-08 2015-03-01 Hitachi High Tech Corp Pattern evaluation method and pattern evaluation device
JP5478681B2 (ja) * 2012-08-24 2014-04-23 株式会社日立ハイテクノロジーズ 半導体欠陥検査装置ならびにその方法
US9134254B2 (en) * 2013-01-07 2015-09-15 Kla-Tencor Corp. Determining a position of inspection system output in design data space
US10553504B2 (en) * 2017-03-22 2020-02-04 Rudolph Technologies, Inc. Inspection of substrates
JP7242361B2 (ja) * 2019-03-18 2023-03-20 キオクシア株式会社 パターン形状計測方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180011A (ja) 1984-09-28 1986-04-23 Toshiba Corp 寸法測定装置
DE3587846T2 (de) * 1984-12-26 1994-10-06 Hitachi Ltd Verfahren und Gerät zum Prüfen der Geometrie von Mehrschichtmustern für integrierte Schaltungsstrukturen.
US6529621B1 (en) * 1998-12-17 2003-03-04 Kla-Tencor Mechanisms for making and inspecting reticles
JP2000195914A (ja) * 1998-12-28 2000-07-14 Mitsubishi Electric Corp ロット判定装置、方法および記録媒体
JP3647416B2 (ja) * 2002-01-18 2005-05-11 Necエレクトロニクス株式会社 パターン検査装置及びその方法
JP4335563B2 (ja) * 2003-03-31 2009-09-30 Necエレクトロニクス株式会社 マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法
JP4068541B2 (ja) 2003-09-25 2008-03-26 株式会社東芝 集積回路パターン検証装置と検証方法
WO2005073807A1 (en) * 2004-01-29 2005-08-11 Kla-Tencor Technologies Corporation Computer-implemented methods for detecting defects in reticle design data

Also Published As

Publication number Publication date
US20070098249A1 (en) 2007-05-03
US7787687B2 (en) 2010-08-31
JP2007121181A (ja) 2007-05-17

Similar Documents

Publication Publication Date Title
JP4976681B2 (ja) パターン形状評価方法およびパターン形状評価プログラム
USRE44221E1 (en) Method for verifying mask pattern of semiconductor device
JP4991499B2 (ja) レチクル検査装置及びレチクル検査方法
TWI474363B (zh) Pattern evaluation device and pattern evaluation method
US6757875B2 (en) Method and apparatus of evaluating layer matching deviation based on CAD information
JP4644210B2 (ja) パターン欠陥検査方法
US20100021046A1 (en) Pattern inspection apparatus, pattern inspection method and computer readable recording medium
US20090226078A1 (en) Method and apparatus for aligning a substrate and for inspecting a pattern on a substrate
JP2008014700A (ja) ワークの検査方法及びワーク検査装置
JP2007220471A (ja) 電子顕微鏡
JP2010060904A (ja) フォトマスクの検査方法、半導体デバイスの検査方法及びパターン検査装置
JP4577717B2 (ja) バンプ検査装置および方法
JP2010287762A (ja) パターン検査方法、パターン検査プログラムおよびパターン検査装置
JP4091605B2 (ja) フォトマスクのパターン検査方法、フォトマスクのパターン検査装置、およびフォトマスクのパターン検査プログラム
JP5116176B2 (ja) 検査装置
JP4525067B2 (ja) 位置ずれ検出用マーク
JP2010050148A (ja) 合わせずれ測定方法および合わせずれ検査マーク
JP2007081293A (ja) 検査方法、半導体装置の製造方法およびプログラム
JP4879549B2 (ja) 欠陥修正装置及び欠陥修正方法
JP4899652B2 (ja) 露光用マスクの検査装置、検査方法、製造方法および露光用マスク
JP2007156262A (ja) フォトマスク検査方法およびフォトマスク検査装置
JP2002313861A (ja) パターン検査装置およびパターン検査方法
JP2007121607A (ja) マスクパターンの検査装置及び検査方法
JP5039594B2 (ja) レビュー装置,検査領域設定支援システム、および、欠陥の画像得方法
JP2008091367A (ja) 重ね合わせ検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120413

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees