JP2010060904A - フォトマスクの検査方法、半導体デバイスの検査方法及びパターン検査装置 - Google Patents

Abstract

【課題】歩留まりを向上させることができるフォトマスクの検査方法、半導体デバイスの検査方法及びパターン検査装置を提供する。
【解決手段】同一の半導体デバイスの製造に用いられる複数枚のフォトマスクＦであって、それぞれに相互に代替可能な複数の単位領域Ｒが設定されたフォトマスクＦを検査して欠陥を検出し、検出された欠陥に、それが位置する単位領域Ｒを他の単位領域Ｒに代替することによってフォトマスクＦを救済可能なリダンダンシー欠陥Ｄがあるか否かを判定する。そして、２枚目以降のフォトマスクＦを検査するときには、それより前に検査された他のフォトマスクにおいて検出されたリダンダンシー欠陥Ｄの座標を含む単位領域Ｒを非検査領域ＲＸに設定し、この非検査領域ＲＸは検査しない。
【選択図】図４

Description

本発明は、フォトマスクの検査方法、半導体デバイスの検査方法及びパターン検査装置に関し、特に、相互に代替可能な複数の単位領域が設定された検査対象物のパターンを検査するフォトマスクの検査方法、半導体デバイスの検査方法及びパターン検査装置に関する。

従来より、微細構造が形成された半導体デバイスは、半導体デバイスを撮像して光学画像を取得し、この光学画像を設計データ等に基づいて作成した参照データと比較することにより、欠陥の有無が検査されている。また、このような半導体デバイスの製造に用いられるフォトマスクについても、同様な手法により欠陥の有無が検査されている（例えば、特許文献１参照。）。

しかし、近年、需要が急速に伸びている不揮発性半導体メモリやメモリ混載ＬＳＩなどの半導体デバイスは、大規模化及び高集積化が進んでおり、欠陥が１つもない半導体デバイスを製造しようとすると、歩留まりが低くなってしまう。また、これらの半導体デバイスを製造するためのフォトマスクについても、同様に大規模化及び高集積化が進んでおり、欠陥が１つもないフォトマスクを製造しようとすると、歩留まりが低くなってしまう。

そこで、半導体デバイス及びフォトマスクには、リダンダンシー技術が適用されている。リダンダンシー技術とは、本来必要な単位領域とは別に冗長用の単位領域を予め作り込んでおいて、欠陥が発生した単位領域を冗長用の正常な単位領域で代替することにより、半導体デバイス又はフォトマスクを救済する技術である。これにより、少数の欠陥により、半導体デバイス又はフォトマスク全体が不良となることを防止し、歩留まりを向上させることができる。なお、例えば半導体デバイスが不揮発性半導体メモリである場合には、単位領域は例えばメモリセルである。また、半導体デバイス及びフォトマスクにおいて救済可能な単位領域の数は、予め作り込まれた冗長用の単位領域の数によって決定される。

しかしながら、近年、半導体デバイス及びフォトマスクは、より一層の大規模化及び高集積化が進んでおり、一方、救済可能な単位領域の数には限度があるため、リダンダンシー技術を用いても、半導体デバイス及びフォトマスクを歩留まりよく製造することはなお困難である。

特開２０００−４７３６９号公報

本発明の目的は、歩留まりを向上させることができるフォトマスクの検査方法、半導体デバイスの検査方法及びパターン検査装置を提供することである。

本発明の一態様によれば、同一の半導体デバイスの製造に用いられる複数枚のフォトマスクであって、それぞれに相互に代替可能な複数の単位領域が設定されたフォトマスクの検査方法であって、前記フォトマスクを検査して欠陥を検出する工程と、前記検出された欠陥に、それが位置する前記単位領域を他の前記単位領域に代替することによって前記フォトマスクを救済可能なリダンダンシー欠陥があるか否かを判定する工程と、を備え、一の前記フォトマスクを検査するときに、それより前に検査された他の前記フォトマスクにおいて検出された前記リダンダンシー欠陥の座標を含む前記単位領域は、検査しないことを特徴とするフォトマスクの検査方法が提供される。

本発明の他の一態様によれば、同一の半導体デバイスの製造に用いられる複数枚のフォトマスクであって、それぞれに相互に代替可能な複数の単位領域が設定されたフォトマスクの検査方法であって、前記フォトマスクを検査して欠陥を検出する工程と、前記検出された欠陥に、それが位置する前記単位領域を他の前記単位領域に代替することによって前記フォトマスクを救済可能なリダンダンシー欠陥があるか否かを判定する工程と、前記検出された欠陥に関する情報を出力する工程と、を備え、一の前記フォトマスクにおいて検出された欠陥のうち、座標がそれより前に検査された他の前記フォトマスクにおいて検出された前記リダンダンシー欠陥の座標を含む前記単位領域に含まれる欠陥については、情報を出力しないことを特徴とするフォトマスクの検査方法が提供される。

本発明の更に他の一態様によれば、相互に代替可能な複数の単位領域が設定された半導体デバイスについて、複数の製造段階のそれぞれにおける中間構造体を検査する半導体デバイスの検査方法であって、前記中間構造体を検査して欠陥を検出する工程と、前記検出された欠陥に、それが位置する前記単位領域を他の前記単位領域に代替することによって前記半導体デバイスを救済可能なリダンダンシー欠陥があるか否かを判定する工程と、を備え、一の製造段階における前記中間構造体を検査するときに、それより前の製造段階における前記中間構造体について検出された前記リダンダンシー欠陥の座標を含む前記単位領域は、検査しないことを特徴とする半導体デバイスの検査方法が提供される。

本発明の更に他の一態様によれば、相互に代替可能な複数の単位領域が設定された半導体デバイスについて、複数の製造段階のそれぞれにおける中間構造体を検査する半導体デバイスの検査方法であって、前記中間構造体を検査して欠陥を検出する工程と、前記検出された欠陥に、それが位置する前記単位領域を他の前記単位領域に代替することによって前記半導体デバイスを救済可能なリダンダンシー欠陥があるか否かを判定する工程と、前記検出された欠陥に関する情報を出力する工程と、を備え、一の製造段階の前記中間構造体において検出された欠陥のうち、座標がそれより前の製造段階における前記中間構造体において検出された前記リダンダンシー欠陥の座標を含む前記単位領域に含まれる欠陥については、情報を出力しないことを特徴とする半導体デバイスの検査方法が提供される。

本発明の更に他の一態様によれば、相互に代替可能な複数の単位領域が設定された検査対象物のパターンを検査するパターン検査装置であって、前記検査対象物における前記単位領域の配置が記載されたリダンダンシーマップが記憶されたリダンダンシーマップ記憶部と、前記検査対象物の光学画像を取得する撮像手段と、前記光学画像を参照画像と比較して欠陥を検出し、検出された欠陥に、それが位置する前記単位領域を他の前記単位領域に代替することによって前記検査対象物を救済可能なリダンダンシー欠陥があるか否かを判定し、前記リダンダンシー欠陥の座標を前記リダンダンシーマップ記憶部に書き込み、前記検出された欠陥に関する情報を出力する欠陥判定手段と、前記リダンダンシーマップに記載された前記単位領域のうち、検出された前記リダンダンシー欠陥の座標が含まれる前記単位領域を識別し、前記識別結果に基づいて前記撮像手段及び前記欠陥検出手段のうち少なくとも一方を制御する制御手段と、を備えたことを特徴とするパターン検査装置が提供される。

本発明によれば、歩留まりを向上させることができるフォトマスクの検査方法、半導体デバイスの検査方法及びパターン検査装置を実現することができる。

以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、本発明の第１の実施形態について説明する。
図１は、本実施形態に係るパターン検査装置を例示するブロック図であり、
図２は、図１に示す計算機を例示するブロック図である。

本実施形態に係るパターン検査装置は、パターンが形成された検査対象物を検査する装置であり、より具体的には、フォトマスクの検査装置である。本実施形態に係る検査装置の検査対象物は、同一の半導体デバイスの製造に用いられる複数枚のフォトマスクである。すなわち、半導体ウェーハに対してこれらのフォトマスクを順次使用してフォトリソグラフィを実施することにより、半導体デバイスを製造する。

また、このフォトマスクには、リダンダンシー技術が適用されている。すなわち、このフォトマスクには、相互に代替可能な複数の単位領域が設定されている。単位領域は１種類であって、全ての単位領域が相互に代替可能であってもよく、又は、単位領域には複数の種類があり、同一種類の単位領域間で相互に代替可能であってもよい。そして、本実施形態に係るパターン検査装置は、これらのフォトマスクを１枚ずつ検査する。

図１に示すように、本実施形態に係るパターン検査装置１には、検査対象物であるフォトマスクＦを撮像する撮像装置１１が設けられている。撮像装置１１においては、光源１２が設けられており、光源１２の光軸上に、集光レンズ１３、ＸＹステージ１４、対物レンズ１５及び画像センサ１６がこの順に配置されている。光源１２は、例えば、水銀ランプ又はアルゴンレーザー発振器である。集光レンズ１３は、例えば凸レンズであり、光源１２から出射した光をＸＹステージ１４上の限定された領域に集光させるものである。ＸＹステージ１４は、フォトマスクＦを保持し、光源１２の光軸に対して略直交する平面における所定の領域内を自在に移動させるものである。対物レンズ１５は、例えば凸レンズであり、フォトマスクＦを透過した光を画像センサ１６に向けて集光するものである。画像センサ１６は、例えば、複数個のＣＣＤ（Charge-Coupled Device：電荷結合素子）が１次元状又は２次元状に配列されたＣＣＤセンサである。

また、検査装置１には、ＸＹテーブル１４に対して制御信号を出力し、ＸＹテーブル１４を駆動してフォトマスクＦの位置を制御するステージ制御回路１７が設けられている。更に、検査装置１には、撮像装置１１の画像センサ１６からアナログ信号が順次入力され、このアナログ信号に基づいてフォトマスクＦの光学画像を作成するセンサ回路１８が設けられている。更にまた、検査装置１には、センサ回路１８が作成したアナログの光学画像をデジタルの光学画像に変換するＡ／Ｄ変換回路１９が設けられている。以下、このデジタルの光学画像を「センサ画像」という。撮像装置１１、ステージ制御回路１７、センサ回路１８及びＡ／Ｄ変換回路１９により、フォトマスクＦの光学画像（センサ画像）を取得する撮像手段２０が構成されている。

更にまた、検査装置１には、計算機２１が設けられている。図２に示すように、計算機２１においては、ＣＰＵ（Central Processing Unit：中央処理装置）２２が設けられており、ＣＰＵ２２には、ＲＯＭ（Read-Only Memory：読取専用記億装置）２３、ＲＡＭ（Random Access Memory：ランダムアクセスメモリ）２４、設計データ記憶部２５及びリダンダンシーマップ記憶部２６が接続されている。

ＣＰＵ２２は、検査装置１の各部を制御する制御手段である。ＲＯＭ２３には、ＣＰＵ２２によって実行されることにより検査装置１全体を動作させるプログラムが記憶されている。ＲＡＭ２４は、ＣＰＵ２２が演算に用いるデータ及びＣＰＵ２２が演算した結果を一時的に記憶するデバイスである。設計データ記憶部２５には、フォトマスクＦの設計データが記憶されている。この設計データは、例えば、半導体デバイスに形成しようとするパターンにＯＰＣ（Optical Proximity Correction：光近接効果補正）が施されたものである。但し、最小寸法が比較的大きなパターンが形成されたフォトマスクの場合は、ＯＰＣが施されていない設計データであってもよい。

リダンダンシーマップ記憶部２６には、リダンダンシーマップが記憶されている。リダンダンシーマップとは、フォトマスクＦに設定された相互に代替可能な複数の単位領域の配置、すなわち、単位領域の個数とそれぞれの位置情報を表す情報である。リダンダンシーマップは、例えば、設計データ記憶部２５に記憶された設計データ及び設計データに付随する単位領域に関する設計情報に基づいて作成されている。「単位領域に関する設計情報」とは、例えば、作製しようとする半導体デバイスが半導体メモリである場合は、冗長用のメモリセルに関する情報である。また、後述するように、リダンダンシーマップ記憶部２６には、フォトマスクＦの検査結果に基づいてリダンダンシー欠陥と判定された欠陥の座標も記憶される。

更にまた、パターン検査装置１においては、パターン展開回路２７が設けられている。パターン展開回路２７は、設計データ記憶部２５に記憶されたフォトマスクＦの設計データを、画像センサ１６の分解能と同程度のサイズの画素ごとに、画像センサ１６の分解能と同程度の階調数の多値データに展開する回路である。なお、光学画像の階調が二値である場合は、パターン展開回路２７は設計データを二値のデータに展開する。

更にまた、パターン検査装置１においては、参照画像生成回路２８が設けられている。参照画像生成回路２８は、パターン展開回路２７が展開したデータに対してフィルタ処理等の処理を施して、フォトマスクを加工する際のエッチングプロセス等によって生じる形状の変化及びフォトマスクを撮像する際の光学的な作用等を考慮して、参照画像を生成する回路である。設計データ記憶部２５、パターン展開回路２７及び参照画像生成回路２８により、参照画像生成手段が構成されている。

更にまた、パターン検査装置１においては、欠陥判定手段として欠陥判定回路３０が設けられている。欠陥判定回路３０は、Ａ／Ｄ変換回路１９からフォトマスクＦの光学画像（センサ画像）が入力され、参照画像生成回路２８から参照画像が入力され、両画像の差画像を生成し、この差画像に基づいてフォトマスクＦにおける欠陥の有無を判定する回路である。また、欠陥判定回路３０は、検出された欠陥がリダンダンシー欠陥であるか否かを判断する。「リダンダンシー欠陥」とは、修復不可能な欠陥であって、その欠陥が位置する単位領域を他の単位領域に代替することによってフォトマスクＦを救済することができる欠陥、すなわち、リダンダンシー技術によって救済可能な欠陥である。なお、検出された欠陥がリダンダンシー欠陥であるか否かの判断は、欠陥判定回路３０ではなく作業者が行い、その判断結果を欠陥判定回路３０に入力してもよい。又は、欠陥判定回路３０が一次判断を行い、この一次判断の結果を参照して、作業者が最終判断を下してもよい。更に、欠陥判定回路３０は、リダンダンシー欠陥の座標を取得し、それをリダンダンシーマップ記憶部２６に書き込む。更にまた、欠陥判定回路３０は、リダンダンシー欠陥を含む欠陥に関する情報（欠陥データ）を、パターン検査装置１の外部に出力する。

次に、上述の如く構成された本実施形態に係るパターン検査装置の動作、すなわち、本実施形態に係るフォトマスクの検査方法について説明する。
図３は、本実施形態に係るフォトマスクの検査方法を例示するフローチャート図であり、
図４（ａ）乃至（ｈ）は、本実施形態に係るフォトマスクの検査方法を例示する図であり、（ａ）、（ｃ）、（ｅ）、（ｇ）は検査結果を示し、（ｂ）、（ｄ）、（ｆ）、（ｈ）はリダンダンシーマップを示す。
以下、図１乃至図４を参照して説明する。

本実施形態においては、同一の半導体デバイスの製造に用いられる複数枚のフォトマスクを、１枚ずつ順次検査する。上述の如く、各フォトマスクには、相互に代替可能な複数の単位領域が設定されている。

先ず、同一の半導体デバイスの製造に用いられる複数枚のフォトマスクからなるマスクセットのうち、１枚目のフォトマスクを検査する。
検査対象物であるフォトマスクＦを、ＸＹステージ１４に保持させる。この状態で、計算機２１のＣＰＵ２２が、ＲＯＭ２３に記憶されたプログラムを読み出して実行することにより、以下の手順を実行する。

先ず、図３のステップＳ１に示すように、検査対象物であるフォトマスクＦがマスクセットのうち１枚目のフォトマスクであるか否かを判断し、１枚目のフォトマスクであればステップＳ４に進み、１枚目のフォトマスクでなければ、すなわち、２枚目以降のフォトマスクであれば、ステップＳ２に進む。この判断は、作業者が行って判断結果を計算機２１に入力してもよく、計算機２１にオンラインでフォトマスクＦの識別番号等を入力することにより、ＣＰＵ２２が行ってもよい。フォトマスクＦがマスクセットの１枚目のフォトマスクであれば、ステップＳ１からステップＳ４に進み、このフォトマスクＦの検査を実行する。以下、フォトマスクＦの検査方法について詳細に説明する。

図４（ａ）に示すように、フォトマスクＦにおいては、同じパターンＰが２行２列に４個配列されているものとする。また、図４（ｂ）に示すように、リダンダンシーマップ記憶部２６に記憶されたリダンダンシーマップＭには、フォトマスクＦにおける複数の単位領域Ｒの配置が記載されている。単位領域Ｒの配置はパターンＰ間で同一である。図４（ａ）及び（ｂ）に示すように、１枚目のフォトマスクの検査前の時点では、欠陥は検出されていない。

先ず、光源１２を点灯する。光源１２から出射した光は、集光レンズ１３によってＸＹステージ１４上の限定された領域に集光され、ＸＹステージ１４に保持されたフォトマスクＦの開口部を通過して広がり、対物レンズ１５によって再び集光されて画像センサ１６に入射する。これにより、画像センサ１６は、フォトマスクＦの一部を透過した光を検知する。画像センサ１６においては、フォトマスクＦのパターン像が、集光レンズ１３、対物レンズ１５等からなる光学系により、例えば、数百倍に拡大されて結像する。

このとき、光路にはフォトマスクＦの一部分しか介在させることができず、また、画像センサ１６の受光面積も小さく、一度にフォトマスクＦの一部分の透過光しか受光できないが、ＣＰＵ２２の指令に基づいてステージ制御回路１７がＸＹステージ１４を駆動し、フォトマスクＦをＸ方向及びＹ方向に移動させることにより、フォトマスクＦの全体を走査することができる。

画像センサ１６から出力された信号は、センサ回路１８に順次入力される。センサ回路１８は、フォトマスクＦ全体についてのアナログの光学画像を作成する。この光学画像の画素サイズは、例えば、一辺が１００ナノメートルの正方形である。センサ回路１８は、この光学画像をＡ／Ｄ変換回路１９に対して出力する。Ａ／Ｄ変換回路１９は、このアナログの光学画像をデジタルの光学画像（センサ画像）に変換して、欠陥判定回路３０に対して出力する。

一方、ＣＰＵ２２は、設計データ記憶部２５からフォトマスクＦの設計データを読み出し、パターン展開回路２７に対して出力する。パターン展開回路２７は、この設計データを画像センサ１６の分解能と同程度のサイズの画素ごとに、画像センサ１６の分解能と同程度の階調数の多値データに展開し、参照画像生成回路２８に対して出力する。参照画像生成回路２８は、この展開されたデータにフィルタ処理等を施し、参照画像を生成する。参照画像の画素サイズは、センサ画像の画素サイズと同じであり、例えば、一辺が１００ナノメートルの正方形である。この参照画像は、設計データ記憶部２５に記憶された設計データが表す欠陥がない仮想的なフォトマスクを画像センサ１６によって撮像した場合に得られる光学画像に近似した画像である。そして、参照画像生成回路２８は、この参照画像を欠陥判定回路３０に対して出力する。

次に、欠陥判定回路３０が、Ａ／Ｄ変換回路１９から入力された光学画像（センサ画像）と参照画像生成回路２８から入力された参照画像との差画像を生成し、この差画像に基づいてフォトマスクＦにおける欠陥の有無を判定する。

次に、図３のステップＳ５に示すように、欠陥判定回路３０が、検出された欠陥の中にリダンダンシー欠陥があるか否かを判断する。なお、この判断は作業者が行ってもよい。この場合は、欠陥判定回路３０がセンサ画像及び差画像を出力し、このセンサ画像及び差画像に基づいて作業者が判断を行い、その判断結果を欠陥判定回路３０に入力する。又は、欠陥判定回路３０が一次判断を行い、作業者が最終判断を行ってもよい。この場合は、欠陥判定回路３０が一次判断の結果と共にセンサ画像及び差画像を出力し、作業者がこれらの情報を参照して最終判断を下し、必要に応じて一次判断結果を変更する。この結果、リダンダンシー欠陥がない場合には、ステップＳ７に進む。一方、検出された欠陥の中にリダンダンシー欠陥がある場合は、ステップＳ６に進む。

ステップＳ６においては、欠陥判定回路３０がリダンダンシー欠陥の座標を取得し、それをリダンダンシーマップ記憶部２６に書き込む。これにより、ＣＰＵ２２がリダンダンシーマップＭを更新する。例えば、リダンダンシー欠陥Ｄの座標が図４（ｃ）に示すような座標である場合、図４（ｄ）に示すように、リダンダンシーマップＭにおいて、リダンダンシー欠陥Ｄの座標を含む単位領域Ｒを「リダンダンシー該当領域ＲＤ」として識別する。その後、ステップＳ７に進み、欠陥に関する情報を出力する。この欠陥には、リダンダンシー欠陥以外の欠陥も含まれる。これにより、１枚目のフォトマスクの検査が終了する。

次に、マスクセットの２枚目のフォトマスクを検査する。
この場合は、この２枚目のフォトマスクをＸＹステージ１４に固定した後、図３のステップＳ１からステップＳ２に進み、ＣＰＵ２２がリダンダンシーマップ記憶部２６から、それより前に検査された他のフォトマスク、すなわち、検査済みの１枚目のフォトマスクのリダンダンシーマップＭを読み込んで、ＲＡＭ２４に記憶させる。図４（ｄ）に示すように、このリダンダンシーマップＭには、１枚目のフォトマスクにおいて検出されたリダンダンシー欠陥Ｄに対応するリダンダンシー該当領域ＲＤが記載されている。

次に、図３のステップＳ３及び図４（ｅ）に示すように、ＣＰＵ２２が、リダンダンシーマップＭに記載されたリダンダンシー該当領域ＲＤを非検査領域ＲＸに指定する。

次に、ステップＳ４に示すように、この２枚目のフォトマスクの検査を実行する。このとき、ステップＳ３において非検査領域ＲＸに指定された領域、すなわち、１枚目のフォトマスクの検査においてリダンダンシー該当領域ＲＤとされた領域については、検査を行わない。具体的には、ＣＰＵ２２がステージ制御回路１７に対して指令を与え、非検査領域ＲＸは走査しない。

そして、ステップＳ５に示すように、検出された欠陥の中にリダンダンシー欠陥があるか否かを判断し、リダンダンシー欠陥がある場合はステップＳ６に進み、リダンダンシーマップを更新する。例えば、リダンダンシー欠陥Ｄの座標が図４（ｅ）に示すような座標である場合、リダンダンシーマップＭを図４（ｆ）のように更新する。そして、ステップＳ７に進み、検査結果を出力して、２枚目のフォトマスクの検査を終了する。

３枚目のフォトマスクを検査する際にも、２枚目のフォトマスクと同様な手順を実行する。このとき、図４（ｇ）に示すように、２枚目のフォトマスクの検査においてリダンダンシー該当領域ＲＤとされた領域を非検査領域ＲＸに指定し、１枚目及び２枚目のフォトマスクの検査において非検査領域ＲＸに指定された領域については検査を行わない。そして、図４（ｈ）に示すように、新たに検出されたリダンダンシー欠陥Ｄを反映させて、リダンダンシーマップＭを更新する。

４枚目以降のフォトマスクの検査方法も、２枚目及び３枚目のフォトマスクの検査方法と同様である。すなわち、このフォトマスクＦを検査するときには、それより前に検査された他のフォトマスクにおいて検出されたリダンダンシー欠陥Ｄの座標を含むリダンダンシー該当領域ＲＤについては、非検査領域ＲＸに指定して、検査を行わない。そして、このフォトマスクＦを検査して欠陥を検出し、検出された欠陥に、リダンダンシー欠陥Ｄ、すなわち、それが位置する単位領域Ｒを他の単位領域Ｒに代替することによってフォトマスクを救済可能な欠陥があるか否かを判定し、リダンダンシー欠陥Ｄがある場合はリダンダンシーマップＭを更新する。このようにして、マスクセットを構成する複数枚のフォトマスクの検査が終了する。

次に、本実施形態の効果について説明する。
半導体ウェーハを加工して半導体デバイスを製造するプロセスにおいては、複数の露光レイヤが必要であり、少なくともそのレイヤの数だけフォトマスクが必要となる。また、最近では二重露光及び二重加工等の先端微細加工技術を用いることもあり、この場合には、１つのレイヤに２枚のフォトマスクが必要となる。このように、半導体デバイスを製造するために必要なフォトマスクの数は、近年益々増加する傾向にある。

一方、背景技術の項でも説明したように、近年、フォトマスクについてもリダンダンシー技術の適用が進められている。具体的には、フォトマスクに修復不可能な欠陥がある場合、その欠陥は半導体デバイスに転写されて半導体デバイスの欠陥となるが、半導体デバイスにおけるその欠陥が位置する単位領域は使用せずに、欠陥がない他の単位領域によって代替する。

この場合、半導体デバイスの単位領域のうち、１枚のフォトマスクの欠陥が転写された単位領域は、他のフォトマスクにおけるこの単位領域に相当する領域（リダンダンシー該当領域）の欠陥の有無に拘わらず使用されないため、他のフォトマスクのリダンダンシー該当領域における欠陥の有無は、完成後の半導体デバイスにおける使用可能な単位領域の数には影響を与えない。すなわち、１枚のフォトマスクのある単位領域に欠陥がある場合、他のフォトマスクにおけるこの単位領域に相当する領域（リダンダンシー該当領域）に欠陥があっても、レイヤを重ねたときには１つの単位領域に収まるため、完成後の半導体デバイスにおける使用可能な単位領域の数には影響を与えない。

このため、複数枚のフォトマスクにおいて、共通する単位領域にそれぞれ欠陥があっても、これらの欠陥は、完成後の半導体デバイスに及ぼす影響の観点からは、実質的に１個の欠陥であるとみなすことができる。従って、これらの欠陥をそれぞれカウントしてしまうと、実質的な欠陥数よりも多くの欠陥数をカウントしてしまい、実態に合わない結果となる。この結果、本来リダンダンシー技術によって救済可能なフォトマスクが、不良品と判断され、破棄されてしまう。これにより、フォトマスクの歩留まりが低下し、製造コストが増大する。

そこで、本実施形態においては、マスクセットのうち２枚目以降のフォトマスクを検査するときには、それより前に検査された他のフォトマスクにおいて検出されたリダンダンシー欠陥の座標を含む単位領域（リダンダンシー該当領域）は検査しない。このため、共通する単位領域に生じた欠陥が複数回カウントされてしまうことがない。このように、本実施形態においては、複数枚のフォトマスク間における欠陥の位置関係を考慮することにより、レイヤを重ねたときの実質的な欠陥数を正確に評価することができる。この結果、フォトマスクの歩留まりを向上させることができ、製造コストを低減することができる。

また、上述の如く、１枚のフォトマスクのある単位領域に欠陥がある場合、他のフォトマスクにおけるこの領域に相当する領域（リダンダンシー該当領域）における欠陥の有無は、完成後の半導体デバイスにおける使用可能な単位領域の数には影響を与えない。従って、他のフォトマスクにおけるこの領域は、検査を行う意義が乏しい。

そこで、本実施形態においては、２枚目以降のフォトマスクについてはリダンダンシー該当領域を検査しないことにより、検査を行うメリットが少ない領域の検査を省略し、検査に要する時間を短縮することができる。また、リダンダンシー該当領域を検査しないことにより、この領域に発生した欠陥を修復することもなくなり、修復に要する時間及びコストも不要になる。この結果、フォトマスクの検査のスループットが向上する。

次に、本発明の第２の実施形態について説明する。
本実施形態における検査対象物は、前述の第１の実施形態と同様に、同一の半導体デバイスの製造に用いられる複数枚のフォトマスクであって、リダンダンシー技術が適用されたフォトマスクである。

また、本実施形態に係るパターン検査装置の構成は、前述の第１の実施形態に係るパターン検査装置（図１、図２参照）の構成と同様であるが、ＲＯＭ２３に記憶されたプログラムの内容が一部異なっている。具体的には、本実施形態のプログラムは、ＣＰＵ２２に、リダンダンシー該当領域ＲＤを非検査領域ＲＸではなく非欠陥出力領域ＲＹに設定させる。本実施形態に係るパターン検査装置における上記以外の構成は、前述の第１の実施形態と同様である。

次に、上述の如く構成された本実施形態に係るパターン検査装置の動作、すなわち、本実施形態に係るフォトマスクの検査方法について説明する。
図５は、本実施形態に係るフォトマスクの検査方法を例示するフローチャート図であり、
図６（ａ）乃至（ｈ）は、本実施形態に係るフォトマスクの検査方法を例示する図であり、（ａ）、（ｃ）、（ｅ）、（ｇ）は検査結果を示し、（ｂ）、（ｄ）、（ｆ）、（ｈ）はリダンダンシーマップを示す。

図５及び図６に示すように、本実施形態に係るフォトマスクの検査方法においては、前述の第１の実施形態と比較して、ステップＳ３（図３参照）の替わりにステップＳ１３が設けられている。ステップＳ１３においては、ＣＰＵ２２が、リダンダンシー該当領域ＲＤを、非欠陥出力領域ＲＹに設定する。

そして、ステップＳ４においてフォトマスクの検査を実行する際には、非欠陥出力領域ＲＹについても検査を行う。但し、ステップＳ７において欠陥判定回路３０が欠陥に関する情報を出力する際に、ＣＰＵ２２が欠陥判定回路３０に対して、非欠陥出力領域ＲＹにおいて検出された欠陥の情報は出力しないように指令を出す。これにより、非欠陥出力領域ＲＹにおいて検出された欠陥については、出力されない。

このように、本実施形態においては、２枚目以降のフォトマスクにおいて検出された欠陥のうち、座標がそれより前に検査された他のフォトマスクにおいて検出されたリダンダンシー欠陥の座標を含む単位領域（リダンダンシー該当領域）に含まれる欠陥については、情報を出力しない。本実施形態に係るフォトマスクの検査方法における上記以外の構成は、前述の第１の実施形態と同様である。

次に、本実施形態の効果について説明する。
上述の如く、本実施形態においては、２枚目以降のフォトマスクの検査結果を出力する際に、それより前の検査においてリダンダンシー該当領域とされた領域については、検査は行うが、検出された欠陥の情報を出力しない。これにより、前述の第１の実施形態と同様に、共通する単位領域に生じた欠陥が複数回カウントされてしまうことがない。この結果、レイヤを重ねたときの実質的な欠陥数を正確に評価し、フォトマスクの歩留まりを向上させ、製造コストを低減することができる。

また、本実施形態によれば、リダンダンシー該当領域における欠陥の情報を出力しないことにより、この欠陥を修復することがなく、修復に要する時間及びコストが不要になる。この結果、フォトマスクの検査のスループットが向上する。

そして、本実施形態においては、前述の第１の実施形態とは異なり、リダンダンシー該当領域についても検査を行っている。これにより、リダンダンシー該当領域における欠陥の情報も取得することができる。この結果、マスクセットを構成するフォトマスクのうち、一部のフォトマスクを交換した場合に、新たに組み直したマスクセットが全体として使用可能か否かを判断することができる。

以下、この効果を具体的に説明する。マスクセット全体として使用可能な単位領域の数が規定数を満たさず、マスクセットが不良品と判断された場合に、マスクセットを構成する複数枚のフォトマスクのうち、リダンダンシー欠陥が特に多いフォトマスクを、より欠陥が少ない良品のフォトマスクに交換する。そうすると、それまでリダンダンシー該当領域とされていた単位領域がリダンダンシー該当領域ではなくなるが、この場合に、他のフォトマスクについてこの単位領域の欠陥情報があり、いずれのフォトマスクにおいてもこの単位領域に修復不可能な欠陥がないことがわかれば、マスクセット全体としてこの単位領域を使用できると判断できる。そして、マスクセット全体で使用可能な単位領域の数が規定数を満たしていれば、このマスクセットは全体として良品であると判断することができる。これにより、不良品と判断されたマスクセットについても、全体を破棄することなく一部のフォトマスクを交換するだけで、救済することができる。この結果、フォトマスクの歩留まりが向上し、製造コストが低下する。

次に、本発明の第３の実施形態について説明する。
本実施形態に係るパターン検査装置は、半導体デバイスの検査装置である。すなわち、本実施形態においては、検査対象物がフォトマスクではなく、半導体デバイスである。この半導体デバイスには、リダンダンシー技術が適用されている。すなわち、この半導体デバイスには、相互に代替可能な複数の単位領域が設定されている。この検査装置の構成は、前述の第１の実施形態に係るパターン検査装置（図１、図２参照）の構成と同様である。

次に、本実施形態に係る半導体デバイスの検査方法について説明する。
本実施形態において検査対象物とする半導体デバイスは、半導体ウェーハに複数の段階の加工を施して製造される。そして、本実施形態においては、この複数の製造段階のそれぞれにおいて作製される中間構造体について、欠陥の有無を評価する。すなわち、前述の第１の実施形態においては、同一の半導体デバイスの製造に用いられる複数枚のフォトマスクを順次検査したが、本実施形態においては、同一の半導体デバイスが製造されていく過程における複数段階の中間構造体を順次検査する。

本実施形態においても、前述の第１の実施形態と同様に、検査対象物である中間構造体を検査して欠陥を検出し、検出された欠陥がリダンダンシー欠陥であるか否かを判定する。そして、リダンダンシー欠陥が検出された単位領域はリダンダンシー該当領域とし、それ以降の製造段階の中間構造体の検査においては、このリダンダンシー該当領域を非検査領域に設定し、検査を行わない。すなわち、２段階目以降の製造段階における中間構造体を検査するときに、それより前の製造段階における中間構造体について検出されたリダンダンシー欠陥の座標を含む単位領域（リダンダンシー該当領域）は、検査しない。本実施形態における上記以外の検査方法は、前述の第１の実施形態と同様である。

次に、本実施形態の効果について説明する。
一般に半導体デバイスは、半導体ウェーハから数百乃至数千の製造段階を経て製造されるが、全ての製造段階において欠陥を１つも発生させずに製造することは極めて困難である。このため、多くの半導体デバイスには、リダンダンシー技術が適用されている。つまり、半導体デバイスには相互に代替可能な単位領域が複数設けられており、ある単位領域において修復不可能な欠陥が発生した場合には、この単位領域を他の単位領域によって代替することにより、半導体デバイスを救済する。

この場合、ある製造段階においてリダンダンシー欠陥が発生した単位領域は、その後の製造段階において欠陥が発生しなくても、使用されない。このため、この単位領域について、その後の製造段階における欠陥の発生の有無は、完成後の半導体デバイスにおける使用可能な単位領域の数には影響を与えない。従って、製造段階が異なる複数の中間構造体において、共通する単位領域にそれぞれ欠陥があっても、これらの欠陥は、完成後の半導体デバイスに及ぼす影響の観点からは、実質的に１個の欠陥であるとみなすことができる。

そこで、本実施形態においては、２段階目以降の中間構造体を検査するときには、それより前段階の中間構造体において検出されたリダンダンシー欠陥の座標を含む単位領域（リダンダンシー該当領域）は検査しない。これにより、共通する単位領域に生じた欠陥が複数回カウントされてしまうことがなくなり、完成後の半導体デバイスに影響を及ぼす実質的な欠陥数を正確に評価することができる。この結果、半導体デバイスの歩留まりを向上させることができ、製造コストを低減することができる。

また、本実施形態においては、２段階目以降の中間構造体についてはリダンダンシー該当領域を検査しないことにより、検査を行うメリットが少ない領域の検査を省略し、検査に要する時間を短縮することができる。更に、リダンダンシー該当領域に発生した欠陥を修復することもないため、修復に要する時間及びコストも省略することができる。この結果、半導体デバイスの検査のスループットを向上させることができる。

次に、本発明の第４の実施形態について説明する。
本実施形態は、前述の第２の実施形態と第３の実施形態とを組み合わせた実施形態である。すなわち、リダンダンシー技術が適用された半導体デバイスの中間構造体を、前述の第２の実施形態に係るパターン検査装置と同様な検査装置により、第２の実施形態と同様な方法で検査する。

すなわち、検査対象物である半導体デバイスの中間構造体を検査して欠陥を検出し、検出された欠陥がリダンダンシー欠陥であるか否かを判定し、欠陥に関する情報を出力する。このとき、リダンダンシー欠陥が検出された単位領域はリダンダンシー該当領域とし、それ以降の製造段階の中間構造体の検査においては、このリダンダンシー該当領域を非欠陥出力領域に設定し、検査は行うが欠陥の情報は出力しない。つまり、２段階目以降の製造段階の中間構造体において検出された欠陥のうち、座標がそれより前の製造段階における中間構造体において検出されたリダンダンシー欠陥の座標を含む単位領域（リダンダンシー該当領域）に含まれる欠陥については、情報を出力しない。本実施形態における上記以外の検査方法は、前述の第２の実施形態と同様である。

本実施形態の効果は、前述の第２の実施形態と同様である。すなわち、複数の製造段階における中間構造体において、共通する単位領域にそれぞれ欠陥が生じた場合に、これらの欠陥が複数回カウントされてしまうことを防止し、完成後の半導体デバイスに影響を及ぼす実質的な欠陥数を正確に評価することができる。この結果、半導体デバイスの歩留まりを向上させることができ、製造コストを低減することができる。また、使用しない単位領域においては欠陥の修復を行わないことにより、半導体デバイスの生産性を向上させることができる。

以上、実施形態を参照して本発明を説明したが、本発明はこれらの実施形態に限定されるものではない。前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。

例えば、前述の各実施形態においては、検査対象物を透過した透過光を画像センサに結像させる例を示したが、本発明はこれに限定されず、検査対象物によって反射した反射光を画像センサに結像させてもよく、透過光と反射光とを混合させた状態で画像センサに結像させてもよい。また、前述の各実施形態においては、参照画像を設計データに基づいて作成したが、本発明はこれに限定されず、参照画像を予め記憶手段に記憶させておき、検査の際に記憶手段から読み出してもよく、検査の度にパターン検査装置の外部から入力してもよい。更に、前述の各実施形態においては、リダンダンシーマップには、設計データに付加された冗長用単位領域に関する情報から求めた単位領域の位置及び個数、並びに、リダンダンシー欠陥の座標を記載する例を示したが、本発明はこれに限定されず、リダンダンシーマップに記載される情報の項目は、必要に応じて増やすことができる。

本発明の第１の実施形態に係るパターン検査装置を例示するブロック図である。 図１に示す計算機を例示するブロック図である。 第１の実施形態に係るフォトマスクの検査方法を例示するフローチャート図である。 （ａ）乃至（ｈ）は、第１の実施形態に係るフォトマスクの検査方法を例示する図であり、（ａ）、（ｃ）、（ｅ）、（ｇ）は検査結果を示し、（ｂ）、（ｄ）、（ｆ）、（ｈ）はリダンダンシーマップを示す。 第２の実施形態に係るフォトマスクの検査方法を例示するフローチャート図である。 （ａ）乃至（ｈ）は、第２の実施形態に係るフォトマスクの検査方法を例示する図であり、（ａ）、（ｃ）、（ｅ）、（ｇ）は検査結果を示し、（ｂ）、（ｄ）、（ｆ）、（ｈ）はリダンダンシーマップを示す。

符号の説明

１ パターン検査装置、１１ 撮像装置、１２ 光源、１３ 集光レンズ、１４ ＸＹステージ、１５ 対物レンズ、１６ 画像センサ、１７ ステージ制御回路、１８ センサ回路、１９ Ａ／Ｄ変換回路、２０ 撮像手段、２１ 計算機、２２ ＣＰＵ、２３ ＲＯＭ、２４ ＲＡＭ、２５ 設計データ記憶部、２６ リダンダンシーマップ記憶部、２７ パターン展開回路、２８ 参照画像生成回路、３０ 欠陥判定回路、Ｄ リダンダンシー欠陥、Ｆ フォトマスク、Ｍ リダンダンシーマップ、Ｐ パターン、Ｒ 単位領域、ＲＤ リダンダンシー該当領域、ＲＸ 非検査領域、ＲＹ 非欠陥出力領域

Claims (5)

1. 同一の半導体デバイスの製造に用いられる複数枚のフォトマスクであって、それぞれに相互に代替可能な複数の単位領域が設定されたフォトマスクの検査方法であって、
   前記フォトマスクを検査して欠陥を検出する工程と、
   前記検出された欠陥に、それが位置する前記単位領域を他の前記単位領域に代替することによって前記フォトマスクを救済可能なリダンダンシー欠陥があるか否かを判定する工程と、
   を備え、
   一の前記フォトマスクを検査するときに、それより前に検査された他の前記フォトマスクにおいて検出された前記リダンダンシー欠陥の座標を含む前記単位領域は、検査しないことを特徴とするフォトマスクの検査方法。
2. 同一の半導体デバイスの製造に用いられる複数枚のフォトマスクであって、それぞれに相互に代替可能な複数の単位領域が設定されたフォトマスクの検査方法であって、
   前記フォトマスクを検査して欠陥を検出する工程と、
   前記検出された欠陥に、それが位置する前記単位領域を他の前記単位領域に代替することによって前記フォトマスクを救済可能なリダンダンシー欠陥があるか否かを判定する工程と、
   前記検出された欠陥に関する情報を出力する工程と、
   を備え、
   一の前記フォトマスクにおいて検出された欠陥のうち、座標がそれより前に検査された他の前記フォトマスクにおいて検出された前記リダンダンシー欠陥の座標を含む前記単位領域に含まれる欠陥については、情報を出力しないことを特徴とするフォトマスクの検査方法。
3. 相互に代替可能な複数の単位領域が設定された半導体デバイスについて、複数の製造段階のそれぞれにおける中間構造体を検査する半導体デバイスの検査方法であって、
   前記中間構造体を検査して欠陥を検出する工程と、
   前記検出された欠陥に、それが位置する前記単位領域を他の前記単位領域に代替することによって前記半導体デバイスを救済可能なリダンダンシー欠陥があるか否かを判定する工程と、
   を備え、
   一の製造段階における前記中間構造体を検査するときに、それより前の製造段階における前記中間構造体について検出された前記リダンダンシー欠陥の座標を含む前記単位領域は、検査しないことを特徴とする半導体デバイスの検査方法。
4. 相互に代替可能な複数の単位領域が設定された半導体デバイスについて、複数の製造段階のそれぞれにおける中間構造体を検査する半導体デバイスの検査方法であって、
   前記中間構造体を検査して欠陥を検出する工程と、
   前記検出された欠陥に、それが位置する前記単位領域を他の前記単位領域に代替することによって前記半導体デバイスを救済可能なリダンダンシー欠陥があるか否かを判定する工程と、
   前記検出された欠陥に関する情報を出力する工程と、
   を備え、
   一の製造段階の前記中間構造体において検出された欠陥のうち、座標がそれより前の製造段階における前記中間構造体において検出された前記リダンダンシー欠陥の座標を含む前記単位領域に含まれる欠陥については、情報を出力しないことを特徴とする半導体デバイスの検査方法。
5. 相互に代替可能な複数の単位領域が設定された検査対象物のパターンを検査するパターン検査装置であって、
   前記検査対象物における前記単位領域の配置が記載されたリダンダンシーマップが記憶されたリダンダンシーマップ記憶部と、
   前記検査対象物の光学画像を取得する撮像手段と、
   前記光学画像を参照画像と比較して欠陥を検出し、検出された欠陥に、それが位置する前記単位領域を他の前記単位領域に代替することによって前記検査対象物を救済可能なリダンダンシー欠陥があるか否かを判定し、前記リダンダンシー欠陥の座標を前記リダンダンシーマップ記憶部に書き込み、前記検出された欠陥に関する情報を出力する欠陥判定手段と、
   前記リダンダンシーマップに記載された前記単位領域のうち、検出された前記リダンダンシー欠陥の座標が含まれる前記単位領域を識別し、前記識別結果に基づいて前記撮像手段及び前記欠陥検出手段のうち少なくとも一方を制御する制御手段と、
   を備えたことを特徴とするパターン検査装置。

Images