JP4063206B2 - 半導体製造方法 - Google Patents

半導体製造方法 Download PDF

Info

Publication number
JP4063206B2
JP4063206B2 JP2003404978A JP2003404978A JP4063206B2 JP 4063206 B2 JP4063206 B2 JP 4063206B2 JP 2003404978 A JP2003404978 A JP 2003404978A JP 2003404978 A JP2003404978 A JP 2003404978A JP 4063206 B2 JP4063206 B2 JP 4063206B2
Authority
JP
Japan
Prior art keywords
trimming
inspection
wafer
chip
chip formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003404978A
Other languages
English (en)
Other versions
JP2005167023A (ja
Inventor
道男 山下
克彦 森
隆 鈴木
輝彦 内村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003404978A priority Critical patent/JP4063206B2/ja
Priority to US10/994,277 priority patent/US7141995B2/en
Publication of JP2005167023A publication Critical patent/JP2005167023A/ja
Application granted granted Critical
Publication of JP4063206B2 publication Critical patent/JP4063206B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement

Description

本発明は、半導体製造方法に関するものである。
図8には従来の半導体製造装置を示し、ICウエハのトリマー100とウエハ検査装置200を具備している。トリマー100はプローバー110とレーザー装置120とテスター130を備えている。一方、図9(a)に示すように、ウエハ状態での各チップ形成領域においてトリミング対象の薄膜151が形成されるとともにパッド152が形成されている。そして、図8のトリマー100でのプローバー110を用いて、図9(b)に示すように、パッド152にプローブ針111を当てながら薄膜151に対し所望の特性を得るべく当該薄膜151をレーザートリミングする(溝153を形成する)。その結果、図9(c)に示すようになる。
一方、図8において、ウエハ検査装置200はプローバー220とテスター210を備えている。そして、プローバー220を用いて、ダイシング前において図10(a)に示すウエハ状態での各チップ形成領域に対し、図10(b)に示すように、パッド160にプローブ針221を当てながら特性を検査する。所望の特性が得られたら図10(c)のようになるが、所望の特性が得られなかったときには図10(d)に示すようにバッドマーク170を付ける。
このように、トリマー100とウエハ検査装置200は、共にチップ毎にプロービングすることで薄膜トリミングやウエハ検査を行っている。
図8に示したように、ICウエハの薄膜トリマー100とウエハ検査装置200はまったく別々の設備であり、トリマー100は、専用プローバー110とレーザー装置120とテスター130で構成されている。一方、ウエハ検査装置200は、テスター210とプローバー220で構成されている。このため、ウエハに多数形成されたICを1チップ毎にプロービングするという共通装置のプローバーがトリマーとウエハ検査装置で各々必要になっており、設備投資、床面積の点で無駄が多かった。
本発明は、上記課題に着目してなされたものであり、その目的は、簡易な設備にてトリミングと検査を行うことができる半導体製造装置および半導体製造方法を提供することにある。
上記の課題を解決するために、請求項1に記載の発明では、ウエハ内の複数のチップ形成領域におけるパッドに対し同時にプローブ針を当てた状態において、当該プローブ針を当てた複数のチップ形成領域のうちの少なくとも一つのチップ形成領域のトリミング対象物に対し所望の特性を得るべく当該トリミング対象物をトリミングすると同時に、前記プローブ針を当てた複数のチップ形成領域のうちの他のチップ形成領域でトリミング後の検査を行う第1工程と、前記プローブ針を、それまで当てていたパッドから離して新たに、他の未トリミングのチップ形成領域におけるパッド、および、トリミング済みのチップ形成領域におけるパッドに当てる第2工程と、を有する。
請求項に記載の半導体製造方法によれば、プローブ針をトリミング用と検査用で共通化したものを用いて簡易な設備にてトリミングと検査を行うことができる。また、少なくとも一つのチップ形成領域でトリミングを行うと同時に他のチップ形成領域でトリミング後の検査を行うことにより、トリミングと検査を同時に行うことができる。これによって、トリミングと検査を別別に行う場合に比べ、トリミングと検査に要する時間を短くすることができる。
請求項に記載のように、請求項に記載の半導体製造方法において、前記第2工程において、前記プローブ針を、それまで当てていたパッドから離して新たに、前記第1工程でトリミングを行った直後のチップ形成領域におけるパッドに当てるようにすると、トリミングを行った後に連続して検査が行われるので、トリミングした直後にトリミングの出来映えを検査できるためにトリム特性異常の大量発生を未然に防止することが可能となる。
請求項に記載のように、請求項またはに記載の半導体製造方法において、前記第2工程においてプローブ針を新たにパッドに当てるべく、前記第1工程での前記トリミングの終了と検査の終了のうちの遅い方に合わせてウエハの搬送を開始させると、トリミングと検査が行われた後にウエハを搬送することができる。
請求項に記載のように、請求項のいずれか1項に記載の半導体製造方法において、トリミングはレーザートリミングであるとよい。
以下、本発明を具体化した一実施形態を図面に従って説明する。
図1には本実施形態における半導体製造装置(ICウエハのトリマーとウエハ検査装置)を示す。本装置は、ウエハ検査用テスター10とレーザー装置20とトリマー用テスター30と共通プローバー40を具備している。レーザー装置20においてはレーザー発振器21が備えられている。共通プローバー40にはウエハステージ41が備えられ、ウエハステージ41にはウエハ1が載置される。このウエハステージ41はX,Y方向に移動することができるようになっている。また、ウエハステージ41上のウエハ1に対しレーザー装置20のレーザー発振器21の発するレーザービームを照射することができるようになっている。
図2はウエハステージ41上のウエハ1の平面図であり、ウエハ1にはチップ形成領域2が多数形成されている。図2においては、複数のチップ形成領域2のうちの4つのチップ形成領域(チップ番号♯1〜♯4)を拡大して示している。各チップ形成領域(チップ番号♯1〜♯4)にはトリミング対象の薄膜3が形成されるとともにパッド4が形成されている。
図1のプローバー40には図2のプローブ針42a,42bが備えられている。図2のウエハ1内の隣接するチップ形成領域(図2ではチップ番号♯2,♯3)におけるパッド4に対し同時にプローブ針42a,42bを当てることができる。プローブ針42aはレーザートリミング用であり、プローブ針42bはウエハ検査用である。
また、図1において、共通プローバー40にはウエハ検査用テスター10とトリマー用テスター30が接続されている。そして、ウエハ検査用テスター10から共通プローバー40に対し電源の供給が行われて計測できるようになっている。同様に、トリマー用テスター30から共通プローバー40に対し電源の供給が行われて計測できるようになっている。
図1のトリマー用テスター30はトリミングが終了すると共通プローバー40にトリミング終了信号を送る。また、ウエハ検査用テスター10は検査が終了すると共通プローバー40に検査終了信号を送る。
次に、半導体製造装置の作用、つまり、トリミング・ウエハ検査方法について説明する。
図3はトリミング処理と検査処理のタイムチャートである。
図4に示すように、ウエハ1内の隣接するチップ形成領域(チップ番号♯2,♯3)におけるパッド4に対し同時にプローブ針42a,42bを当てる。そして、この状態において、パッド4に当てたプローブ針42aを用いて、プローブ針42a,42bを当てた二つのチップ形成領域2のうちの一つのチップ形成領域2の薄膜(トリミング対象物)3に対し所望の特性を得るべく当該薄膜3をレーザートリミングする(溝5を形成する)。同時に、パッド4に当てたプローブ針42bを用いて、プローブ針42a,42bを当てた二つのチップ形成領域2のうちの他のチップ形成領域2でトリミング後の検査を行う。
つまり、プローバー40を用いて、プローブ針42a,42bを当てた二つのチップ形成領域2のうちの一つのチップ形成領域2でトリミングを行うと同時に、プローブ針42a,42bを当てた二つのチップ形成領域2のうちの他のチップ形成領域2でトリミング後の検査を行う。このときのトリミングには図1のレーザー装置20とトリマー用テスター30が使用され、また、ウエハ検査にはウエハ検査用テスター10が使用される。
ウエハ検査において所望の特性が得られたら図4のチップ番号(♯3)のように何もしないが、所望の特性が得られなかったときには図5のチップ番号(♯3)で示すようにバッドマーク43を付ける(マーキングする)。
詳しく説明すると、図4において、チップ番号(♯1)は、トリムがされる直前のチップで、検査はトリムがされていないため当然未検査の状態にある。チップ番号(♯2)は、3本のプローブ針42aでICの特性を計測しながらレーザービームでトリミングをして所望の電気特性に合わせこんでいる状態である。当然、トリム中のため検査は未実施である。チップ番号(♯3)は、トリミングがパスし所望の電気特性に調整された後にIC回路全体の電気特性検査を3本のプローブ針42bで実施しており、図4の場合が合格した場合であり、図5の場合がICとしては不良判定されたチップになる(バッドマーク43が付けられる)。このように、このチップ番号(♯2)とチップ番号(♯3)においてはトリミングと検査が同時に実施される。
このようにして、図3においてトリミング処理がチップ番号(♯2)を対象としてt1〜t3の期間T1に行われる。これと同時に、検査処理がチップ番号(♯3)を対象としてt1〜t2の期間T2に行われる。このとき、トリミング処理期間(処理時間)T1は検査処理期間(処理時間)T2よりも長い。よって、検査処理終了後、t2〜t3の間、待機している。なお、図3においてはトリミング処理期間(処理時間)T1は検査処理期間(処理時間)T2よりも長い場合を示したが、トリミング処理期間(処理時間)T1と検査処理期間(処理時間)T2は同じであってもよいし、トリミング処理期間(処理時間)T1よりも検査処理期間(処理時間)T2の方が長くてもよい。
引き続き、図3のt3のタイミングで共通プローバー40はトリマー用テスター30からのトリミング終了信号を受けると(図3のトリミング処理が終了すると)、プローブ針42a,42bをそれまで当てていたパッド4から離してステージ41を1チップ分だけ送る。ここで、図3のt3〜t4の期間T3がステージの送り時間である。このステージ41の1チップ分の移動により図5の状態から図6に示す状態になる。そして、プローブ針42aを、未トリミングのチップ形成領域2(チップ番号:♯1)におけるパッド4に当てるとともに、プローブ針42bを、直前にトリミングを行ったチップ形成領域2(チップ番号:♯2)におけるパッド4に当てる。そして、プローブ針42a,42bをパッド4に同時に当てた状態でトリミングと検査を行う。
詳しくは、図3においてトリミング処理がチップ番号(♯1)を対象としてt4〜t6の期間に行われる。これと同時に、検査処理がチップ番号(♯2)を対象としてt4〜t5の期間に行われる。即ち、図5においてレーザートリミングしたチップ番号(♯2)が図6において検査され、連続処理される。
図8〜図10の従来においては、トリマー、ウエハ検査装置は、共にチップ毎にプロービングすることで薄膜トリミングやウエハ検査を行っていた。
これに対し本実施形態では、図1に示すように、トリマーとウエハ検査のプローバー40を共通化することで、図8においては2台必要だったものを1台にすることができる。プローバーが従来の2台から1台になるため、設備投資金額を抑制することができる。また、床面積も20〜30%低減することが可能となる。
また、トリミングと同時に検査されるため、処置時間は見掛け上、従来の約1/2になり、スループットは約2倍になる。つまり、従来、別々だったトリミングとウエハ検査が同時に出来るためスループットが2倍になる。また、プローバーのチップ送り時間が、従来の1/2になる。さらに、トリミングした直後にトリミングの出来映えを検査できるため、トリム特性異常の大量不良を防止することができる。
これまでの説明においてはトリミング用のプローブ針42aは一つのチップ形成領域2におけるパッド4に当てる構成であったが、二つ以上のチップ形成領域2におけるパッド4に当てる構成とし、二つ以上のチップ形成領域2でトリミングを行ってもよい。同様に、これまでの説明においては検査用のプローブ針42bは一つのチップ形成領域2におけるパッド4に当てる構成であったが、二つ以上のチップ形成領域2におけるパッド4に当てる構成とし、二つ以上のチップ形成領域2でウエハ検査を行ってもよい。
また、これまでの説明においてはプローブ針42aを当てたチップ形成領域2とプローブ針42bを当てたチップ形成領域2において同時にトリミングと検査を行った後に、プローブ針42a,42bを新たに、未トリミングのチップ形成領域2におけるパッド4、および、トリミングを行った直後のチップ形成領域2におけるパッド4に当てた。これにより、トリミングと検査が連続して行われる。これに代わり、プローブ針42aを当てたチップ形成領域2とプローブ針42bを当てたチップ形成領域2において同時にトリミングと検査を行った後に、プローブ針42a,42bを新たに、未トリミングおよびトリミング直後でない未検査のチップ形成領域2におけるパッド4に当てるようにしてもよい。つまり、これまでの説明においてはトリミングを行った直後に検査を行ったが(前回にトリミングを行ったチップを今回検査したが)、前々回にトリミングを行ったチップを今回検査したり、前々々回にトリミングを行ったチップを今回検査したりといったようにトリミングを行った直後でなくてもよい。
上記実施形態によれば、以下のような効果を得ることができる。
(1)半導体製造装置として、ウエハ1内の複数のチップ形成領域2におけるパッド4に対し同時にプローブ針42a,42bを当てることができるプローバー40を有する。このプローバー40を用いて、プローブ針42a,42bを当てた複数のチップ形成領域2のうちの少なくとも一つのチップ形成領域2でトリミングを行うと同時に、プローブ針42a,42bを当てた複数のチップ形成領域2のうちの他のチップ形成領域2でトリミング後の検査を行う構成とした。よって、プローバー40によりウエハ1内の複数のチップ形成領域2におけるパッド4に対し同時にプローブ針42a,42bが当てられる。そして、プローブ針42a,42bを当てた複数のチップ形成領域2のうちの少なくとも一つのチップ形成領域2でトリミングが行われると同時に、プローブ針42a,42bを当てた複数のチップ形成領域2のうちの他のチップ形成領域2でトリミング後の検査が行われる。このようにしてトリミング用と検査用でプローバーを共通化して簡易な設備にてトリミングと検査を行うことができる。
(2)さらに、プローバー40は、ウエハ1を載置したウエハステージ41の動きとして、トリミングの終了と検査の終了のうちの遅い方に合わせて次のチップ形成領域2でトリミングと検査を行うべくウエハ1の搬送を行うものである。よって、トリミングと検査が確実に行われた後にウエハ1が搬送されて次のチップ形成領域2でトリミングと検査を行うことができる。
(3)半導体製造方法において、第1工程として次のようにする。ウエハ1内の複数のチップ形成領域2におけるパッド4に対し同時にプローブ針42a,42bを当てた状態において、当該プローブ針42a,42bを当てた複数のチップ形成領域2のうちの少なくとも一つのチップ形成領域2の薄膜(トリミング対象物)3に対し所望の特性を得るべく当該薄膜3をレーザートリミングする。これと同時に、プローブ針42a,42bを当てた複数のチップ形成領域2のうちの他のチップ形成領域2でトリミング後の検査を行う。この第1工程に続く第2工程として、プローブ針42a,42bを、それまで当てていたパッド4から離して新たに、他の未トリミングのチップ形成領域2におけるパッド4、および、トリミング済みのチップ形成領域2におけるパッド4に当てる。以後、これを繰り返す。
よって、プローブ針42a,42bをトリミング用と検査用で共通化したものを用いて簡易な設備にてトリミングと検査を行うことができる。また、少なくとも一つのチップ形成領域2でレーザートリミングを行うと同時に他のチップ形成領域2でトリミング後の検査を行うことにより、レーザートリミングと検査を同時に行うことができる。これにより、レーザートリミングと検査を別々に行う場合に比べ、レーザートリミングと検査に要する時間を短くすることができる。
ここで、前記第2工程において、プローブ針42bを、それまで当てていたパッド4から離して新たに、前記第1工程でトリミングを行った直後のチップ形成領域2におけるパッド4に当てる。これにより、レーザートリミングを行った後に連続して検査が行われるので、トリミングした直後にトリミングの出来映えを検査できるためにトリム特性異常の大量発生を未然に防止することが可能となる。
(4)第2工程においてプローブ針42a,42bを新たにパッド4に当てるべく、第1工程でのレーザートリミングの終了と検査の終了のうちの遅い方に合わせてウエハ1の搬送を開始させるようにした。よって、トリミングと検査が行われた後にウエハ1を搬送することができる。
なお、前記実施形態は以下のように変更してもよい。
図1においては、テスターとしてウエハ検査用テスター10とトリマー用テスター30の計2台使用しているが、マルチタスク処理が可能なテスターならば、図7に示すように、トリム/検査共用テスター50を用いてテスターを1台にすることも可能である。
本実施形態における半導体製造装置(トリマーとウエハ検査装置)の構成図。 ウエハ全体の平面およびウエハを一部拡大した平面図。 トリミングと検査の処理タイミングを示すタイムチャート。 トリミングと検査の処理を示すウエハの一部を拡大した平面図。 トリミングと検査の処理を示すウエハの一部を拡大した平面図。 トリミングと検査の処理を示すウエハの一部を拡大した平面図。 別例の半導体製造装置(トリマーとウエハ検査装置)の構成図。 従来の半導体製造装置(トリマーとウエハ検査装置)の構成図。 (a)〜(c)はトリミングの処理を示すウエハの一部を拡大した平面図。 (a)〜(d)は検査の処理を示すウエハの一部を拡大した平面図。
符号の説明
1…ウエハ、2…チップ形成領域、3…トリミング対象物としての薄膜、4…パッド、40…プローバー、41…ウエハステージ、42a,42b…プローブ針。

Claims (4)

  1. プローバーを用いてウエハ(1)内の各チップ形成領域(2)でのトリミングを行うとともにウエハ状態での各チップ形成領域(2)の検査を行う半導体製造方法であって、
    ウエハ(1)内の複数のチップ形成領域(2)におけるパッド(4)に対し同時にプローブ針(42a,42b)を当てた状態において、当該プローブ針(42a,42b)を当てた複数のチップ形成領域(2)のうちの少なくとも一つのチップ形成領域(2)のトリミング対象物(3)に対し所望の特性を得るべく当該トリミング対象物(3)をトリミングすると同時に、前記プローブ針(42a,42b)を当てた複数のチップ形成領域(2)のうちの他のチップ形成領域(2)でトリミング後の検査を行う第1工程と、
    前記プローブ針(42a,42b)を、それまで当てていたパッド(2)から離して新たに、他の未トリミングのチップ形成領域(2)におけるパッド(4)、および、トリミング済みのチップ形成領域(2)におけるパッド(4)に当てる第2工程と、
    を有することを特徴とする半導体製造方法
  2. 請求項1に記載の半導体製造方法において、
    前記第2工程において、前記プローブ針(42b)を、それまで当てていたパッド(2)から離して新たに、前記第1工程でトリミングを行った直後のチップ形成領域(2)におけるパッド(4)に当てるようにしたことを特徴とする半導体製造方法
  3. 請求項1または2に記載の半導体製造方法において、
    前記第2工程においてプローブ針(42a,42b)を新たにパッド(4)に当てるべく、前記第1工程での前記トリミングの終了と検査の終了のうちの遅い方に合わせてウエハ(1)の搬送を開始させるようにしたことを特徴とする半導体製造方法
  4. 請求項1〜3のいずれか1項に記載の半導体製造方法において、
    前記トリミングはレーザートリミングであることを特徴とする半導体製造方法
JP2003404978A 2003-12-03 2003-12-03 半導体製造方法 Expired - Fee Related JP4063206B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003404978A JP4063206B2 (ja) 2003-12-03 2003-12-03 半導体製造方法
US10/994,277 US7141995B2 (en) 2003-12-03 2004-11-23 Semiconductor manufacturing device and semiconductor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003404978A JP4063206B2 (ja) 2003-12-03 2003-12-03 半導体製造方法

Publications (2)

Publication Number Publication Date
JP2005167023A JP2005167023A (ja) 2005-06-23
JP4063206B2 true JP4063206B2 (ja) 2008-03-19

Family

ID=34631692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003404978A Expired - Fee Related JP4063206B2 (ja) 2003-12-03 2003-12-03 半導体製造方法

Country Status (2)

Country Link
US (1) US7141995B2 (ja)
JP (1) JP4063206B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843227B1 (ko) * 2007-01-08 2008-07-02 삼성전자주식회사 프로브를 이용한 반도체 메모리 장치의 테스트 방법 및 그방법을 사용하는 반도체 메모리 장치
JP5281336B2 (ja) * 2008-08-25 2013-09-04 セイコーインスツル株式会社 半導体製造装置および半導体装置の製造方法
US20120133381A1 (en) * 2010-11-30 2012-05-31 Electro Scientific Industries, Inc. Stackable semiconductor chip with edge features and methods of fabricating and processing same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6362245A (ja) * 1986-09-02 1988-03-18 Canon Inc ウエハプロ−バ
US5055902A (en) 1990-12-14 1991-10-08 Lambert Craig N VP -corrected offset voltage trim
US5265114C1 (en) 1992-09-10 2001-08-21 Electro Scient Ind Inc System and method for selectively laser processing a target structure of one or more materials of a multimaterial multilayer device
US5685995A (en) 1994-11-22 1997-11-11 Electro Scientific Industries, Inc. Method for laser functional trimming of films and devices
JP2956663B2 (ja) 1997-07-07 1999-10-04 日本電気株式会社 半導体ウエハ装置のテスト方法
US6111421A (en) * 1997-10-20 2000-08-29 Tokyo Electron Limited Probe method and apparatus for inspecting an object
US6872582B2 (en) * 2002-03-05 2005-03-29 Texas Instruments Incorporated Selective trim and wafer testing of integrated circuits

Also Published As

Publication number Publication date
US7141995B2 (en) 2006-11-28
US20050122124A1 (en) 2005-06-09
JP2005167023A (ja) 2005-06-23

Similar Documents

Publication Publication Date Title
JPH07249660A (ja) プロ−ビング装置およびプロ−ビング方法
JP4063206B2 (ja) 半導体製造方法
JPH0685019A (ja) 半導体ウエハ及び半導体ウエハの検査方法
JPS6111465B2 (ja)
JPH0574878A (ja) ウエーハの試験方法
JP2000124278A (ja) 半導体装置及び半導体装置の試験方法
JPS6281724A (ja) 半導体装置
JPS5861639A (ja) 半導体装置
JPH079379Y2 (ja) Icウエハ試験用自動プローバ
JP2005121553A (ja) プローブカード及び半導体チップの試験方法
JP2002299395A (ja) 半導体装置の製造方法
JPH0694795A (ja) 半導体集積回路検査装置
JPH0195529A (ja) ウエーハのテスト方法
JPH0673361B2 (ja) 半導体ウェーハ上の集積回路の試験方法
KR100793271B1 (ko) 프로빙 검사장치용 맵 데이터 작성 방법, 및 이를 이용한반도체 칩 검사 방법
JPS6118859B2 (ja)
JPH0399450A (ja) 半導体試験装置
JPH0964127A (ja) ウェーハプロービングマシン
JPH02250346A (ja) 半導体装置の処理方法
JP2000040717A (ja) Tabテープおよびtabテープの電気的特性測定試験方法
JPS615539A (ja) 半導体装置
JP2001210684A (ja) 半導体チップの検査方法
JPH04276639A (ja) Icチップのテスト方法
JPS63122230A (ja) ウエハ検査装置
JPS62163336A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071224

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140111

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees