KR100843227B1

KR100843227B1 - 프로브를 이용한 반도체 메모리 장치의 테스트 방법 및 그방법을 사용하는 반도체 메모리 장치

Info

Publication number: KR100843227B1
Application number: KR1020070002180A
Authority: KR
Inventors: 서영훈; 정원경; 박한나
Original assignee: 삼성전자주식회사
Priority date: 2007-01-08
Filing date: 2007-01-08
Publication date: 2008-07-02
Also published as: US20110089964A1; US7863914B2; TW200837376A; US20080164897A1

Abstract

프로브(probe)를 이용한 반도체 메모리 장치의 테스트 방법 및 그 방법을 사용하는 반도체 메모리 장치가 개시된다, 상기 반도체 메모리 장치는 복수의 패드들을 구비하는 반도체 메모리 장치에 있어서, 제 1 패드, 접촉 불량 감지부 및 제 2 패드를 구비한다. 상기 제 1 패드는 프로브 영역 및 센싱 영역을 포함하고 제 1 프로브가 접촉된다. 상기 접촉 불량 감지부는 상기 제 1 프로브의 접촉 위치에 대응하는 레벨을 가지는 출력 전류를 생성한다. 상기 제 2 패드는 제 2 프로브가 접촉되고 상기 반도체 메모리 장치로 전기적 신호를 입출력한다. 상기 제 1 프로브에는 접지 전압이 인가되고, 상기 접촉 불량 감지부의 출력 전류는 상기 제 2 패드 또는 상기 제 2 프로브를 통하여 출력된다. 상기 반도체 메모리 장치의 테스트 방법 및 그 방법을 사용하는 반도체 메모리 장치는 센서 패드를 위한 채널을 추가하지 않으면서 불순물(dust)을 감지하여 프로브 접촉 불량 여부를 판단할 수 있는 장점이 있다.

Description

프로브를 이용한 반도체 메모리 장치의 테스트 방법 및 그 방법을 사용하는 반도체 메모리 장치{Method for testing semiconductor memory device using probe and the semiconductor memory device using the method}

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 종래 기술에 따른 반도체 메모리 장치의 패드 및 프로브를 도시한 도면이다.

도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 블록도이다.

도 3은 도 2의 반도체 메모리 장치 중 일부분의 일 실시예에 따른 회로도이다.

도 4는 도 3의 반도체 메모리 장치를 등가회로로 모델링 한 회로도이다.

도 5는 도 3의 반도체 메모리 장치의 일 실시예에 따른 테스트 방법을 나타내는 흐름도이다.

도 6은 도 2의 반도체 메모리 장치 중 일부분의 다른 실시예에 따른 회로도이다.

도 7은 도 6의 반도체 메모리 장치를 등가회로로 모델링 한 회로도이다.

도 8은 도 6의 반도체 메모리 장치의 다른 실시예에 따른 테스트 방법을 나 타내는 흐름도이다.

본 발명은 반도체 메모리 장치의 테스트에 관한 것으로, 특히 반도체 메모리 장치의 패드(pad)에 프로브(probe)의 접촉 불량 여부를 판단하는 방법 및 그 방법을 이용하는 반도체 메모리 장치에 관한 것이다.

반도체 메모리 장치의 테스트 공정은 상기 반도체 메모리 장치의 패드들에 전기적 신호를 인가한 후 출력되는 데이터가 정상적인지를 확인함으로써 이루어진다. 상기 패드들에 상기 전기적 신호를 인가하고 상기 출력 데이터를 전기적 신호로 출력하기 위해서는 상기 각각의 패드에 프로브가 접촉되어야 한다. 그러나, 최근 반도체 메모리 장치들이 고 용량을 가짐에 따라 전기적 신호를 입출력하는 패드들은 매우 증가하고 있다. 또한, 상기 테스트 시간을 단축하기 위해 상기 프로브들을 동시에 다수의 패드들과 접촉시켜 테스트를 수행한다. 즉, 상기 각각의 프로브가 동시에 접촉해야 할 패드들이 증가함에 따라 상기 각각의 패드에 상기 각각의 프로브가 정확한 위치에 접촉하기 어렵다. 더욱이, 상기 테스트 공정은 1회 진행되는 것이 아니라 수회 진행되므로 상기 각각의 패드에 상기 각각의 프로브가 반복적으로 정확한 위치에 접촉하기는 더욱 어렵다. 만일, 상기 프로브가 정확한 위치에 접촉되지 못하고 상기 패드의 에지(edge) 부위에 접촉하게 되면 심각한 품질 불량을 유발할게 된다. 이러한 문제점을 해결하고 정확한 위치에 프로브를 접촉시키기 위하여 센서 패드(sensor pad)를 사용하는 방법이 있다.

도 1을 참조하면, 종래 기술에 따른 반도체 메모리 장치는 노말 패드들(normal pad)(115_1, 115_2)에 센서 패드(sensor pad)(110)를 추가하여 상기 테스트를 수행하였다. 노말 패드(115_1, 115_2)는 상기 반도체 메모리 장치로 전기적 신호를 입출력 하는데 사용되는 패드이고, 센서 패드(110)는 상기 노말 패드들(115_1, 115_2)에 프로브들(155_1, 155_2)이 정확한 위치에 접촉하는지 여부를 판단하는데 사용되는 패드이다.

센서 패드(110)는 프로브 영역(111) 및 센싱 영역(112)을 구비한다. 프로브 영역(111)은 프로브(150)가 정상적으로 접촉되는 영역이다. 센싱 영역(112)은 프로브 영역(111)의 가장자리에 접하도록 구성되어, 프로브(150)가 프로브 영역(111)을 벗어나는 지를 센싱한다. 프로브 영역(111)은 절연 물질로 이루어져 있고, 센싱 영역(112)은 도전성 물질로 이루어져 있다.

종래에는 센서 패드(110)에 접하는 프로브(150)에 전류를 인가하여 센서 패드(110)의 전압을 측정하는 방법을 사용하였다. 즉, 프로브(150)에 일정 전류를 인가하면, 프로브(150)가 정상적으로 프로브 영역(111)에 접촉되는 경우에는 전류가 흐르지 않으나, 프로브(150)가 비정상적으로 접촉되어 센싱 영역(112)에 접촉되는 경우에는 전류가 흐르게 된다. 따라서, 프로브(150)의 접촉이 정상적인지 비정상적인지에 따라 센서 패드(150)에서 측정되는 전압 레벨이 다르게 된다. 그러나, 이 경우 노말 패드들(115_1, 115_2)뿐 아니라 센서 패드(110)에도 채널(CH1)을 추가하여야 하는 문제점이 있었다. 즉, 노말 패드들(115_1, 115_2)의 전류 또는 전압을 측정하기 위한 채널들(CH2, CH3)뿐 아니라 센서 패드(110)에서 전류 또는 전압을 측정하기 위한 채널(CH1)이 더 추가되는 문제가 있었다.

종래의 다른 방법으로 프로브(150)에 전류 또는 전압을 인가하고 노말 패드들(115_1, 115_2)중 어느 하나의 노말 패드에서 전압 또는 전류를 측정하는 방법이 있다. 이 경우 상기 종래 방법과 달리 센서 패드(110)에 대하여 추가적인 채널은 필요하지 않게 되었다. 그러나, 상기 방법을 이용하는 경우, 불순물(dust)에 따른 프로브(150)의 접촉 불량 여부를 판단할 수 없는 문제점이 있다. 즉, 센서 패드(110)의 프로브 영역(111)에 약간의 불순물(dust)이 있어서 프로브(150)가 정상적으로 프로브 영역(111)에 접촉하였음에도 상기 노말 패드에서 접촉 불량으로 판단할 수 있는 전압 또는 전류가 측정되는 경우가 발생한다. 따라서, 상기 종래 기술에 의할 경우 추가 채널이 발생하지는 않으나 불순물(dust)을 감지할 수 없어 정상적으로 상기 프로브가 상기 패드에 접촉하였음에도 불량으로 판단하는 경우가 발생한다.

본 발명이 이루고자하는 기술적 과제는 센서 패드를 위한 채널을 추가하지 않고 불순물(dust)을 감지하여 프로브 접촉 불량 여부를 판단하는 반도체 메모리 장치를 제공하는데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는 상기 반도체 메모리 장치를 사 용하여 프로브 접촉 불량 여부를 테스트하는 방법을 제공하는데 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 메모리 장치는 복수의 패드들을 구비하는 반도체 메모리 장치에 있어서, 제 1 패드, 접촉 불량 감지부 및 제 2 패드를 구비한다. 상기 제 1 패드는 프로브 영역 및 센싱 영역을 포함하고 제 1 프로브가 접촉된다. 상기 접촉 불량 감지부는 상기 제 1 프로브의 접촉 위치에 대응하는 레벨을 가지는 출력 전류를 생성한다. 상기 제 2 패드는 제 2 프로브가 접촉되고 상기 반도체 메모리 장치로 전기적 신호를 입출력한다. 상기 제 1 프로브에는 접지 전압이 인가되고, 상기 접촉 불량 감지부의 출력 전류는 상기 제 2 패드 또는 상기 제 2 프로브를 통하여 출력된다.

상기 접촉 불량 감지부는 제 1 전압에 대응하여 상기 출력 전류를 생성하고, 상기 제 1 전압은 상기 제 1 프로브의 접촉 위치에 따라 발생하는 저항 성분 및 복수의 저항들에 대응하여 인가된 전원 전압을 전압 분배한 전압인 것이 바람직하다.

상기 접촉 불량 감지부는 상기 제 1 프로브의 접촉 위치에 대응하는 레벨을 가지는 전압을 출력하는 전압 매칭부 및 상기 전압 매칭부의 출력 전압에 대응하는 레벨을 가지는 출력 전류를 생성하는 전류 생성부를 구비하는 것이 바람직하다.

상기 전압 매칭부는 복수의 저항들, 상기 제 1 프로브의 접촉 위치에 따라 발생하는 저항 성분 및 상기 복수의 저항들에 대응하여 인가된 전원 전압을 전압 분배한 전압과 상기 전압 매칭부의 출력 전압을 비교하는 비교기 및 상기 비교기의 출력 신호를 게이트 입력으로 하고 제 1 단에 전원 전압이 연결되며 제 2 단에 접 지 전압 및 상기 전압 매칭부의 출력단이 연결되는 트랜지스터를 구비하는 것이 바람직하다.

상기 전류 생성부는 상기 전압 매칭부의 출력 전압이 게이트에 인가되고 제 1 단이 전원 전압과 연결되며 제 2 단이 상기 제 2 패드와 연결되는 트랜지스터인 것이 바람직하다.

상기 반도체 메모리 장치는 테스트 신호에 응답하여 상기 접촉 불량 감지부의 동작 여부를 결정하는 제어부를 더 구비하는 것이 바람직하다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 메모리 장치는 복수의 패드들을 구비하는 반도체 메모리 장치에 있어서, 제 1 패드, 접촉 불량 감지부 및 제 2 패드를 구비한다. 상기 제 1 패드는 프로브 영역 및 센싱 영역을 포함하고 제 1 프로브가 접촉된다. 상기 접촉 불량 감지부는 상기 제 1 프로브의 접촉 위치에 따라 발생하는 저항 성분 및 복수의 가변 저항들에 대응하여 발생하는 제 1 전압과 접촉 불량의 기준이 되는 기준 전압을 비교하여 제 1 논리 상태 또는 제 2 논리 상태의 출력 전류를 생성한다. 상기 제 2 패드는 제 2 프로브가 접촉되고 상기 반도체 메모리 장치로 전기적 신호를 입출력한다. 상기 제 1 프로브에는 접지 전압이 인가되고, 상기 접촉 불량 감지부의 출력 전류는 상기 제 2 패드 또는 상기 제 2 프로브를 통하여 출력된다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 메모리 장치의 테스트 방법은 복수의 패드들을 구비하는 반도체 메모리 장치의 테스트 방법에 있어서, 상기 패드들 중 제 1 패드에 접촉되는 제 1 프로브에 접지 전압 을 인가하는 단계, 상기 제 1 프로브의 접촉 위치에 대응하는 레벨을 가지는 출력 전류를 생성하는 단계, 상기 출력 전류를 상기 패드들 중 제 2 패드 또는 상기 제 2 패드에 접촉하는 프로브를 통하여 출력하는 단계 및 상기 출력 전류의 레벨에 따라 상기 프로브 접촉의 불량 정도를 판단하는 단계를 구비하는 것을 특징으로 한다.

상기 출력 전류를 생성하는 단계는 상기 제 1 프로브의 접촉 위치에 대응하는 레벨을 가지는 전압을 생성하는 단계 및 상기 생성된 전압에 대응하는 레벨을 가지는 출력 전류를 생성하는 단계를 구비하는 것이 바람직하다.

상기 전압을 생성하는 단계는 상기 제 1 프로브의 접촉 위치에 따라 발생하는 저항 성분 및 복수의 저항들에 대응하여 인가된 전원 전압을 전압 분배하는 단계를 구비하는 것이 바람직하다.

상기 접촉 불량 정도를 판단하는 단계는 상기 출력 전류의 레벨이 상기 접촉 불량의 기준이 되는 임계값 이상인 경우 불량이라고 판단하는 단계를 더 구비하는 것이 바람직하다.

상기 테스트 방법은 테스트 신호에 응답하여 상기 전류를 생성하는 단계의 수행 여부를 결정하는 단계를 더 구비하는 것이 바람직하다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 테스트 방법은 복수의 패드들을 구비하는 반도체 메모리 장치의 테스트 방법에 있어서, 상기 패드들 중 제 1 패드에 접촉되는 제 1 프로브에 접지 전압을 인가하는 단계, 복수의 가변 저항을들 변화시키면서 상기 제 1 프로브의 접 촉 위치에 따라 발생하는 저항 성분 및 상기 복수의 가변 저항들에 대응하는 전압을 생성하는 단계, 상기 생성된 전압과 접촉 불량의 기준이 되는 기준 전압을 비교하여 제 1 논리 상태 또는 제 2 논리 상태의 출력 전류를 생성하는 단계, 상기 출력 전류를 상기 복수의 패드들 중 제 2 패드 또는 상기 제 2 패드에 접촉되는 제 2 프로브를 통하여 출력하는 단계 및 상기 출력 전류의 논리 상태 및 상기 변화된 복수의 가변 저항 값에 따라 상기 프로브 접촉의 불량 정도를 판단하는 단계를 구비하는 것을 특징으로 한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 2는 본 발명의 실시예에 따른 반도체 메모리 장치(200)의 블록도이다.

도 2를 참조하면, 반도체 메모리 장치(200)는 복수의 노말 패드들(215_1, 215_2, 215_3, 215_4), 센서 패드(210), 접촉 불량 감지부(250) 및 제어부(260)를 구비한다. 각각의 프로브(230, 235_1, 235_2, 235_3, 235_4)는 센서 패드(210) 및 각각의 노말 패드(215_1, 215_2, 215_3, 215_4)에 접촉한다. 본 발명은 하나의 센서 패드(210), 하나의 노말 패드(235_1), 접촉 불량 감지부(250) 및 제어부(260)의 동작에 따라 테스트를 수행한다. 이하에서 상기 패드들(210, 215_1), 접촉 불량 감 지부(250) 및 제어부(260)의 동작을 설명한다.

도 3은 도 2의 반도체 메모리 장치(200) 중 일부분(290)의 일 실시예에 따른 회로도이다.

도 3을 참조하면, 센서 패드(sensor pad)(210)는 앞서 설명한 바와 같이 프로브 영역(211) 및 센싱 영역(212)을 구비한다. 프로브 영역(211)은 프로브(probe)가 정상적으로 접촉되는 부분이고, 센싱 영역(212)은 프로브 영역(211)의 가장 자리에 접하도록 구성되어 상기 프로브가 프로브 영역(211)을 벗어나는지를 센싱하는 부분이다. 이하에서 센서 패드(210)에 접촉되는 프로브를 제 1 프로브(230)라고 한다. 접촉 불량 감지부(250)는 제 1 프로브(230)의 접촉 위치에 대응하여 다른 레벨의 출력 전류를 생성한다. 상기 접촉 불량 감지부(250)의 출력 전류는 노말 패드(215_1) 또는 노말 패드(215_1)에 접촉된 제 2 프로브(235_1)를 통하여 출력단(OUT)으로 출력된다. 제어부(260)는 테스트 신호(TEST)에 응답하여 프로브 접촉 불량 여부를 판단하는 테스트를 수행할 것인지 결정한다.

접촉 불량 감지부(250)는 전압 매칭부(310) 및 전류 생성부(320)를 구비한다. 전압 매칭부(310)는 제 1 프로브(230)의 접촉 위치에 대응하여 다른 레벨의 전압을 출력한다. 그리고, 전류 생성부(320)는 상기 전압 매칭부(310)의 출력 전압에 대응하여 상기 다른 레벨의 출력 전류를 생성한다. 전압 매칭부(310) 및 전류 생성부(320)의 회로 구성은 도 4에서 상세히 설명한다.

도 4는 도 3의 반도체 메모리 장치(290)를 등가회로로 모델링 한 회로도이다.

도 3 및 도 4를 참조하면, 저항(r)은 센서 패드(210)에 제 1 프로브(230)가 접촉하면서 발생하는 저항 성분을 등가회로로 모델링한 것이다. 즉, 제 1 프로브(230)가 센서 패드(210)에 정상적으로 접촉하는 경우, 제 1 프로브(230)는 절연 물질로 구성된 프로브 영역(211)에 접촉된다. 따라서, 저항(r)은 매우 큰 값을 가지게 된다. 반대로, 제 1 프로브(230)가 센서 패드(210)에 비정상적으로 접촉하는 경우, 제 1 프로브(230)는 도전성 물질로 구성된 센싱 영역(212)에 접촉된다. 따라서, 저항(r)은 매우 작은 값을 가지게 된다. 그 외에, 제 1 프로브(230)가 프로브 영역(211)에 접촉하였으나 프로브 영역(211)에 있는 불순물(dust)에 접촉될 수 있다. 이 경우 제 1 프로브(230)가 상기 불순물(dust)을 통하여 센싱 영역(212)과 전기적으로 연결된다면 저항(r)은 정상적인 경우와 비정상적인 경우의 중간 영역의 저항값을 가지게 된다. 즉, 저항(r)은 상기와 같이 프로브의 접촉 위치 및 센서 패드에 불순물(dust) 여부에 따라 다른 저항값을 가지게 된다.

전압 매칭부(310)는 복수의 저항들(R1, R2), 비교기(COM) 및 트랜지스터(P310)를 구비한다. 복수의 저항들(R1, R2) 및 저항(r)은 전원 전압(VDD)을 전압 분배 하는데 사용된다. 비교기(COM)는 상기 전원 전압(VDD)이 전압 분배된 전압 및 전압 매칭부(310)의 출력 전압을 비교한다. 트랜지스터(P310)는 비교기(COM)의 출력 전압을 게이트 입력으로 하고 제 1 단에 전원 전압(VDD)이 연결되며 제 2 단에 접지 전압(VSS) 및 전압 매칭부(310)의 출력단이 연결된다. 상기 트랜지스터(P310)는 PMOS 트랜지스터인 것이 바람직하다. 트랜지스터(P310)의 제 2 단 및 전압 매칭부(310)의 출력단이 연결되는 노드와 접지 전압(VSS) 사이에 저항(R3)이 연결될 수 있다. 상기 저항(R3)은 매우 큰 값을 갖는 것이 바람직하다.

전류 생성부(260)는 상기 전압 매칭부(310)의 출력 전압이 게이트에 인가되고 제 1 단이 전원 전압(VDD)과 연결되며 제 2 단이 도 3의 노말 패드(215_1)로 연결되는 트랜지스터(P320)를 구비한다. 즉, 트랜지스터(P320)의 제 2 단은 출력단(OUT)이 되는 것으로 모델링할 수 있다. 상기 트랜지스터(P320)는 PMOS 트랜지스터인 것이 바람직하다.

제어부(260)는 테스트 신호(TEST)가 게이트에 인가되고 제 1 단이 전원 전압(VDD)에 연결되며 제 2 단이 전압 매칭부(310)의 출력단 및 전류 생성부(320)의 입력단에 연결되는 트랜지스터(P260)를 구비한다. 상기 트랜지스터(P260)는 PMOS 트랜지스터인 것이 바람직하다.

도 5는 도 3의 반도체 메모리 장치(290)의 일 실시예에 따른 테스트 방법을 나타내는 흐름도이다.

도 3 내지 도 5를 참조하면, 테스트를 수행하고자 하는 경우 제어부(260)에 테스트 신호(TEST)가 인가된다. 테스트를 수행하는 경우 제 1 논리 상태의 테스트 신호(TEST)가 인가되고, 테스트를 수행하지 않는 경우 제 2 논리 상태의 테스트 신호(TEST)가 인가된다. 이하에서, 제 1 논리 상태는 논리 하이(high) 상태를 의미하고, 제 2 논리 상태는 논리 로우(low) 상태를 의미한다. 테스트를 수행하지 않는 경우는 트랜지스터(P260)가 턴 온되어 트랜지스터(P320)가 턴 오프되므로 출력단으로 전류가 거의 출력되지 않는다. 그러나, 테스트를 수행하는 경우는 트랜지스터(P260)가 턴 오프되어 비교기(COM)의 (+) 단자의 전압이 전류 생성부(320)로 인 가된다. 이하에서는 제 1 논리 상태의 테스트 신호(TEST)가 인가되어 상기 테스트를 수행하는 경우에 대하여 설명한다.

센서 패드(210)에 접촉하는 제 1 프로브(230)에 접지 전압(VSS)을 인가한다(S510 단계). 접촉 불량 감지부(250)는 제 1 프로브(230)의 접촉 위치에 대응하는 레벨을 가지는 출력 전류를 생성한다. 상기 출력 전류를 생성하기 위하여 전압 매칭부(310)는 제 1 프로브(230)의 접촉 위치에 따라 발생하는 저항 성분(r) 및 복수의 저항들(R1, R2)에 대응하는 전압을 먼저 생성한다(S520 단계). 복수의 저항들(R1, R2) 및 상기 저항 성분(r)을 이용하여 전원 전압(VDD)을 전압 분배한 전압이 비교기(COM)의 입력단에 인가된다. 비교기(COM)는 (+) 단자로 입력되는 전압 및 (-) 단자로 입력되는 상기 전압 분배된 전압을 비교하여 트랜지스터(P310)의 게이트로 출력한다. 트랜지스터(P310)는 비교기(COM)의 출력 신호에 대응하여 턴 온 또는 턴 오프되고, 상기 트랜지스터(P310)의 턴 온 또는 턴 오프 여부에 따라 비교기(COM)의 (+) 단자의 전압은 상기 (-) 단자에 인가된 전압 분배된 전압으로 매칭된다. 따라서, 전압 매칭부(310)는 상기 전압 분배된 전압을 안정적으로 출력한다.

전류 생성부(320)는 상기 전압 매칭부(310)의 출력 전압에 대응하는 레벨을 가지는 출력 전류를 생성한다(S530 단계). 전류 생성부(320)는 상기 전압 분배된 전압을 트랜지스터의 게이트에 인가하여 상기 출력 전류를 생성한다. 상기 출력 전류는 노말 패드(215_1) 또는 제 2 프로브(235_1)를 통하여 출력된다(S550 단계).

상기 출력 전류의 레벨을 측정하여 상기 프로블들의 접촉 불량의 정도를 판단한다(S550 단계). 전압 매칭부(310)의 출력 전압인 상기 전압 분배된 전압은 저 항(r)에 따라 다른 전압 값을 가진다. 예를 들어, 제 1 프로브(230)가 정상적으로 접촉되는 경우, 저항(r)은 매우 큰 값을 가지므로 전압 매칭부(310)의 출력 전압은 거의 전원 전압(VDD)과 유사한 레벨을 가진다. 그러므로, 트랜지스터(P320)의 게이트에는 전원 전압(VDD)과 유사한 레벨을 가진 전압이 인가되어 전류 생성부(320)는 매우 작은 레벨의 전류를 출력한다. 따라서, 출력단(OUT)을 통하여 측정되는 상기 출력 전류가 매우 작은 경우에는 상기 프로브들이 정상적으로 접촉되었다고 판단한다. 제 1 프로브(230)가 프로브 영역(211)에 정상적으로 접촉하였어도 접촉 위치에 따라 상기 출력 전류의 레벨이 다르다. 즉, 제 1 프로브(230)가 센싱 영역(212)에 가까운 곳에 위치할 수록 상기 출력 전류는 더 높은 레벨의 전류값을 가진다.

반대로, 제 1 프로브(320)가 비정상적으로 접촉되어 센싱 영역(212)에 접촉되는 경우, 저항(r)은 매우 작은 값을 가지므로 전압 매칭부(310)의 출력 전압은 전원 전압(VDD)을 전압 분배하여 전원 전압(VDD)보다 작은 레벨을 가진다. 그러므로, 전류 생성부(320)는 상기 정상적인 경우보다 큰 레벨의 전류를 출력한다.

또한, 제 1 프로브(230)가 프로브 영역(211)에 접촉되기는 하였으나 불순물(dust)에 의하여 센싱 영역(212)과 전기적으로 연결되는 경우, 저항(r)은 상기 정상적인 경우와 비정상적인 경우의 중간 값을 가지므로 전압 매칭부(310)의 출력 전압은 상기 경우들의 중간 정도의 레벨을 가진다. 그러므로, 전류 생성부(320)에서는 상기 경우들의 중간 레벨의 전류가 흐르게 된다. 따라서, 출력단(OUT)을 통하여 측정되는 상기 출력 전류가 상기 정상적인 경우보다 큰 경우에는 상기 프로브들이 비정상적으로 접촉되었다고 판단하다. 즉, 본 발명의 반도체 메모리 장치(290) 는 상기 출력 전류의 전류 레벨을 측정함으로써 상기 프로브들의 불량 정도를 판단할 수 있다. 정상적인 경우와 무시할 수 있는 불순물(dust)이 있는 경우까지의 전류 레벨을 임계값으로 정하는 경우, 상기 임계값을 넘는 경우에만 상기 프로브들의 접촉이 불량인 것으로 판단할 수 있다.

도 6은 도 2의 반도체 메모리 장치(200) 중 일부분(290)의 다른 실시예에 따른 회로도이다.

도 6을 참조하면, 도 3의 경우와 유사하게 반도체 메모리 장치(290)는 센서 패드(210), 노말 패드(215_1), 접촉 불량 감지부(250) 및 제어부(260)를 구비한다. 센서 패드(210), 노말 패드(215_1) 및 제어부(260)는 상기 도 3의 경우와 동일한 기능을 수행하므로 설명을 생략한다. 접촉 불량 감지부(250)는 제 1 프로브(230)의 접촉 위치에 따라 발생하는 저항 성분 및 복수의 가변 저항들(R3, R4)에 대응하여 발생하는 제 1 전압과 접촉 불량의 기준이 되는 기준 전압(VREF)을 비교하여 출력 전류를 생성한다. 상기 출력 전류는 제 1 논리 상태 또는 제 2 논리 상태를 가진다. 접촉 불량 감지부(250)는 전압 매칭부(610) 및 전류 생성부(620)를 구비한다. 전압 매칭부(610)는 상기 제 1 전압과 기준 전압(VREF)을 비교하여 제 1 논리 상태 또는 제 2 논리 상태의 전압을 출력한다. 전류 생성부(620)는 상기 전압 매칭부(610)의 출력 전압에 대응하여 상기 제 1 논리 상태 또는 제 2 논리 상태의 출력 전류를 생성한다. 전압 매칭부(610) 및 전류 생성부(620)의 회로 구성은 도 7에서 상세히 설명한다.

도 7는 도 6의 반도체 메모리 장치(290)를 등가회로로 모델링 한 회로도이 다.

도 6 및 도 7을 참조하면, 도 4의 경우와 동일하게 저항(r)은 센서 패드(210)에 제 1 프로브(230)가 접촉하면서 발생하는 저항 성분을 등가회로로 모델링한 것이므로 저항(r)에 관한 상세한 설명은 생략한다.

전압 매칭부(610)는 복수의 가변 저항들(R3, R4), 비교기(COM) 및 인버터를 구비한다. 복수의 가변 저항들(R3, R4) 및 저항(r)은 전원 전압(VDD)을 전압 분배 하는데 사용된다. 비교기(COM)는 상기 전압 분배된 제 1 전압과 기준 전압(VREF)을 비교한다. 인버터(INV)는 비교기(COM)의 출력 전압을 반전시켜 출력한다. 도 7의 전압 매칭부(610)의 회로도는 일 실시예이다. 즉, 상기 제 1 전압이 비교기(COM)의 (+) 단자에 인가되고 기준 전압(VREF)이 비교기(COM)의 (-) 단자에 인가되는 경우에는 인버터(INV)를 구비하지 않아도 동일한 효과를 얻을 수 있다. 또한, 이와 같은 경우 제어부(260)의 구성도 도 4와 같이 테스트 신호(TEST)가 게이트에 인가되고 전원 전압이 제 1 단에 인가되며 비교기(COM)의 출력단과 제 2 단이 연결되도록 구성하여도 동일한 효과를 얻을 수 있음은 자명한 사항이다.

전류 생성부(620)는 도 4의 경우와 동일하게 전압 매칭부(610)의 출력 전압을 입력으로 하여 출력 전류를 생성하는 트랜지스터(P620)를 구비한다.

제어부(260)는 테스트 신호(TEST)가 게이트에 인가되고 제 1 단이 접지 전압에 연결되며 제 2 단이 비교기(COM)의 출력단 및 인버터(INV)의 입력단과 연결되는 트랜지스터(N260)를 구비할 수 있다. 트랜지스터(N260)는 NMOS 트랜지스터인 것이 바람직하다.

도 8은 도 6의 반도체 메모리 장치(290)의 다른 실시예에 따른 테스트 방법을 나타내는 흐름도이다.

도 6 내지 도 8을 참조하면, 테스트를 수행하고자 하는 경우 제어부(260)에 테스트 신호(TEST)를 인가한다. 테스트를 수행하는 경우 제 2 논리 상태의 테스트 신호(TEST)가 인가되고, 테스트를 수행하지 않는 경우 제 1 논리 상태의 테스트 신호(TEST)가 인가된다. 테스트를 수행하지 않는 경우, 트랜지스터(N260)는 턴 온되어 전압 매칭부(610)의 출력 전압은 제 1 논리 상태가 된다. 따라서, 트랜지스터(P620)는 턴 오프되므로 출력단(OUT)으로 전류가 거의 출력되지 않는다. 그러나, 테스트를 수행하는 경우는 트랜지스터(N620)가 턴 오프되어 비교기(COM)의 출력 전압이 반전된 신호가 전류 생성부(620)로 인가된다. 이하에서는 제 2 논리 상태의 테스트 신호가 인가되어 상기 테스트를 수행하는 경우에 대하여 설명한다.

센서 패드(210)에 접촉하는 제 1 프로브(230)에 접지 전압(VSS)을 인가한다(S810 단계). 상기 출력 전류를 생성하기 위하여 전압 매칭부(610)는 제 1 프로브(230)의 접촉 위치에 따라 발생하는 저항 성분(r) 및 복수의 가변 저항들(R3, R4)에 대응하는 제 1 전압을 생성한다(S820 단계). 각각의 가변 저항(R3, R4)은 MRS(Mode Register Set) 신호에 응답하여 저항값을 변하게 할 수 있다. 비교기(COM)는 상기 제 1 전압 및 상기 기준 전압(VREF)을 비교하여 출력 전류를 생성한다(S830 단계). 즉, 상기 제 1 전압이 기준 전압(VREF)보다 큰 경우는 제 2 논리 상태의 전압을 출력하고, 상기 제 1 전압이 기준 전압(VREF)보다 작은 경우는 제 1 논리 상태의 전압을 출력한다. 전류 생성부(620)는 상기 비교기(COM)의 출력 전압 이 반전된 신호에 대응하여 제 1 논리 상태 또는 제 2 논리 상태의 출력 전류를 생성한다. 상기 출력 전류는 노말 패드(215_1) 또는 제 2 프로브(235_1)를 통하여 출력된다(S840 단계).

상기 출력 전류의 논리 상태 및 상기 변화된 가변 저항들(R3, R4)의 저항값에 따라 상기 프로브의 접촉 불량 정도를 판단한다(S850 단계). 즉, 상기 본 발명의 다른 실시예에 의할 경우 상기 출력 전류는 다양한 레벨의 전류를 가지지 않고 제 1 논리 상태 또는 제 2 논리 상태 중 하나의 논리 상태를 가진다. 따라서, 상기 프로브들의 접촉 불량의 정도를 판단하려면 상기 논리 상태 뿐 아니라 가변 저항들(R3, R4)의 저항값을 확인하여야 한다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 프로브(probe)를 이용한 반도체 메모리 장치의 테스트 방법 및 그 방법을 사용하는 반도체 메모리 장치는 센서 패드를 위한 채널을 추가하지 않으면서 불순물(dust)을 감지하여 프로브 접촉 불량 여부를 판단 할 수 있는 장점이 있다. 즉, 본 발명은 종래 기술에 비하여 추가적인 채널을 요구하지도 않으면서 불순물(dust)도 감지할 수 있어 정상적으로 상기 프로브가 상기 반도체 메모리 장치의 패드에 접촉하였음에도 불량으로 판단하는 경우를 감소시킬 수 있다.

Claims

복수의 패드들을 구비하는 반도체 메모리 장치에 있어서,

프로브 영역 및 센싱 영역을 포함하고 제 1 프로브가 접촉되는 제 1 패드;

상기 제 1 프로브의 접촉 위치에 대응하는 레벨을 가지는 출력 전류를 생성하는 접촉 불량 감지부; 및

제 2 프로브가 접촉되고 상기 반도체 메모리 장치로 전기적 신호를 입출력하는 제 2 패드를 구비하고,

상기 제 1 프로브에는 접지 전압이 인가되고,

상기 접촉 불량 감지부의 출력 전류는 상기 제 2 패드 또는 상기 제 2 프로브를 통하여 출력되는 것을 특징으로 하는 반도체 메모리 장치.
제1항에 있어서, 상기 접촉 불량 감지부는,

제 1 전압에 대응하여 상기 출력 전류를 생성하고,

상기 제 1 전압은,

상기 제 1 프로브의 접촉 위치에 따라 발생하는 저항 성분 및 복수의 저항들에 대응하여 인가된 전원 전압을 전압 분배한 전압인 것을 특징으로 하는 반도체 메모리 장치.
제1항에 있어서, 상기 접촉 불량 감지부는,

상기 제 1 프로브의 접촉 위치에 대응하는 레벨을 가지는 전압을 출력하는 전압 매칭부; 및

상기 전압 매칭부의 출력 전압에 대응하는 레벨을 가지는 출력 전류를 생성하는 전류 생성부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
제3항에 있어서, 상기 전압 매칭부는,

상기 제 1 프로브의 접촉 위치에 따라 발생하는 저항 성분 및 복수의 저항들에 대응하여 인가된 전원 전압을 전압 분배한 전압을 출력하는 것을 특징으로 하는 반도체 메모리 장치.
제3항에 있어서, 상기 전압 매칭부는,

복수의 저항들;

상기 제 1 프로브의 접촉 위치에 따라 발생하는 저항 성분 및 상기 복수의 저항들에 대응하여 인가된 전원 전압을 전압 분배한 전압과 상기 전압 매칭부의 출력 전압을 비교하는 비교기; 및

상기 비교기의 출력 신호를 게이트 입력으로 하고 제 1 단에 전원 전압이 연결되며 제 2 단에 접지 전압 및 상기 전압 매칭부의 출력단이 연결되는 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
제3항에 있어서, 상기 전류 생성부는,

상기 전압 매칭부의 출력 전압이 게이트에 인가되고 제 1 단이 전원 전압과 연결되며 제 2 단이 상기 제 2 패드와 연결되는 트랜지스터인 것을 특징으로 하는 반도체 메모리 장치.
제1항에 있어서, 상기 반도체 메모리 장치는,

테스트 신호에 응답하여 상기 접촉 불량 감지부의 동작 여부를 결정하는 제어부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
제3항에 있어서, 상기 반도체 메모리 장치는,

테스트 신호에 응답하여 상기 접촉 불량 감지부의 동작 여부를 결정하는 제어부를 더 구비하고,

상기 제어부는,

상기 테스트 신호가 게이트에 인가되고 제 1 단이 전원 전압에 연결되며 제 2 단이 상기 전압 매칭부의 출력단 및 상기 전류 생성부의 입력단에 연결되는 트랜지스터인 것을 특징으로 하는 반도체 메모리 장치.
제1항에 있어서, 상기 제 1 패드는,

센서 패드(sensor pad)이고,

상기 제 2 패드는,

노말 패드(normal pad)인 것을 특징으로 하는 반도체 메모리 장치.
복수의 패드들을 구비하는 반도체 메모리 장치에 있어서,

프로브 영역 및 센싱 영역을 포함하고 제 1 프로브가 접촉되는 제 1 패드;

상기 제 1 프로브의 접촉 위치에 따라 발생하는 저항 성분 및 복수의 가변 저항들에 대응하여 발생하는 제 1 전압과 접촉 불량의 기준이 되는 기준 전압을 비교하여 제 1 논리 상태 또는 제 2 논리 상태의 출력 전류를 생성하는 접촉 불량 감지부; 및

제 2 프로브가 접촉되고 상기 반도체 메모리 장치로 전기적 신호를 입출력하는 제 2 패드를 구비하고,

상기 제 1 프로브에는 접지 전압이 인가되고,

상기 접촉 불량 감지부의 출력 전류는 상기 제 2 패드 또는 상기 제 2 프로브를 통하여 출력되는 것을 특징으로 하는 반도체 메모리 장치.
제10항에 있어서, 상기 제 1 전압은,

상기 제 1 프로브의 접촉 위치에 따라 발생하는 저항 성분 및 상기 복수의 가변 저항들에 대응하여 인가된 전원 전압을 전압 분배한 것을 특징으로 하는 반도체 메모리 장치.
제10항에 있어서, 상기 접촉 불량 감지부는,

상기 제 1 전압과 상기 기준 전압을 비교하여 제 1 논리 상태 또는 제 2 논 리 상태의 전압을 출력하는 전압 매칭부; 및

상기 전압 매칭부의 출력 전압에 대응하여 상기 제 1 논리 상태 또는 제 2 논리 상태의 출력 전류를 생성하는 전류 생성부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
제12항에 있어서, 상기 전압 매칭부는,

상기 복수의 가변 저항들; 및

상기 제 1 전압과 상기 기준 전압을 비교하여 상기 제 1 논리 상태 또는 제 2 논리 상태의 전압을 출력하는 비교기를 구비하는 것을 특징으로 반도체 메모리 장치.
제13항에 있어서, 상기 전압 매칭부는,

상기 비교기의 출력 신호를 반전시키는 인버터를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
제12항에 있어서, 상기 전류 생성부는,

상기 전압 매칭부의 출력 전압이 게이트에 인가되고 제 1 단이 전원 전압과 연결되며 제 2 단이 상기 제 2 패드와 연결되는 트랜지스터인 것을 특징으로 하는 반도체 메모리 장치.
제10항에 있어서, 상기 반도체 메모리 장치는,

테스트 신호에 응답하여 상기 접촉 불량 감지부의 동작 여부를 결정하는 제어부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
제12항에 있어서, 상기 반도체 메모리 장치는,

테스트 신호에 응답하여 상기 접촉 불량 감지부의 동작 여부를 결정하는 제어부를 더 구비하고,

상기 제어부는,

상기 테스트 신호가 게이트에 인가되고 제 1 단이 접지 전압에 연결되며 제 2 단이 상기 전압 매칭부의 출력단 및 상기 전류 생성부의 입력단에 연결되는 트랜지스터인 것을 특징으로 하는 반도체 메모리 장치.
제10항에 있어서, 상기 각각의 가변 저항은,

MRS(Mode Register Set) 신호에 응답하여 저항값이 변하는 것을 특징으로 하는 반도체 메모리 장치.
제10항에 있어서, 상기 제 1 패드는,

센서 패드(sensor pad)이고,

상기 제 2 패드는,

노말 패드(normal pad)인 것을 특징으로 하는 반도체 메모리 장치.
복수의 패드들을 구비하는 반도체 메모리 장치의 프로브 접촉 불량을 테스트 방법에 있어서,

상기 패드들 중 제 1 패드에 접촉되는 제 1 프로브에 접지 전압을 인가하는 단계;

상기 제 1 프로브의 접촉 위치에 대응하는 레벨을 가지는 출력 전류를 생성하는 단계;

상기 출력 전류를 상기 패드들 중 제 2 패드 또는 상기 제 2 패드에 접촉하는 프로브를 통하여 출력하는 단계; 및

상기 출력 전류의 레벨에 따라 상기 프로브 접촉의 불량 정도를 판단하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
제20항에 있어서, 상기 출력 전류를 생성하는 단계는,

상기 제 1 프로브의 접촉 위치에 대응하는 레벨을 가지는 전압을 생성하는 단계; 및

상기 생성된 전압에 대응하는 레벨을 가지는 출력 전류를 생성하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
제21항에 있어서, 상기 전압을 생성하는 단계는,

상기 제 1 프로브의 접촉 위치에 따라 발생하는 저항 성분 및 복수의 저항들 에 대응하여 인가된 전원 전압을 전압 분배하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
제21항에 있어서, 상기 출력 전류를 생성하는 단계는,

상기 생성된 전압을 트랜지스터의 게이트에 인가하여 상기 출력 전류를 생성하는 단계인 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
제20항에 있어서, 상기 접촉 불량 정도를 판단하는 단계는,

상기 출력 전류의 레벨이 상기 접촉 불량의 기준이 되는 임계값 이상인 경우 불량이라고 판단하는 단계를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
제20항에 있어서, 상기 테스트 방법은,

테스트 신호에 응답하여 상기 전류를 생성하는 단계의 수행 여부를 결정하는 단계를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
제20항에 있어서, 상기 제 1 패드는,

프로브 영역 및 센싱 영역을 포함하는 센서 패드(sensor pad)이고,

상기 제 2 패드는,

상기 반도체 메모리 장치로 전기적 신호를 입출력 하는 노말 패드(normal pad)인 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
복수의 패드들을 구비하는 반도체 메모리 장치의 프로브 접촉 불량을 테스트 방법에 있어서,

상기 패드들 중 제 1 패드에 접촉되는 제 1 프로브에 접지 전압을 인가하는 단계;

복수의 가변 저항들을 변화시키면서 상기 제 1 프로브의 접촉 위치에 따라 발생하는 저항 성분 및 상기 복수의 가변 저항들에 대응하는 전압을 생성하는 단계;

상기 생성된 전압과 접촉 불량의 기준이 되는 기준 전압을 비교하여 제 1 논리 상태 또는 제 2 논리 상태의 출력 전류를 생성하는 단계;

상기 출력 전류를 상기 복수의 패드들 중 제 2 패드 또는 상기 제 2 패드에 접촉되는 제 2 프로브를 통하여 출력하는 단계; 및

상기 출력 전류의 논리 상태 및 상기 변화된 복수의 가변 저항 값에 따라 상기 프로브 접촉의 불량 정도를 판단하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
제27항에 있어서, 상기 전압을 생성하는 단계는,

상기 저항 성분 및 상기 복수의 가변 저항들에 대응하여 인가된 전원 전압을 전압 분배하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
제27항에 있어서, 상기 출력 전류을 생성하는 단계는,

상기 비교 결과에 따른 전압을 트랜지스터의 게이트에 인가하여 상기 트랜지스터의 턴 온 여부에 따라 상기 출력 전류를 생성하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
제27항에 있어서, 상기 테스트 방법은,

테스트 신호에 응답하여 상기 출력 전류를 생성하는 단계의 수행 여부를 결정하는 단계를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
제27항에 있어서, 상기 전압을 생성하는 단계는,

MRS(Mode Register Set) 신호에 응답하여 저항값이 변화하는 단계를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
제27항에 있어서, 상기 제 1 패드는

프로브 영역 및 센싱 영역을 포함하는 센서 패드(sensor pad)이고,

상기 제 2 패드는,

상기 반도체 메모리 장치로 전기적 신호를 입출력 하는 노말 패드(normal pad)인 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.