KR100593647B1

KR100593647B1 - 프로브 센싱용 패드, 반도체 소자가 탑재된 기판 및 반도체 소자 검사 방법

Info

Publication number: KR100593647B1
Application number: KR1020040035260A
Authority: KR
Inventors: 김근업; 김창식; 손태식; 이두선
Original assignee: 삼성전자주식회사
Priority date: 2004-05-18
Filing date: 2004-05-18
Publication date: 2006-06-28
Also published as: US20100013506A1; US20050258854A1; JP4898139B2; JP2005333128A; US7880493B2; US7616020B2; KR20050110304A

Abstract

반도체 소자에 어택을 가하지 않으면서 소자를 전기적으로 테스트하기 위한 프로브 센싱용 패드, 반도체 소자가 탑재된 기판, 반도체 소자 검사 방법 및 반도체 소자 테스터에서, 상기 프로브 센싱용 패드는 프로브 니들이 접촉하는 프로브 영역을 포함한다. 또한, 센싱 영역은 상기 프로브 영역의 가장 자리와 접하고, 프로브 니들이 상기 프로브 영역을 벗어나서 접촉하고 있는가를 센싱한다. 프로브 센싱용 패드에 의해 프로브 니들이 패드에 접촉하는 위치의 불량 여부를 검사할 수 있다.

Description

프로브 센싱용 패드, 반도체 소자가 탑재된 기판 및 반도체 소자 검사 방법 {Pad for probe sesnsing, substrate formed semiconductor device and method for test of semiconductor device}

도 1은 본 발명의 제1 실시예에 따른 프로브 센싱용 패드를 나타내는 평면도이다.

도 2는 도 1에 도시한 프로브 센싱용 패드를 나타내는 단면도이다.

도 3 및 4는 도 1에 도시한 프로브 센싱용 패드의 다른 형태의 단면도이다.

도 5는 본 발명의 제2 실시예에 따른 프로브 센싱용 패드를 나타내는 평면도이다.

도 6은 본 발명의 제3 실시예에 따른 프로브 센싱용 패드를 나타내는 평면도이다.

도 7은 본 발명의 제4 실시예에 따른 프로브 센싱용 패드를 나타내는 평면도이다.

도 8은 본 발명의 제5 실시예에 따른 프로브 센싱용 패드를 나타내는 평면도이다.

도 9는 도 8에 도시한 프로브 센싱용 패드의 단면도이다.

도 10은 본 발명의 제6 실시예에 따른 프로브 센싱용 패드를 나타내는 단면도이다.

도 11 내지 13은 본 발명의 제7 실시예에 따른 반도체 소자가 탑재된 기판의 평면도이다.

도 14는 도 11 내지 13에 도시된 반도체 소자에서 제2 패드의 단면도이다.

도 15를 참조하면, 본 발명의 제8 실시예에 따른 반도체 소자가 탑재된 기판의 평면도이다.

도 16 내지 도 18은, 본 발명의 제9 실시예에 따른 반도체 소자가 탑재된 기판의 평면도이다.

도 19는 본 발명의 제10 실시예에 따른 반도체 소자가 탑재된 기판의 평면도이다.

도 20은 본 발명의 제11 실시예에 따른 반도체 소자가 탑재된 기판의 평면도이다.

도 21은 본 실시예의 반도체 소자에 형성된 제2 패드의 단면도이다.

도 22는 본 발명의 제12 실시예에 따른 반도체 소자가 탑재된 기판의 평면도이다.

도 23은 본 실시예의 반도체 소자에 형성된 제2 패드의 단면도이다.

도 24를 참조하면, 본 발명의 제13 실시예에 따른 반도체 소자가 탑재된 기판의 평면도이다.

도 25는 반도체 소자 검사 과정을 나타내는 흐름도이다.

도 26은 반도체 소자 검사 과정을 나타내는 또 다른 흐름도이다.

도 27은 프로브 카드로 반도체 소자가 프로브된 상태를 보여주는 평면도이다.

도 28 및 도 29는 본 발명의 제14 실시예에 따른 반도체 소자가 탑재된 기판의 반도체 소자 검사 방법 중 일부 공정을 설명하기 위한 평면도이다.

도 30은 본 발명의 제15 실시예에 따른 반도체 소자가 탑재된 기판의 반도체 소자 검사 방법 중 일부 공정을 설명하기 위한 단면도이다.

도 31은 본 발명의 실시예에 따른 반도체 소자 테스터를 나타내는 블록도이다.

본 발명은 반도체 소자를 검사하는 장치 및 방법에 관한 것이다. 보다 상세하게는, 기판에 탑재되어 있는 반도체 소자에 어택을 가하지 않으면서 전기적으로 상기 반도체 소자를 테스트하기 위한 프로브 센싱용 패드, 반도체 소자가 탑재된 기판, 반도체 소자 검사 방법 및 반도체 소자 테스터에 관한 것이다.

일반적으로, 반도체 소자의 제조 공정은 기판 상에 증착, 사진, 식각, 이온 주입 및 금속 공정 등으로 이루어지며, 상기 단위 공정들을 반복하여 수행함으로서 상기 기판 상에는 다수의 반도체 소자(이하, Chip)가 형성된다.

상기 기판 상에 다수의 칩이 완성되어 펩 아웃(Fab out)된 기판은 각 칩을 전기적으로 검사하는 이디에스(EDS, electric die sorting) 공정을 거치게된다. 상기 EDS 공정을 간단히 살펴보면, 먼저 기판 상에 형성되어 있는 각 칩들의 정상 및 비정상 여부를 확인하기 위한 프리 레이저 테스트(pre laser test)를 수행한다. 이 후, 상기 비정상 칩들 중에서 리페어 가능한 칩(repairable chip)을 리페어하기 위한 레이저 리페어 공정(laser repair)을 수행하고, 다시 리페어를 수행한 칩들만을 골라서 정상 및 비정상 여부를 확인하는 포스트 레이저 테스트(post laser test)를 수행한다. 이어서, 프리레이저 및 포스트 레이저 테스트와 테스트 조건을 달리하여 상기 각 칩들의 정상 및 비정상 여부를 확인하는 파이널 테스트(final test)를 수행한다.

상기 테스트 공정은 상기 각 칩에 형성되어 있는 패드들에 전기적 신호를 인가한 후 출력되는 데이터가 정상적인지를 확인하는 공정이다. 상기 패드들에 전기적 신호를 인가하고 전기적 신호를 출력하기 위해서는 각 패드들에 신호 전달용 프로브 니들이 접촉되어야 한다.

그런데, 최근의 반도체 소자들이 고 용량을 가짐에 따라 전기적 신호를 입출력하는 패드들은 매우 증가되고 있다. 또한, 기판에 형성되어 있는 칩들의 테스트 시간을 단축시키기 위해 1회의 프로브 니들 접촉시에 다수의 칩에 형성되어 있는 패드들을 동시에 접촉하도록 하여, 다수의 칩들에 동시에 테스트를 수행하고 있다.

상기와 같이, 접촉하여야 할 패드들이 증가됨에 따라 상기 패드들 각각에 신호 전달용 프로브 니들들이 정확한 위치에 접촉하는 것이 매우 어려워지고 있다. 더구나, 상기에서 설명한 것과 같이 하나의 칩에 수 회의 테스트 공정이 진행되고, 상기 각 테스트 공정 시마다 상기 각 패드들에 프로브 니들이 재접촉되므로, 상기 각 패드들에 프로브 니들이 접촉하는 회수가 수회에 이르게 된다. 그러므로, 각 패드들에 상기 프로브 니들이 정위치에서 접촉되지 못할 확률은 더욱 증가하게 된다.

만일, 상기 프로브 니들이 정위치에 접촉되지 못하여 상기 패드의 에지 부위에 프로브 니들이 닿게되면 심각한 품질 불량을 유발하게 된다. 더구나, 상기 패드의 에지 부위에 프로브 니들이 닿더라도 통상의 오픈/숏 테스트 등에서 감지가 되지 않기 때문에 계속적으로 기판 프로브 불량이 발생하게 된다. 상기 프로브 불량이 발생하면, 양품의 반도체 칩들에 어택이 가해져 상기 반도체 칩들을 불량으로 처리하여야 한다. 때문에, 심각한 수율의 감소를 초래하게 된다.

상기 프로브 니들에 의한 반도체 소자의 어택을 방지하기 위한 방법의 일 예가 일본 공개 특허 평8-111431호에 개시되어 있다. 상기 개시된 방법에 의하면, 프로브 패드를 경사 프로브 영역 및 본딩 영역으로 구분한다. 그러나, 상기 방법에 의하면 프로브 패드의 크기가 증가된다. 그리고, 상기 프로브 영역을 벗어나 상기 패드의 에지 부위에 프로브 니들이 닿게되는 경우에는 동일하게 품질 불량이 발생하게 된다. 또한, 최근 증가하고 있는 웨이퍼 상태의 칩의 판매(wafer biz)시에는 적용되지 않는다.

따라서, 본 발명의 제1 목적은 프로브 불량을 감지하기 위한 프로브 센싱용 패드를 제공하는 것이다.

본 발명의 제2 목적은 상기한 프로브 센싱용 패드를 포함하는 반도체 소자가 탑재된 기판을 제공하는 것이다.

본 발명의 제3 목적은 상기한 프로브 센싱용 패드를 포함하는 반도체 소자를 검사하기에 적합한 방법을 제공하는 것이다.

본 발명의 제4 목적은 상기한 프로브 센싱용 패드를 포함하는 반도체 소자를 검사하기에 적합한 장치를 제공하는 것이다.

상기한 제1 목적을 달성하기 위하여 본 발명의 일실시예에 따른 프로브 센서는 프로브 니들이 접촉하는 프로브 영역을 구비한다. 또한, 상기 프로브 니들이 상기 프로브 영역을 벗어나서 접촉하고 있는가를 센싱하기 위하여 상기 프로브 영역의 가장자리와 접하여 있는 센싱 영역을 포함한다.

상기한 제2 목적을 달성하기 위하여 본 발명의 일실시예에 따른 프로브 센싱용 패드를 포함하는 반도체 소자가 탑재된 기판에서, 제1 패드는 칩 영역에 구비된 예비 반도체 소자로 전기적 신호를 입출력하기 위해 구비한다. 또한, 재2 패드는 프로브 니들이 접촉하는 프로브 영역 및 상기 프로브 니들이 상기 프로브 영역을 벗어나서 접촉하고 있는가를 센싱하기 위하여 상기 프로브 영역의 가장자리와 접하여 있는 센싱 영역을 포함한다.

상기한 제3 목적을 달성하기 위하여 본 발명의 일실시예에 따른 반도체 소자를 검사를 위해, 우선, 반도체 소자에 전기적 신호를 입출력하기 위한 제1 패드 및 프로브 영역과 상기 프로브 영역의 가장자리에 센싱 영역을 포함하는 제2 패드에 각각 프로브 니들을 접촉시킨다. 상기 제2 패드에 접촉한 프로브 니들이 상기 센싱 영역과 접촉되었는지를 검사한다. 이어서, 상기 검사의 결과에 따라서 상기 제1 패드에 전기적 신호를 인가하여 상기 반도체 소자를 1차 테스트하여 반도체 소자를 검사한다.

상기한 제4목적을 달성하기 위하여 본 발명의 일실시예에 따른 반도체 소자를 검사 장치에서 신호 인가부는 반도체 소자에 전기적 신호를 입출력하기 위한 제1 패드 및 상기 제1 패드에 접촉된 프로브 니들의 위치를 검사하기 위한 제2 패드에 각각 전기적 신호를 인가한다. 신호 측정부는 상기 제2 패드로부터 전기적 신호를 측정한다. 또한, 제어부는 상기 신호 측정부로부터 측정된 결과에 따라 반도체 소자의 테스트 진행 여부를 지시한다.

본 발명에 의하면, 상기 프로브 센싱 패드를 이용하여 EDS 공정 시에 프로브 니들이 정상적으로 패드와 접촉하고 있는지를 확인한 이 후에 동작 관련 및 전류 관련 테스트를 진행할 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.

실시예 1

도 1은 본 발명의 제1 실시예에 따른 프로브 센싱용 패드를 나타내는 평면도이다. 도 2는 도 1에 도시한 프로브 센싱용 패드를 나타내는 단면도이다.

도 1을 참조하면, 직사각형 형상의 프로브 영역(10a)이 구비된다. 상기 프로 브 영역(10a)은 프로브 니들이 정상적으로 접촉되는 영역이다. 상기 프로브 영역(10a)은 프로브 니들의 슬라이딩 방향과 평행한 변의 길이가 더 길다. 따라서, 상기 프로브 니들이 정상적으로 접촉할 수 있는 마진이 더욱 증가된다.

상기 프로브 영역(10a)은 전체가 절연 물질로 이루어진다. 상기 프로브 영역은 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있으며, 바람직하게는 실리콘 산화물로 이루어진다. 이는, 상기 실리콘 질화물의 경우 하드(hard)하게 프로브되는 경우에 막이 깨지는 현상이 발생할 수 있기 때문이다.

상기 프로브 영역(10a)의 가장자리와 접하도록 센싱 영역(10b)이 구비된다. 상기 센싱 영역(10b)은 상기 프로브 니들이 상기 프로브 영역(10a)을 벗어나는지를 센싱하기 위한 영역이다. 상기 센싱 영역(10b)은 상기 프로브 영역(10a)의 가장자리를 둘러싸도록 형성되어 있다. 상기 센싱 영역(10b)은 전체가 도전성 물질로 이루어지며, 구체적으로 금속 물질로 이루어질 수 있다.

상기 센싱 영역(10b)은 상기 프로브 영역(10a)의 각 변으로부터 소정 간격을 갖도록형성되어 있다. 따라서, 상기 프로브 영역(10a) 및 센싱 영역(10b)으로 이루어지는 프로브 센싱용 패드(10)는 직사각형 형상을 갖는다. 상기 센싱 영역의 간격(d1)은 2 내지 20㎛ 정도가 적당하다. 상기 프로브 센싱용 패드(10)는 상기 센싱 영역에 프로브 니들이 접촉하였을 경우에 프로브 위치 불량으로 감지한다. 때문에, 상기 센싱 영역(10b)의 간격이 매우 작은 경우에는 프로브 니들이 프로브 센싱용 패드(10)의 에지 부위에 매우 가깝게 프로브되는 경우에만 불량을 감지할 수 있으며, 상기 센싱 영역(10b)의 간격이 너무 큰 경우에는 정상 프로브 영역이 과도하 게 한정되어 불량이 불필요하게 과다 발생할 수 있다.

도 2를 참조하면, 상기 센싱 영역(10b) 및 상기 프로브 영역(10a)의 상부 표면은 동일 평면상에 위치한다.

도 3 및 4는 본 실시예에 따른 프로브 센싱용 패드의 다른 형태의 단면도이다. 도 3 및 도 4에 도시된 것과 같이, 상기 센싱 영역(10b) 및 상기 프로브 영역(10a)이 단차를 가질 수 있다. 즉, 도 3과 같이 상기 센싱 영역(10b)의 상부면이 상기 프로브 영역(10a)의 상부면에 비해 높게 위치할 수 있다. 또한, 도 4와 같이, 상기 센싱 영역(10b)의 상부면이 상기 프로브 영역(10a)의 상부면에 비해 낮게 위치할 수 있다. 상기 단차는 프로브 니들이 접촉하는 깊이보다는 작아야 한다.

상기 센싱 영역(10b)은 센싱 회로와 연결되어 있다. 구체적으로, 단위 센싱 회로(14)는 상기 센싱 영역(10b)과 연결되어 있는 저항체를 구비하고 상기 저항체는 그라운드 레벨과 연결된다. 여기서, 상기 저항체는 저항 또는 다이오드를 포함한다. 상기 다이오드는 P-N정션 다이오드를 포함한다. 다른 형태로, 상기 센싱 영역(10b)은 상기 저항체가 연결되지 않은 상태로 그라운드 레벨과 연결될 수도 있다. 상기 센싱 영역(10b)은 상기 프로브 영역(10a)을 둘러싸도록 형성되어 있어서, 센싱 영역(10b)은 전체가 연결되어 있는 형상을 갖는다. 때문에, 상기 센싱 영역(10b)에는 1개의 단위 센싱 회로가 연결된다.

실시예 2

도 5는 본 발명의 제2 실시예에 따른 프로브 센싱용 패드를 나타내는 평면도이다. 본 실시예는 프로브 센싱용 패드의 형상이 정사각형인 것을 제외하고는 상기 제1 실시예와 동일하다.

도 5를 참조하면, 정사각형 형상의 프로브 영역(15a)이 구비된다. 상기 프로브 영역(15a)은 프로브 니들이 정상적으로 접촉되는 영역이다. 상기 프로브 영역(15a)은 전체가 절연 물질로 이루어진다. 상기 프로브 영역은 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있으며, 바람직하게는 실리콘 산화물로 이루어진다.

상기 프로브 영역(15a)의 가장자리와 접하도록 센싱 영역(15b)이 구비된다. 상기 센싱 영역(15b)은 상기 프로브 니들이 상기 프로브 영역(15a)을 벗어나는지를 센싱하기 위한 영역이다. 상기 센싱 영역(15b)은 상기 프로브 영역(15a)의 가장자리를 둘러싸도록 형성되어 있다. 상기 센싱 영역(15b)은 전체가 도전성 물질로 이루어지며, 구체적으로 금속 물질로 이루어질 수 있다.

상기 센싱 영역(15b)은 상기 프로브 영역(15a)의 각 변으로부터 소정 간격을 갖도록 형성되어 있다. 상기 프로브 영역(15a)의 각 변으로부터 이격되는 상기 센싱 영역(15b)의 간격은 각각 동일하거나 또는 다를 수 있다. 즉, 상기 센싱 영역(15b)은 도시된 것과 같이 정사각형의 형상을 가지거나 또는 직사각형 형상을 가질 수도 있다.

실시예 3

도 6을 참조하면, 직사각형 형상의 프로브 영역(20a)이 구비된다. 상기 프로브 영역(20a)은 프로브 니들이 정상적으로 접촉되는 영역이다. 상기 프로브 영역(20a)은 전체가 도전 물질로 이루어진다. 상기 프로브 영역(20a)은 예컨대 금속 물질로 이루어질 있다.

상기 프로브 영역(20a)의 가장자리와 접하도록 센싱 영역(20b)이 구비된다. 상기 센싱 영역(20b)은 상기 프로브 니들(20a)이 상기 프로브 영역(20a)을 벗어나는지를 센싱하기 위한 영역이다. 상기 센싱 영역(20b)은 상기 프로브 영역(20a)의 가장자리를 둘러싸도록 형성되어 있다. 상기 센싱 영역(20b)은 전체가 절연 물질로 이루어지며, 구체적으로 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있다.

상기 프로브 영역(20a)은 센싱 회로(24)와 연결되어 있다. 구체적으로, 상기 단위 센싱 회로(24)는 상기 센싱 영역과 연결되어 있는 저항체를 구비하고 상기 저항체는 그라운드 레벨과 연결된다. 여기서, 상기 저항체는 저항 또는 다이오드를 포함한다. 상기 다이오드는 P-N정션 다이오드를 포함한다. 다른 형태로, 상기 프로브 영역(20a)은 상기 저항체가 연결되지 않은 상태로 그라운드 레벨과 연결될 수도 있다.

상기 형상을 갖는 프로브 센싱용 패드(20)는 프로브 니들이 상기 센싱 영역(20b)만을 접촉하는 경우에만 불량으로 감지한다. 즉, 상기 프로브 니들이 상기 센싱 영역(20b)과 프로브 영역(20a)에 걸쳐져서 상기 두 영역 모두와 접촉하는 경우에는 정상으로 감지한다. 때문에, 다른 조건이 모두 동일한 경우에는 상기 실시예1 의 경우에 비해 센싱 영역(20b)의 간격을 더 크게 하는 것이 바람직하다.

상기 센싱 영역(20b)은 상기 프로브 영역(20a)의 각 변으로부터 소정 간격을 갖도록 형성되어 있다. 이 때, 상기 센싱 영역(20b)의 간격(d2)은 5 내지 20㎛ 정도가 적당하다. 상기 센싱 영역(20b)의 간격이 매우 작은 경우에는 에지 부위에 가깝게 프로브되어 불량으로 감지되어야만 하는 경우에도, 상기 프로브 영역(20a)에 상기 프로브 니들이 걸쳐지게 되어 프로브 불량을 정상으로 잘못 감지하게 된다. 반면에, 상기 센싱 영역(20b)의 간격이 너무 큰 경우에는 정상 프로브 영역이 과도하게 한정되어 프로브 위치 불량이 불필요하게 과다 발생할 수 있다.

도시하지는 않았으나, 상기 프로브 센싱용 패드가 정사각형 형상을 가질 수 도 있다.

실시예 4

도 7은 본 발명의 제4 실시예에 따른 프로브 센싱용 패드를 나타내는 평면도이다. 본 실시예는 센싱 영역의 형상 및 센싱 회로 연결을 제외하고는 상기 제1 실시예와 동일하다. 상기 제1 실시예와 동일한 설명은 생략한다.

도 7을 참조하면, 직사각형 형상의 프로브 영역(30a)이 구비된다. 상기 프로브 영역(30a)은 프로브 니들의 슬라이딩 방향과 평행한 변의 길이가 더 길다.

상기 프로브 영역(30a)의 가장자리와 접하도록 센싱 영역(30b)이 구비된다. 상기 센싱 영역(30b)은 상기 프로브 영역(30a)의 가장자리의 적어도 1변과 접하도록 형성되어 있다. 또한, 상기 센싱 영역(30b)은 상기 센싱 영역(30b)과 접해있는 프로브 영역(30a)의 변으로부터 소정 간격을 갖는다. 상기 센싱 영역(30b)의 간격은 2 내지 20㎛정도가 적당하다. 상기 프로브 영역(30a)의 가장자리의 적어도 1변 과 접하는 센싱 영역(30b)은 다양한 형상을 갖는다.

그 중에서, 도 7에서와 같이, 상기 센싱 영역(30b)은 상기 프로브 영역(30a)에서 상기 프로브 니들의 슬라이딩 방향과 평행한 변의 가장자리에 형성되는 것이 가장 바람직하다. 이는, 상기 프로브 니들이, 패드에서 상기 프로브 니들의 슬라이딩 방향과 평행한 에지 부위에 접촉하는 프로브 불량이 가장 빈번하게 발생되기 때문이다. 이하에서는 편의상 상기 프로브 니들의 슬라이딩 방향을 Y방향이라하고, 상기 Y방향과 평행한 방향을 X방향이라 한다.

도시된 것과 같이, 상기 센싱 영역(30b)이 상기 프로브 영역(30a)의 4변 중에 X방향의 변에만 접하여 형성된 경우, 상기 센싱 영역(30b)들은 서로 연결되어 있지 않다. 따라서, 상기 독립된 각각의 센싱 영역(30b)에 센싱 회로가 전기적으로 연결되어야 한다. 즉, 1개의 프로브 센싱용 패드(30)에서 상기 센싱 영역(30b)이 서로 연결되지 않은 형태로 2 부분으로 나누어져 있는 경우에는, 상기 센싱 영역(30b)을 서로 전기적으로 연결한 후 1개의 단위 센싱 회로를 연결한다. 또는, 상기 센싱 영역(30b)에 각각 1개씩 2개의 단위 센싱 회로(34)를 연결한다.

실시예 5

도 8은 본 발명의 제5 실시예에 따른 프로브 센싱용 패드를 나타내는 평면도이다. 도 9는 도 8에 도시한 프로브 센싱용 패드의 단면도이다.

도 8을 참조하면, 프로브 니들이 접촉하는 직사각형 형상의 프로브 영역(42)이 구비된다. 상기 프로브 니들이 상기 프로브 영역(42)을 벗어나서 접촉하는 지를 센싱하기 위하여 상기 프로브 영역(42)의 가장자리와 접하도록 센싱 영역(44)이 구비된다.

상기 프로브 영역(42)은 서로 다른 물질로 이루어진 제1 영역(42a)과 제2 영역(42b)으로 구분된다. 구체적으로, 상기 센싱 영역(44)과 접하는 부위에 절연 물질로 이루어지는 제1 영역(42a)이 구비된다. 또한, 상기 프로브 영역(42)은 상기 제1 영역(42a)과 접하여 상기 제1 영역(42a)을 이루는 절연 물질보다 견고한 물질로 이루어진 제2 영역(42b)을 구비한다. 상기 절연 물질은 실리콘 산화물 또는 실리콘 질화물을 들 수 있다. 상기 견고한 물질은 금속을 포함한다. 이 때, 상기 제2 영역(42b)은 상기 센싱 영역과 연결되지 않는 섬 형상을 갖는다. 상기 제2 영역(42b)은 상기 프로브 니들의 접촉으로 인해 상기 프로브 영역(42) 하부의 구조물의 손상을 방지하기 위하여 형성된다.

상기 센싱 영역(44)은 전체가 도전성 물질로 이루어지며, 구체적으로 금속 물질로 이루어질 수 있다. 상기 센싱 영역(44)은 상기 프로브 영역(42)의 각 변으로부터 소정 간격을 갖도록 형성되어 있다. 상기 센싱 영역(44)의 간격은 2 내지 20㎛ 정도가 적당하다.

상기 센싱 영역(44)은 센싱 회로(14)와 연결되어 있다.

도 9를 참조하면, 상기 프로브 영역(42)에서, 제1 영역(42a)의 상부면은 상기 제2 영역(42b)의 상부면보다 낮게 위치한다. 상기 제1 영역(42a) 및 제2 영역(42b)의 단차는 3000 내지 8000Å정도이다.

상기 제1 영역(42a)은 상기 센싱 영역(44)의 각 변으로부터 소정 간격을 갖도록 형성되어 있다. 상기 제1 영역(42a)의 간격은 2 내지 20㎛ 정도가 적당하다. 상기 제1 영역(42a)의 간격이 너무 작으면, 프로브 니들이 접촉에 의해 상기 제2 영역(42b)의 금속이 떨어지면서 상기 제2 영역(42b)과 상기 센싱 영역(44)이 서로 쇼트될 수 있다. 또한, 상기 제1 영역(42a)의 간격이 너무 크면, 프로브 니들 접촉 시에 프로브 니들이 손상될 수 있다.

또한, 상기 프로브 영역(42)에 포함되어 있는 상기 제2 영역(42b)의 상부면과 상기 센싱 영역(44)의 상부면은 단차가 없이 동일 평면상에 있다.

상기 제2 영역(42b)을 이루는 물질 및 상기 센싱 영역(44)을 이루는 물질의 표면에 보호용 절연막(46)이 더 형성될 수 있다. 상기 보호용 절연막(46)은 상기 프로브 니들이 접촉할 시의 압력에 의해 충분히 제거될 수 있는 두께를 갖는다. 구체적으로, 상기 보호용 절연막(46)은 100 내지 2000Å의 두께를 갖는다. 상기 보호용 절연막(46)은 상기 제1 영역(42a)을 이루는 절연 물질과 동일한 물질로 이루어질 수 있다.

도시하지는 않았으나, 프로브 영역(42)이 정사각형 형상을 가질 수 있으며 이로 인해 상기 프로브 센싱용 패드가 정사각형 형상을 가질 수도 있다.

실시예 6

도 10은 본 발명의 제6 실시예에 따른 프로브 센싱용 패드를 나타내는 단면 도이다. 실시예 6은 프로브 영역에 해당하는 제1 영역 및 제2 영역의 상부면과 센싱 영역의 상부면이 동일 평면상에 있는 것을 제외하고는 상기 실시예 5와 동일하다.

도 10을 참조하면, 프로브 니들이 접촉하는 직사각형 형상의 프로브 영역(50)이 구비된다. 상기 프로브 니들이 상기 프로브 영역(50)을 벗어나서 접촉하는 지를 센싱하기 위하여 상기 프로브 영역(50)의 가장자리와 접하도록 센싱 영역(50)이 구비된다.

상기 프로브 영역(50)은 서로 다른 물질로 이루어진 제1 영역(50a)과 제2 영역(50b)으로 구분된다. 구체적으로, 상기 센싱 영역(52)과 접하는 부위에 절연 물질로 이루어지는 제1 영역(50a)이 구비된다. 또한, 상기 프로브 영역(50)은 상기 제1 영역(50a)과 접하여 상기 제1 영역(50a)을 이루는 절연 물질보다 견고한 물질로 이루어진 제2 영역(50b)을 구비한다.

상기 센싱 영역(52)은 전체가 도전성 물질로 이루어지며, 구체적으로 금속 물질로 이루어질 수 있다. 상기 센싱 영역(52)은 센싱 회로와 연결되어 있다.

상기 프로브 영역(50)에서, 제1 영역(50a)의 상부면은 상기 제2 영역(50b)의 상부면과 동일 평면상에 위치한다. 즉, 상기 제1 영역(50a)의 상부면 및 제2 영역(50b)의 상부면에 단차가 없다. 도시하지는 않았으나, 상기 제1 영역(50a), 제2 영역(50b) 및 상기 센싱 영역(52)의 표면상에는 절연 물질로 이루어지는 보호용 절연막이 더 형성될 수 있다. 상기 보호용 절연막은 상기 프로브 니들이 접촉할 시의 압력에 의해 충분히 제거될 수 있는 두께를 갖는다.

도시하지는 않았으나, 프로브 영역이 정사각형 형상을 가질 수 있으며 이로 인해 상기 프로브 센싱용 패드가 정사각형 형상을 가질 수도 있다.

실시예 7

도 11 내지 13은 본 발명의 제7 실시예에 따른 반도체 소자가 탑재된 기판의 평면도이다. 도 14는 도 11 내지 13에 도시된 반도체 소자에서 제2 패드의 단면도이다.

도 11 내지 13을 참조하면, 기판(100)은 반도체 소자가 형성되기 위한 칩 영역(102)들과 상기 칩 영역(102)과 칩 영역(102) 사이에 해당되는 스크라이브 라인(104)으로 구분된다. 상기 각각의 칩 영역(102)에는 단위 반도체 소자가 형성된다.

상기 각각의 칩 영역(102)에 해당하는 기판에는 단위 반도체 소자를 구성하는 소자 구조물들(도시안됨)이 형성되어 있고, 상기 소자 구조물들 상에는 상기 단위 반도체 소자를 동작시키기 위해 전기적 신호를 입출력시키기 위한 다수의 제1 패드(110)가 구비된다. 상기 제1 패드(110)는 도전성 물질로 이루어지며, 상기 제1 패드(110) 주변에는 상기 제1 패드(110)를 보호하기 위한 패시베이션막(도시안됨)이 형성되어 있다. 상기 제1 패드(110)에는 상기 제1 패드(110)를 전기적으로 보호하기 위한 프로텍션 회로(protection circuit, 도시안됨)가 연결될 수 있다. 상기 프로텍션 회로는 저항체가 그라운드 레벨과 연결되는 구조를 갖는다. 상기 저항체는 저항 또는 다이오드를 포함한다.

또한, 상기 반도체 소자를 전기적으로 테스트하기 위해 상기 제1 패드(110)와 접촉하는 프로브 니들이 정 위치에서 접촉하고 있는지를 확인하기 위한 제2 패드(10)가 구비된다.

구체적으로, 상기 제2 패드(10)는 프로브 니들이 접촉하는 프로브 영역(10a)과, 상기 프로브 니들이 상기 프로브 영역을 벗어나서 접촉하고 있는가를 센싱하기 위하여 상기 프로브 영역(10a)의 가장자리와 접하여 있는 센싱 영역(10b)으로 이루어진다. 본 실시예에서의 상기 제2 패드(10)는 제1 실시예에서 설명한 프로브 센싱 패드와 동일하다. 그러므로, 상기 제2 패드(10)에 대한 상세한 설명은 생략한다.

상기 제2 패드(10)의 센싱 회로에 포함되는 저항체는 상기 제1 패드(110)의 프로텍션 회로에 포함되는 저항체에 비해 낮은 저항값을 갖는 것이 바람직하다. 상기 제2 패드(10)는 실재 반도체 소자의 동작에는 관여하지 않고 단지 프로브 니들이 프로브된 위치가 정상인지만을 확인하는 것이므로 상기 저항을 낮게하여도 큰 문제가 없다. 또한, 상기 저항을 낮게함으로서 프로브 위치 불량에 대한 스크린 효과를 증가시킬 수 있다.

상기 제1 패드(110)와 제2 패드(10)는 동일한 크기 및 동일한 에지 형상을 갖는다.

상기 제2 패드(10)는 칩 영역(102) 내에 구비된다. 상기 제2 패드(10)는 상기 제1 패드(110)와 나란하게 위치하는 것이 가장 바람직하다.

상기 제2 패드(10)는 상기 기판에 형성된 각각의 단위 반도체 소자 내에 적어도 1개씩을 구비할 수 있다. 또는, 상기 제2 패드(10)는 하나 이상의 단위 반도 체 소자로 이루어진 그룹 내에 1개씩을 구비할 수 있다.

도 11에서는, 상기 단위 반도체 소자에 상기 제2 패드(10)가 1개 구비된 형상을 보여준다.

도 12에서는, 상기 단위 반도체 소자에 상기 제2 패드(10)가 다수개 구비된 형상을 보여준다. 상기 제2 패드(10)를 다수개 구비하는 경우 센싱 능력은 향상되지만, 반도체 소자 내에 제2 패드(10)가 차지하는 면적이 증가된다. 상기 단위 반도체 소자에 제2 패드(10)가 다수개가 구비되는 경우, 각 제2 패드(10)에서의 센싱 영역(10b)의 간격(d3, d4)을 다르게 형성할 수 있다. 상기 센싱 영역(10b)의 간격(d3, d4)을 다르게 하는 경우, 프로브 니들이 제1 및 제2 패드(110, 10)의 어느 부위에 접촉하는지에 관한 더욱 상세한 정보를 알 수 있다.

이를 구체적으로 설명하면, 단위 반도체 소자 내에 상기 센싱 영역(10b)의 크기가 다른 제2 패드(10)들이 구비되는 경우, 프로브 니들들은 각각의 제2 패드(10)들에 각각 접촉된다. 이 때, 상기 프로브 니들들은 모두 프로브 영역(10a)과 접촉하거나 또는 모두 센싱 영역(10b)과 접촉할 수도 있다. 또한, 프로브 니들들은 상기 센싱 영역(10b)의 간격이 큰 제2 패드(10, 도 12의 하단 제2 패드)에서는 센싱 영역(10b)과 접촉하고, 상기 센싱 영역(10b)의 간격이 작은 제2 패드(10, 도 12의 상단 제2 패드)에서는 프로브 영역(10a)에 접촉할 수도 있다. 이와 같이, 프로브 니들들이 상기 센싱 영역(10b)의 간격에 따라 프로브 영역(10a) 또는 센싱 영역(10b)에 접촉하는 것을 이용하여 상기 프로브 니들들이 제1 및 제2 패드(110, 10)의 어느 부위에 접촉하는 지를 간접적으로 알 수 있는 것이다.

도 13에서는, 2개 이상의 단위 반도체 소자로 이루어진 그룹 내에 상기 제2 패드(10)가 1개 구비된 형상을 보여준다. 이 경우, 상기 기판(100) 내에 형성되어 있는 제2 패드(10)의 개수가 감소된다. 상기 제2 패드(10)의 개수가 감소됨에 따라, 상기 제2 패드(10)를 테스트하기 위한 테스트 설비의 신호 채널을 감소시킬 수 있다.

도 14를 참조하면, 상기 제2 패드(10)의 프로브 영역(10a)의 하부면과 하부 벌크 기판(90)의 사이에는 절연막 패턴(130)만이 구비된다. 상기 절연막 패턴(130)은 실리콘 산화물로 이루어지는 것이 바람직하다. 만일, 상기 제2 패드(10)의 프로브 영역(10a) 하부면에도 반도체 소자를 이루는 소자 구조물이 형성되어 있다면, 상기 제2 패드(10)에 프로브 니들을 접촉할 시에 하부의 소자 구조물에 어택이 가해질 수 있다.

상기 절연막 패턴(130)의 측면에는 비아층 패턴(132)이 구비된다. 상기 비아층 패턴은 상기 절연막 패턴(130) 주변에 형성되어 있는 반도체 소자 구조물로 프로브 니들이 침투하는 것을 방지하기 위한 장벽 패턴이다. 상기 비아층 패턴(132)은 상기 절연막 패턴(130)에 비해 견고한 물질로 이루어진다. 예컨대, 상기 비아층 패턴(132)은 금속으로 이루어질 수 있다.

실시예 8

도 15는 본 발명의 제8 실시예에 따른 반도체 소자가 탑재된 기판의 평면도이다. 본 발명의 제8 실시예는 상기 제7 실시예와 제2 패드의 사이즈를 제외하고는 동일하다.

도 15를 참조하면, 제2 패드(10)는 프로브 니들의 슬라이딩 방향과 평행한 방향의 변의 길이가 상기 제1 패드(110)와 동일하다. 상기 제2 패드(10)에서 프로브 니들의 슬라이딩 방향과 수직한 방향의 변의 길이는 이에 대응하는 상기 제1 패드(110)의 변의 길이보다 작게 형성할 수 있다. 이 경우, 반도체 소자에서 상기 제2 패드(10)가 차지하는 면적이 감소되는 효과가 있다.

실시예 9

도 16 내지 도 18은 본 발명의 제9 실시예에 따른 반도체 소자가 탑재된 기판의 평면도이다. 본 발명의 제9 실시예는 상기 제7 실시예와 기판에서 제2 패드가 형성되는 위치가 달라진다.

도 16 내지 도 18을 참조하면, 기판(100)은 반도체 소자가 형성되기 위한 칩 영역(102)들과 상기 칩 영역과 칩 영역 사이에 해당되는 스크라이브 라인(104)으로 구분된다. 상기 각각의 칩 영역(102)에는 단위 반도체 소자(도시안됨)가 형성된다.

상기 칩 영역(102)에 형성되어 있는 단위 반도체 소자로 전기적 신호를 입출력시키기 위한 다수의 제1 패드(110)가 구비된다. 상기 제1 패드(110)는 도전성 물질로 이루어진다. 상기 제1 패드(110)에는 상기 제1 패드(110)를 전기적으로 보호하기 위한 프로텍션 회로가 연결될 수 있다. 상기 프로텍션 회로는 저항체 및 상기 저항체가 그라운드 레벨과 연결되는 구조를 갖는다.

또한, 프로브 니들이 접촉하는 프로브 영역(10a) 및 상기 프로브 니들이 상 기 프로브 영역(10a)을 벗어나서 접촉하고 있는가를 센싱하기 위하여 상기 프로브 영역(10a)의 가장자리와 접하여 있는 센싱 영역(10b)을 포함하는 제2 패드(10)가 구비된다. 상기 제2 패드(10)는 상기 제1 실시예의 프로브 센싱 패드와 동일하므로 상세한 설명은 생략한다.

상기 제2 패드(10)는 스크라이브 라인(104)에 구비된다.

구체적으로, 상기 제2 패드(10)는 단위 반도체 소자에 형성되어 있는 제1 패드(110)들과 나란하도록 상기 스크라이브 라인(104)에 형성될 수 있다. 상기 제2 패드(10)는 기판에 이웃하는 2개의 단위 반도체 소자의 사이에 해당하는 스크라이브 라인(104)에 적어도 1개씩을 구비할 수 있다. 또는, 상기 제2 패드(10)는 하나 이상의 단위 반도체 소자로 이루어진 각 그룹의 경계에 해당하는 스크라이브 라인(104)에 1개씩을 구비할 수 있다.

도 16에서는, 나란한 2개의 단위 반도체 소자의 사이에 해당하는 스크라이브 라인(104)에 제2 패드(10)가 1개 구비된 형상을 보여준다.

도 17에서는 나란한 2개의 단위 반도체 소자의 사이에 해당하는 스크라이브 라인(104)에 제2 패드(10)가 다수개 구비된 형상을 보여준다.

도 18에서는, 단위 반도체 소자로 이루어진 각 그룹의 경계에 해당하는 스크라이브 라인(104) 영역에 제2 패드(10)가 1개씩 구비된 형상을 보여준다.

상기 스크라이브 라인(104)에 형성되는 제2 패드(10)는 상기 제1 패드(110)와 동일한 에지 형상 및 크기를 갖는다.

상기와 같이, 제2 패드(10)를 스크라이브 라인(104)에 형성하는 경우 칩 영 역 내의 면적을 차지하지 않는 장점이 있다. 또한, 기판을 후속 공정에 의해 조립할 경우 상기 스크라이브 라인(104)은 잘려지기 때문에 최종 조립된 반도체 소자의 형상은 달라지지 않는다.

실시예 10

도 19는 본 발명의 제10 실시예에 따른 반도체 소자가 탑재된 기판의 평면도이다. 본 발명의 제10 실시예는 상기 제9 실시예와 제2 패드의 크기를 제외하고는 동일하다.

도 19를 참조하면, 제2 패드(10)는 프로브 니들의 슬라이딩 방향과 평행한 방향(Y방향)의 길이가 상기 제1 패드(110)와 동일하다. 상기 프로브 니들의 슬라이딩 방향과 수직한 방향(X방향)의 길이는 상기 제1 패드(110)보다 작게 형성될 수 있다. 본 실시예는, 상기 스크라이브 라인의 X방향의 길이가 상기 제1 패드(110)의 X방향의 변의 길이에 비해 작을 경우에 적용할 수 있다.

실시예 11

도 20은 본 발명의 제11 실시예에 따른 반도체 소자가 탑재된 기판의 평면도이다. 도 21은 본 실시예의 반도체 소자에 형성된 제2 패드의 단면도이다.

도 20을 참조하면, 기판(100)은 반도체 소자가 형성되기 위한 칩 영역(102)들과 상기 칩 영역(102)과 칩 영역(102) 사이에 해당되는 스크라이브 라인(104)으로 구분된다. 상기 각각의 칩 영역(102)에는 단위 반도체 소자가 형성된다.

상기 각각의 칩 영역(102)에 해당하는 하부 벌크 기판에는 단위 반도체 소자를 구성하는 소자 구조물(도시안됨)들이 형성되어 있고, 상기 소자 구조물들 상에는 상기 단위 반도체 소자를 동작시키기 위해 상기 소자 구조물들에 전기적 신호를 입출력시키기 위한 다수의 제1 패드(210)가 구비된다. 상기 제1 패드(210)는 도전성 물질로 이루어지며, 상기 제1 패드(210) 주변에는 상기 제1 패드(210)를 보호하기 위한 패시베이션막(도시안됨)이 형성되어 있다. 상기 제1 패드(210)에는 상기 제1 패드(210)를 전기적으로 보호하기 위한 프로텍션 회로(도시안됨)가 연결될 수 있다. 상기 프로텍션 회로는 저항체 및 상기 저항체가 그라운드 레벨과 연결되는 구조를 갖는다. 상기 저항체는 저항 또는 다이오드를 포함한다.

또한, 상기 반도체 소자를 전기적으로 테스트하기 위해 상기 제1 패드(210)와 접촉하는 프로브 니들이 정 위치에서 접촉하고 있는지를 확인하기 위한 제2 패드(20)가 구비된다.

구체적으로, 상기 제2 패드(20)는 프로브 니들이 접촉하는 프로브 영역(20a)과, 상기 프로브 니들이 상기 프로브 영역(20a)을 벗어나서 접촉하고 있는가를 센싱하기 위하여 상기 프로브 영역의 가장자리와 접하여 있는 센싱 영역(20b)으로 이루어진다. 본 실시예에서의 상기 제2 패드(20)는 제3 실시예에서 설명한 프로브 센싱 패드와 동일하다. 그러므로, 상기 제2 패드(20)에 대한 상세한 설명은 생략한다.

도 21을 참조하면, 상기 제2 패드(20)의 프로브 영역(20a)의 하부면과 하부 벌크 기판(90)의 사이에는 반도체 소자 구조물(130)이 형성되어 있다. 상기 제2 패 드(20)의 프로브 영역(20a)이 절연 물질에 비해 견고한 특징을 갖는 도전 물질로 형성되므로, 프로브할 시에 가해지는 어택에 의해 상기 프로브 영역(20a) 아래에 반도체 소자 구조물(130)이 손상되는 것을 최소화할 수 있다. 상기 제1 패드 및 제2 패드 표면 부위를 제외한 나머지 부위에는 통상 폴리이미드 물질로 이루어지는 패시베이션막(26)이 형성되어 있다.

도시하지는 않았으나, 상기 프로브 영역(20a) 하부면과 기판 사이에 반도체 소자 구조물(130)이 형성되지 않고 도전성 패턴 또는 절연 패턴으로 형성할 수도 있다.

상기 제1 패드(210)와 제2 패드(20)는 동일한 크기 및 동일한 에지 형상을 갖는다. 도시하지는 않았으나, 다른 형태로서, 상기 제2 패드(20)는 상기 제2 패드(20)를 이루는 변의 Y 방향 길이만이 상기 제1 패드(210)와 동일하게 형성할 수 있다.

상기 제2 패드(20)는 칩 영역(102) 내에 구비할 수 있다. 도시된 바와 같이, 상기 제2 패드(20)는 상기 기판(100)에 형성된 각각의 단위 반도체 소자 내에 적어도 1개씩을 구비할 수 있다. 도시하지는 않았으나, 다른 형태로서, 상기 제2 패드(20)는 하나 이상의 단위 반도체 소자로 이루어진 그룹 내에 1개씩을 구비할 수 있다.

다른 형태로, 상기 제2 패드(20)는 스크라이브 라인(204)에도 구비될 수 있다. 상기 제2 패드(20)는 기판(100)에 형성된 나란한 2개의 단위 반도체 소자의 사이에 해당하는 스크라이브 라인(204) 영역에 적어도 1개씩을 구비할 수 있다. 또 는, 상기 제2 패드(20)는 하나 이상의 단위 반도체 소자로 이루어진 각 그룹의 경계에 해당하는 스크라이브 라인(204) 영역에 1개씩을 구비할 수 있다.

실시예 12

도 22는 본 발명의 제12 실시예에 따른 반도체 소자가 탑재된 기판의 평면도이다. 도 23은 본 실시예의 반도체 소자에 형성된 제2 패드의 단면도이다.

도 22를 참조하면, 기판(100)은 반도체 소자가 형성되기 위한 칩 영역(102)들과 상기 칩 영역(102)과 칩 영역(102) 사이에 해당되는 스크라이브 라인(104)으로 구분된다. 상기 각각의 칩 영역(102)에는 단위 반도체 소자가 형성된다.

상기 칩 영역(102)에 형성되어 있는 단위 반도체 소자로 전기적 신호를 입출력시키기 위한 다수의 제1 패드(310)가 구비된다. 상기 제1 패드(310)는 도전성 물질로 이루어진다. 상기 제1 패드(310)에는 상기 제1 패드(310)를 전기적으로 보호하기 위한 프로텍션 회로가 연결될 수 있다. 상기 프로텍션 회로는 저항체 및 상기 저항체가 그라운드 레벨과 연결되는 구조를 갖는다.

또한, 프로브 니들이 접촉하는 프로브 영역(42) 및 상기 프로브 니들이 상기 프로브 영역(42)을 벗어나서 접촉하고 있는가를 센싱하기 위하여 상기 프로브 영역(42)의 가장자리와 접하여 있는 센싱 영역(44)을 포함하는 제2 패드(40)가 구비된다. 상기 제2 패드(40)는 상기 제5 실시예의 프로브 센싱 패드와 동일하므로 상세한 설명은 생략한다.

도 23을 참조하면, 상기 제2 패드(40)의 프로브 영역(42)의 하부면과 하부 벌크 기판(90)의 사이에는 반도체 소자 구조물(130)이 형성되어 있다. 상기 프로브 영역(42)의 제2 영역(42b)은 절연 물질에 비해 견고한 물질로 형성되므로, 상기 프로브 영역(42)아래에 반도체 소자 구조물(130)이 형성되더라도 프로브 니들의 접촉에 의한 압력으로 상기 반도체 소자 구조물(130)에 어택이 가해지는 것을 최소화할 수 있다. 상기 제1 패드(310) 및 제2 패드(40) 표면을 제외한 나머지 부위에는 통상 폴리이미드 물질로 이루어지는 패시베이션막(48)이 형성되어 있다.

도시하지는 않았으나, 상기 프로브 영역(42) 하부면과 하부 벌크 기판(90) 사이에 반도체 소자 구조물(130)이 형성되지 않고 도전성 패턴 또는 절연 패턴으로 형성할 수도 있다.

상기 제1 패드(310)와 제2 패드(40)는 동일한 크기 및 동일한 에지 형상을 가질 수 있다.

다른 형태로, 상기 제2 패드(40)는 상기 제2 패드(40)를 이루는 변의 Y 방향 길이만이 상기 제1 패드(310)와 동일하게 형성할 수도 있다.

상기 제2 패드(40)는 칩 영역(102) 내에 구비할 수 있다. 상기 제2 패드(40)는 상기 기판(100)에 형성된 각각의 단위 반도체 소자 내에 적어도 1개씩을 구비할 수 있다. 또는, 상기 제2 패드(40)는 하나 이상의 단위 반도체 소자로 이루어진 그룹 내에 1개씩을 구비할 수도 있다.

다른 형태로, 상기 제2 패드(40)는 스크라이브 라인(104)에 구비할 수 있다. 상기 제2 패드(40)는 기판(100)에 형성된 나란한 2개의 단위 반도체 소자의 사이에 해당하는 스크라이브 라인(104) 영역에 적어도 1개씩을 구비할 수 있다. 또는, 상 기 제2 패드(40)는 하나 이상의 단위 반도체 소자로 이루어진 각 그룹의 경계에 해당하는 스크라이브 라인(104) 영역에 1개씩을 구비할 수도 있다.

실시예 13

도 24를 참조하면, 본 발명의 제13 실시예에 따른 반도체 소자가 탑재된 기판의 평면도이다. 본 발명의 제13 실시예는 실시예 4의 프로브 센싱용 패드와 동일한 제2 패드(30)가 구비된다.

도 24를 참조하면, 상기 제2 패드(30)는 칩 영역(102) 내에 구비할 수 있다. 상기 제2 패드(30)는 상기 기판(100)에 형성된 각각의 단위 반도체 소자 내에 적어도 1개씩을 구비할 수 있다.

또는, 상기 제2 패드(30)는 하나 이상의 단위 반도체 소자로 이루어진 그룹 내에 1개씩을 구비할 수도 있다.

다른 형태로, 상기 제2 패드(30)는 스크라이브 라인(104)에 구비할 수 있다. 상기 제2 패드(30)는 기판(100)에 형성된 나란한 2개의 단위 반도체 소자의 사이에 해당하는 스크라이브 라인(104) 영역에 적어도 1개씩을 구비할 수 있다. 또는, 상기 제2 패드(30)는 하나 이상의 단위 반도체 소자로 이루어진 각 그룹의 경계에 해당하는 스크라이브 라인(104) 영역에 1개씩을 구비할 수도 있다.

이하에서는, 상기 실시예 7 내지 13에서 설명한 기판에 탑재되어 있는 반도체 소자를 검사하는 방법에 대하여 설명한다.

통상, Fab out된 반도체 소자는 EDS를 통해 각 반도체 소자를 전기적으로 검사한다. 이를 위해, 각 반도체 소자의 패드들에 프로브 니들을 접촉시킴으로서 상기 패드들에 신호를 입출력한다.

일반적으로, 반도체 소자의 패드와 접촉하는 부위인 프로브 니들 끝부분(tip)은 기역자로 꺾여진 형상을 가지며, 프로브 팁의 경사에 따라 상기 프로브 니들과 상기 패드와의 접촉 면적이 달라지게 된다. 그런데, 상기 프로브 팁의 경사가 완만하여지는 등의 프로브 카드의 불량이 발생되거나 또는 상기 프로브 니들과 패드간의 얼라인이 불량한 경우에는, 상기 프로브 니들이 상기 패드에서 상기 프로브 니들의 슬라이딩 방향과 평행한 에지 부위에 접촉하여 어택을 가하는 프로브 불량이 발생된다. 때문에, 이하에서 설명하는 반도체 소자의 검사 공정에는 프로브 니들과 패드들이 접촉된 위치가 정상적인지를 검사 과정이 포함된다.

도 25는 반도체 소자 검사 과정을 나타내는 흐름도이다. 도 27은 프로브 카드로 동시에 4개의 단위 반도체 소자를 프로브된 상태를 보여주는 평면도이다.

도 25 및 도 27을 참조하면, 반도체 소자에 전기적 신호를 입출력하기 위한 제1 패드(110)들 및 프로브 영역(10a)과 상기 프로브 영역(10a)의 가장자리에 센싱 영역(10b)을 포함하는 제2 패드(10)들에 각각 프로브 니들(150)을 접촉시킨다.(S10)

구체적으로, 다수의 프로브 니들(150)이 구비되는 프로브 카드를 기판과 얼라인하고, 상기 완성된 기판(100)에 형성되어 있는 제1 및 제2 패드(110, 10)들에 프로브 니들들을 접촉시킨다. 이 때, 상기 프로브 카드의 프로브 니들(150)들은 1 개 이상의 단위 반도체 소자에 형성되어 있는 제1 및 제2 패드들(110, 10)을 동시에 프로브한다. 상기 프로브되어 있는 단위 반도체 소자들은 후속 공정을 통해 동시에 검사된다.

상기 제2 패드(10)들에 접촉한 프로브 니들(150)이 상기 센싱 영역(10b)과 접촉하였는지를 검사한다.(S12)

상기 검사 공정을 살펴보면, 우선 프로브 니들(150)을 통해 상기 제2 패드(10)에 선택적으로 전류를 펄싱한다. 상기 전류가 펄싱된 제2 패드(10)로부터 전압을 측정한다. 이 때, 상기 프로브 니들(150)이 상기 제2 패드(10)의 프로브 영역(10a)과 접촉되어 있는 경우와 상기 제2 패드(10)의 센싱 영역(10b)에 접촉되어 있는 경우에 측정되는 전압 레벨이 큰 차이를 보이게 된다. 상기 프로브 니들(150)이 상기 프로브 영역(10a)에 접촉할 경우에 측정될 수 있는 전압 레벨 범위를 설정하고, 측정된 전압 레벨이 상기 설정된 전압 레벨 범위를 벗어나는 경우에 상기 프로브 니들(150)과 센싱 영역(10b)이 서로 접촉한 것으로 판단한다. 이 때, 프로브된 제2 패드(10)들 중 어느 하나에서 설정된 범위를 벗어난 경우에도 불량으로 판정한다.

상기 프로브 니들(150)을 통해 상기 제2 패드(10)에 선택적으로 전류를 펄싱할 시에, 전기적 신호를 입출력하는 독립된 채널을 사용하여 전류를 펄싱할 수 있다. 그러나, 전기적 신호를 입출력하기 위한 채널이 부족할 경우에는, 상기 제1 패드(110)중 어느 하나의 패드로 전기적 신호를 입출력하는 채널을 공통으로 사용하여 상기 제2 패드(10)에 전류를 펄싱할 수도 있다.

상기에서는 전류를 펄싱하고 전압 레벨을 측정하였으나, 반대로 전압을 인가하고 전류를 측정하여 프로브 위치의 불량을 검사하는 방법도 가능함을 알려둔다.

상기 검사 결과, 상기 프로브 니들(150)이 상기 제2 패드(10)에 센싱 영역(10b)과 접촉되는 경우(S14)에는, 상기 프로브 카드와 제1 및 제2 패드(110, 10)의 얼라인 상태를 보정한다.(S16) 이를 위해, 상기 접촉된 프로브 니들(150)을 상기 제1 및 제2 패드(110, 10)로부터 분리한다. 상기 제1 패드 (110) 및 상기 제2 패드(10)와 프로브 니들(150)을 다시 얼라인한다. 이어서, 상기 프로브 니들(150)을 상기 제1 패드(110) 및 제2 패드(10)와 재접촉시킨 후 검사를 수행한다.(S10, S12) 이 후 상기 1차 테스트(S18)를 진행한다.

반면, 상기 프로브 니들(150)이 상기 제2 패드(10) 프로브 영역(10a)에 정상적으로 접촉된 경우(S14)에는, 바로 상기 반도체 소자를 1차 테스트한다.(S18)

상기 1차 테스트는 웨이퍼 번인, 프리레이저 테스트 및 포스트 레이저 테스트 중 어느 하나일 수 있다.

상기 1차 테스트가 완료되면, 상기 접촉된 프로브 니들(150)을 상기 제1 및 제2 패드(110, 10)로부터 분리한다. 상기 반도체 소자의 1차 테스트를 완료한 후, 레이저 리페어 공정 또는 2차 테스트를 더 수행할 수 있다. 이를 위해, 상기 프로브 카드와 상기 제1 패드 및 제2 패드를 얼라인한다. 이어서, 상기 프로브 니들(150)을 상기 제1 패드(110)및 제2 패드(10)와 재접촉시킨다.(S20)

다음에, 이 전의 공정 시에 상기 프로브 니들이 상기 제2 패드의 센싱 영역과 접촉한 적이 있는지를 먼저 확인한다.(S22) 상기 1차 테스트 공정 시에 상기 프 로브 니들(150)이 상기 제2 패드(10)의 센싱 영역(10b)과 접촉한 경우에는, 상기 센싱 영역(10b)이 어택을 받아 상기 센싱 영역(10b)의 형상이 달라질 수 있다. 때문에, 상기 1차 테스트 공정 시에 상기 프로브 니들(150)이 제2 패드(10)의 센싱 영역(10b)과 접촉한 경우에는 상기 프로브 위치에 대한 검사 결과를 완전히 신뢰할 수는 없다.

상기 1차 테스트 공정 시에 상기 프로브 니들(150)이 상기 제2 패드(10)의 센싱 영역(10b)과 접촉한 경우에는, 상기 프로브 니들(150)이 상기 제2 패드와 접촉하는지를 공정을 생략하고 바로 2차 테스트를 진행한다.(S30)

반면, 상기 1차 테스트 시에 상기 프로브 니들(150)이 상기 제2 패드(10)의 센싱 영역(10b)과 접촉하지 않고 정상 위치에서 접촉된 경우에는, 상기 프로브 니들(150)이 상기 제2 패드(10)의 센싱 영역(10b)과 접촉하는 지를 검사한다.(S24)

다음에, 상기 검사 결과 상기 프로브 니들(150)이 상기 제2 패드(10)의 센싱 영역(10b)과 접촉되지 않은 경우에 한하여 2차 테스트를 수행한다.(S30) 만일, 상기 검사 결과 상기 제2 패드(10)의 센싱 영역(10b)이 상기 프로브 니들(150)과 접촉하는 경우(S26)에는 프로브 카드와 패드의 얼라인 상태를 보정하고(S28), 재접촉 시킨후 검사 공정을 반복 수행한다.(S20, S22)

도 26은 반도체 소자 검사 과정을 나타내는 다른 형태의 흐름도이다.

도 26의 공정 과정은 1차 테스트 이 전까지의 공정은 상기 도 25와 동일하다. 상기 도 25를 참조로 설명한 것과 동일한 과정을 수행하여 상기 1차 테스트가 완료되면, 상기 접촉된 프로브 니들(150)을 상기 제1 및 제2 패드(110, 10)로부터 분리한다. 상기 반도체 소자의 1차 테스트를 완료한 후, 레이저 리페어 공정 또는 2차 테스트를 더 수행할 수 있다. 이를 위해, 상기 프로브 카드와 상기 제1 패드 및 제2 패드를 얼라인한다. 이어서, 상기 프로브 니들(150)을 상기 제1 패드(110)및 제2 패드(10)와 재접촉시킨다.(S20)

상기 프로브 니들이 상기 제2 패드의 센싱 영역과 접촉하는 지를 검사한다.(S40) 상기 검사 결과, 상기 프로브 니들이 상기 제2 패드(10)의 센싱 영역(10b)과 접촉되지 않은 경우(S42)에는 바로 2차 테스트를 수행한다.(S48)

상기 검사 결과, 상기 프로브 니들이 상기 제2 패드(10)의 센싱 영역(10b)과 접촉한 경우(S42)에는, 이 전의 공정 시에 상기 프로브 니들이 상기 제2 패드의 센싱 영역과 접촉한 적이 있는지를 먼저 확인한다.

상기 1차 테스트 공정 시에 상기 프로브 니들(150)이 상기 제2 패드(10)의 센싱 영역(10b)과 접촉한 경우에는(S44), 상기 프로브 니들이 상기 제2 패드(10)의 센싱 영역(10b)과 접촉되는지 확인하는 공정을 생략하고 바로 2차 테스트를 진행한다.(S48)

반면, 상기 1차 테스트 시에 상기 프로브 니들(150)이 상기 제2 패드(10)의 센싱 영역(10b)과 접촉하지 않고 정상 위치에서 접촉한 경우(S44)에는, 상기 프로브 카드와 패드들의 얼라인 상태를 보정하고(S46), 재접촉시킨 후 검사 공정을 반복 수행한다. (S20, S40)

이하에서는, 상기 실시예 7 내지 13의 기판에 탑재되어 있는 반도체 소자를 검사하는 방법에 대한 구체적인 실시예를 설명한다.

실시예 14

도 28 및 도 29는 본 발명의 제14 실시예에 따른 반도체 소자가 탑재된 기판의 반도체 소자 검사 방법 중 일부 공정을 설명하기 위한 평면도이다. 본 실시예의 방법은 실시예 7,8,9, 10, 12 및 13의 반도체 소자 검사 시에 동일하게 적용할 수 있다.

우선, 반도체 소자 검사 시의 프리 레이저 테스트 과정에 대해 설명한다.

반도체 소자에 전기적 신호를 입출력하기 위한 제1 패드들 및 프로브 영역과 상기 프로브 영역의 가장자리에 센싱 영역을 포함하는 제2 패드들에 각각 프로브 니들을 접촉시킨다. 구체적으로, 다수의 프로브 니들이 구비되는 프로브 카드를 기판과 얼라인하고, 상기 기판에 형성되어 있는 제1 및 제2 패드들에 프로브 니들들을 접촉시킨다. 이 때, 상기 프로브 카드의 프로브 니들들은 1개 이상의 단위 반도체 소자에 형성되어 있는 제1 및 제2 패드들을 동시에 프로브한다. 상기 프로브되어 있는 단위 반도체 소자들은 후속 공정을 통해 동시에 검사된다.

상기 제1 패드들과 상기 프로브 니들이 전기적으로 연결되었는지를 확인하기 위한 오픈/쇼트 테스트 공정을 수행한다.

오픈/ 쇼트 테스트 공정에서 불량이 발생하지 않으면, 상기 제2 패드들에 접촉한 프로브 니들이 상기 센싱 영역과 접촉되었는지를 검사한다. 상기 프로브 니들이 상기 프로브 영역과 접촉하지 않고 상기 센싱 영역과 접촉하는 경우, 상기 프로브 카드와 상기 제1 및 제2 패드가 서로 정상 위치에서 접촉하지 않은 것으로 볼 수 있다. 이하에서, 상기 검사 공정을 구체적으로 설명한다.

도 28 및 도 29를 참조하면, 상기 프로브 니들(150)을 통해 상기 제2 패드(10)에 선택적으로 -10 내지 -500㎂의 범위 내의 일정 전류를 펄싱한다. 상기 펄싱 공정 시에 한계 전압 레벨을 설정한다. 한계 전압 레벨은 -3 내지 -5V 범위 내에서 설정할 수 있다. 상기 프로브 니들을 통해 상기 제2 패드(10)에 선택적으로 전류를 펄싱할 시에, 전기적 신호를 입출력하는 독립된 채널(channel 4)을 사용한다.

상기 전류가 펄싱된 제2 패드(10)로부터 전압을 측정한다.

만일 도 28에 도시된 것과 같이, 상기 프로브 니들(150)이 프로브 영역(10a)과 접촉되는 경우에는, 상기 프로브 니들들은 상기 제1 및 제2 패드(110, 10)들의 정상 위치에서 접촉하는 것으로 판정할 수 있다. 이 경우, 상기 프로브 영역(10a)은 전기적으로 연결되어 있는 부분이 없기 때문에 플로팅 상태가 된다. 그러므로, 상기 -10 내지 -500㎂의 범위 내의 일정 전류를 펄싱할 시에 한계 전압 레벨 근처까지 음의 전압으로 하강하게 된다.

반면에, 도 29에 도시된 것과 같이, 상기 프로브 니들(150)이 상기 센싱 영역(10b)과 접촉되는 경우에는 상기 프로브 니들(150)들은 상기 제1 및 제2 패드(110, 10)들의 에지 부위에 치우쳐져 접촉하는 것으로 판정할 수 있다. 이 경우, 상기 센싱 영역(10b)은 도전 물질로 이루어지므로, 상기 센싱 회로(14)를 거쳐 전류가 흐르게 된다. 따라서, 상기 센싱 회로(14)의 저항이 작을 경우에는 전압 레벨은 0V 근처까지 증가된다. 더구나, 상기 센싱 영역(10b)이 저항체가 연결되지 않 은 상태로 바로 그라운드 레벨과 연결되어 있는 경우에는 더욱 0V에 가까워 질 것이다.

상기 측정된 전압이 설정된 범위를 벗어나는 경우, 상기 센싱 영역(10b)과 접촉한 것으로 판단한다. 예컨대, 상기 전압 측정 결과 -200㎷ 내지 -6000㎷ 일 경우에 센싱 영역과 접촉하지 않았다고 판단한다. 그러나, 상기 판단 기준이 되는 전압의 범위는 펄싱하는 전류, 센싱 회로 내에 포함된 저항체의 크기 등에 따라 달라지므로 상기 범위로 한정되는 것은 아니다.

상기 프로브 니들(150)이 상기 제2 패드(10)에 센싱 영역(10b)과 접촉되지 않는 경우에는, 정상 위치에 접촉된 것으로 판단하고 바로 상기 반도체 소자에 대한 1차 테스트 공정을 수행한다. 상기 1차 테스트 공정에 포함되는 아이템은 예컨대, 스텐바이 전류 테스트, 동작 전류 테스트, 동작 테스트, 누설 전류 테스트 등을 들 수 있다.

상기 프로브 니들(150)이 상기 제2 패드(10)에 센싱 영역(10b)과 접촉되는 경우에는, 상기 반도체 소자를 1차 테스트하기 이전에 프로브 카드와 제1 및 제2 패드(110, 10)의 얼라인 상태를 보정하여야 한다. 이를 위해, 상기 접촉된 프로브 니들(150)을 상기 제1 및 제2 패드(110, 10)로부터 분리한다. 상기 제1 패드(110) 및 상기 제2 패드(10)와 프로브 카드를 다시 얼라인한다. 이어서, 상기 프로브 니들(150)을 상기 제1 패드 및 제2 패드(110, 10)와 재접촉한다. 이 후에 상기 반도체 소자에 대한 1차 테스트 공정을 수행한다.

상기 1차 테스트 공정이 완료되면, 상기 프로브 니들(150)과 상기 제1 및 제2 패드(110, 10)를 분리한다.

상기 설명한 프리 레이저 테스트 과정이 끝나면, 상기 테스트에서 비정상으로 분류된 칩들 중에서 리페어 가능한 칩을 리페어하는 레이저 리페어 공정을 수행한다.

상기 레이저 리페어 공정이 완료되면, 상기 리페어가 정상적으로 수행되었는지를 확인하기 위한 포스트 레이저 테스트 공정을 수행한다. 상기 포스트 레이저 테스트 공정은 리페어를 수행한 칩들만을 골라서 정상 및 비정상 여부를 확인하는 공정이다.

상기 포스트 레이저 테스트 공정 단계는 상기 프리 레이저 테스트 공정 단계와 매우 유사하다. 그러므로, 중복되는 설명은 생략한다.

상기 제1 패드(10)들과 상기 프로브 니들(150)이 전기적으로 연결되었는지를 확인하기 위한 오픈/쇼트 테스트 공정을 수행한다.

오픈/ 쇼트 테스트 공정에서 불량이 발생하지 않으면, 우선, 프로브 니들(150)과 접촉하고 있는 제1 및 제2 패드(110, 10)들이 이 전의 상기 프리 레이저 테스트 공정에서 프로브 위치 검사 시에 불량이 발생하였는지 여부를 확인한다.

만일, 상기 프리 레이저 테스트 공정 시에 상기 프로브 니들(150)과 상기 제2 패드(10)의 센싱 영역(10b)이 접촉한 경우에는, 바로 2차 테스트를 수행한다. 상기 2차 테스트는 상기 프리 레이저 테스트 공정의 1차 테스트와 동일하게 수행한다.

반면에, 상기 프리 레이저 테스트 공정 시에 상기 프로브 니들과 상기 제2 패드(10)의 프로브 영역(10a)이 정상적으로 접촉한 경우에는, 상기 제2 패드(10)들에 접촉한 프로브 니들(150)이 상기 센싱 영역(10b)과 접촉되었는지를 검사한다. 상기 검사의 세부 단계는 상기 프리 레이저 테스트 공정과 동일하다.

상기 검사 결과, 상기 프로브 니들(150)이 상기 제2 패드(10)의 센싱 영역(10b)과 접촉되지 않는 경우에는 정상 위치에서 접촉한 것으로 판단하고 바로 상기 반도체 소자에 대한 2차 테스트 공정을 수행한다. 그러나, 상기 프로브 니들(150)과 상기 제2 패드(10)에 센싱 영역(10b)이 접촉되는 경우에는, 상기 프로브 카드와 제1 및 제2 패드(110, 10)의 얼라인 상태를 보정한 후 재접촉시킨 후에 2차 테스트 공정을 수행한다.

이어서, 상기 프리 레이저 테스트 공정 및 포스트 레이저 테스트 공정에서 정상적인 반도체 소자로 판정된 칩에 대해 파이널 테스트 공정을 수행한다.

상기 파이널 테스트 공정도 상기 포스트 레이저 테스트 공정과 동일한 공정 순서로 수행한다. 구체적으로, 상기 파이널 테스트 공정은 상기 오픈 쇼트 테스트 및 프로브 카드의 라인 상태를 검사하는 공정을 상기 포스트 레이저 테스트 공정과 동일하게 수행한다. 상기 공정들을 완료한 후 실제적인 전기적 테스트 공정인 3차 테스트를 수행한다. 상기 3차 테스트는 상기 1차 및 2차 테스트 공정과 각 아이템들을 테스트하는 조건이 다르다.

상기 과정을 통해 반도체 소자를 검사하기 위한 EDS 공정을 완료한다.

실시예 15

도 30은 본 발명의 제15 실시예에 따른 반도체 소자가 탑재된 기판의 반도체 소자 검사 방법 중 일부 공정을 설명하기 위한 단면도이다. 본 실시예의 방법은 실시예 7,8,9, 10, 12 및 13의 반도체 소자 검사 시에 동일하게 적용할 수 있다.

본 실시예는 패드와 프로브 니들의 접촉 위치를 검사하는 단계를 제외하고는 상기 제14 실시예의 방법과 동일하다. 따라서, 상기 접촉 위치를 검사하는 단계만을 설명한다.

상기 제14 실시예에서 설명한 것과 같이, 반도체 소자에 전기적 신호를 입출력하기 위한 제1 패드들 및 프로브 영역과 상기 프로브 영역의 가장자리에 센싱 영역을 포함하는 제2 패드들에 각각 프로브 니들이 접촉되어 있다.

도 30을 참조하면, 상기 프로브 니들(150)을 통해 상기 제1 패드(110)로 전기적 신호를 입출력하기 위한 다수의 채널(CH1, CH2, CH3)이 구비된다. 상기 채널들은 각각의 제1 패드(110)들에 1개씩 전기적으로 연결된다. 상기 제1 패드(110)들 중 어느 하나에 연결되어 있는 채널(CH3)은 상기 제2 패드(10)와 접촉된 프로브 니들(150)과 공통으로 연결된다. 상기 제2 패드(10)와 연결되어 있는 채널은 공통 채널(CH3)이라하여 설명한다.

상기 제2 패드(10)와 전기적으로 연결되어 있는 공통 채널(CH3)을 사용하여, 상기 프로브 니들(150)을 통해 상기 제2 패드(10)에 선택적으로 -10 내지 -500㎂의 범위 내의 일정 전류를 펄싱한다. 상기 펄싱 공정 시에 한계 전압 레벨을 설정한다. 한계 전압 레벨은 -3 내지 -5V 범위 내에서 설정할 수 있다. 상기 센싱 채널을 사용하여 전류를 펄싱하는 경우, 상기 제2 패드(10) 뿐 아니라 상기 센싱 채널과 연결되는 제1 패드(110)에도 전류가 인가된다.

상기 전류가 펄싱된 제2 패드로부터 전압을 측정한다.

상기 제1 패드(110)로 인가된 전류는 프로텍션 회로(112)를 거쳐 그라운드로 흐르게 된다. 또한, 상기 프로브 니들(150)이 제2 패드(10)의 프로브 영역(10a)과 접촉되는 경우에는, 상기 프로브 영역(10a)은 전기적으로 연결되어 있는 부분이 없기 때문에 플로팅 상태가 된다.

반면에, 상기 프로브 니들(150)이 제2 패드(10)의 센싱 영역(10b)과 접촉되는 경우에는, 상기 전류는 센싱 회로를 거쳐 그라운드로 흐르게 된다. 이 경우, 상기 제1 패드(110) 및 제2 패드(10)에 각각 전류 패스(curret path)가 생기게 되어 상기 프로브 니들(150)이 제2 패드(10)의 프로브 영역과 접촉되는 경우에 비해 전압 레벨이 더 0에 가까워지게 된다.

이와 같은 전압 레벨의 차이를 이용하여 정상 위치에서 접촉된 경우의 전압 레벨의 범위를 설정한다. 상기 측정된 전압이 설정된 범위를 벗어나는 경우, 상기 센싱 영역과 접촉한 것으로 판단한다.

본 실시예의 방법으로 접촉 위치를 검사하는 경우는 상기 반도체 소자에서 제1 패드의 프로텍션 회로에 구비되는 저항체에 비해 상기 제2 패드의 센싱 회로에 구비되는 저항체의 저항값이 더 낮게 형성되어 있는 것이 접촉 위치를 검사하기에 더 적합하다.

상기 프로브 카드와 기판이 서로 정상 위치에서 접촉하였는지를 검사하는 공정 이외에는 상기 제14 실시예와 동일하게 수행한다.

실시예 16

이하에서, 본 발명의 제16 실시예에 따른 반도체 소자가 탑재된 기판의 반도체 소자 검사 방법을 설명한다. 본 실시예의 방법은 실시예 11의 반도체 소자 검사 시에 적용할 수 있다.

본 실시예는 패드와 프로브 니들의 접촉 위치를 검사하는 단계를 제외하고는 상기 제14 실시예의 방법과 동일하다. 따라서, 상기 접촉 위치를 검사하는 단계만을 설명한다. 이하, 도 20을 참조로 하여 설명한다.

상기 실시예 14에서 설명한 것과 같이, 반도체 소자에 전기적 신호를 입출력하기 위한 제1 패드(210)들 및 프로브 영역과 상기 프로브 영역의 가장자리에 센싱 영역을 포함하는 제2 패드(20)들에 각각 프로브 니들이 접촉되어 있다.

상기 프로브 니들을 통해 상기 제2 패드(20)에 선택적으로 -10 내지 -500㎂의 범위 내의 일정 전류를 펄싱한다. 상기 펄싱 공정 시에 한계 전압 레벨을 설정한다. 한계 전압 레벨은 -3 내지 -5V 범위 내에서 설정할 수 있다. 상기 프로브 니들을 통해 상기 제2 패드(20)에 선택적으로 전류를 펄싱할 시에, 전기적 신호를 입출력하는 독립된 채널을 사용한다.

상기 전류가 펄싱된 제2 패드(20)로부터 전압을 측정한다.

만일, 상기 프로브 니들이 프로브 영역(20a)과 접촉되는 경우에는, 상기 프로브 영역(20a)이 도전 물질로 이루어지므로 상기 프로브 영역(20a)과 연결되어 있는 상기 센싱 회로(24, 도6 참조)를 통해 그라운드 레벨로 전류가 흐르게 된다. 따라서, 상기 센싱 회로(24)의 저항이 작을 경우에는 전압 레벨이 0V 근처까지 증가된다. 더구나, 상기 프로브 영역(20a)에 저항이 연결되지 않은 상태로 그라운드 레벨과 연결되어 있는 경우에는 더욱 0V에 가까워 질 것이다.

반면에, 상기 프로브 니들이 센싱 영역(20b)과 접촉되는 경우에는 상기 센싱 영역(20b)이 절연 물질로 이루어지고 전기적으로 연결되어 있는 부분이 없기 때문에 플로팅 상태가 된다. 때문에, 상기 -10 내지 -500㎂의 범위 내의 일정 전류를 펄싱할 시에 한계 전압 레벨 근처까지 음의 전압으로 하강하게 된다.

이와 같은 전압 레벨의 차이를 이용하여 정상 위치에 접촉되었을 경우의 전압 레벨의 범위를 설정한다. 상기 측정된 전압이 설정된 범위를 벗어나는 경우, 상기 센싱 영역과 접촉한 것으로 판단한다.

다른 방법으로, 상기 제1 패드(210)들 중 어느 하나에 연결되어 있는 채널을 상기 제2 패드(20)와 접촉된 프로브 니들과 전기적으로 연결시켜 상기 채널을 공통으로 사용할 수도 있다. 이 때에도 동일한 방법으로 상기 프로브 카드와 기판이 서로 정상 위치에서 접촉하였는지를 검사할 수 있다.

실시예 17

반도체 소자 테스터(400)는 크게 프로브 카드를 장착하기 위한 프로브 카드 장착부(402)가 구비된다. 장착되는 프로브 카드는 기판의 반도체 소자들에 형성되어 있는 제1 패드 및 제2 패드와 프로브 니들이 접촉하도록 형성되어 진다. 기판에 형성되어 있는 반도체 소자가 달라지는 경우, 상기 소자 내에 형성되어 있는 패드의 위치 및 사이즈가 달라진다. 그러므로, 상기 테스트 하고자하는 반도체 소자가 변경되었을 경우 이에 적합한 프로브 카드를 재장착할 수 있도록 구성되어 있다.

테스트 대상 반도체 소자의 테스트 아이템별로 각 테스트 조건들이 저장되어 있는 테스트 프로그램부(404)가 구비된다. 상기 테스트 프로그램부(404)에 의해 상기 테스트 대상 반도체 소자에 적합한 프로그램을 불러내어 테스트를 진행할 수 있다.

상기 반도체 소자에 전기적 신호를 입출력하기 위한 제1 패드 및 상기 제1 패드에 접촉된 프로브 니들의 얼라인 상태를 검사하기 위한 제2 패드에 각각 전기적 신호를 인가하는 신호 인가부(406)가 구비된다. 상기 신호 인가부(406)는 상기 테스트 프로그램부(404)에 저장되어 있는 각 테스트 조건들대로 상기 반도체 소자에 형성된 제1 및 제2 패드에 전기적인 신호를 인가한다. 상기 신호 인가부(406)는 상기 제1 및 제2 패드로 전기적 신호를 인가하고 출력하기 위한 다수의 채널을 포함한다. 상기 채널은 적어도 하나의 반도체 소자 내에 구비되는 제1 패드들의 유효 개수와 동일한 개수만큼 구비되어야 한다. 여기서, 상기 제1 패드들의 유효 개수는 각 테스트 아이템들을 진행할 시에 적어도 1번 이상 신호의 입출력이 요구되는 제1 패드의 개수를 의미한다.

상기 제1 및 제2 패드로부터 출력되는 전기적 신호를 측정하는 신호 측정부(408)가 구비된다.

상기 신호 측정부(408)로부터 측정된 결과를 입력받고, 반도체 소자의 테스트 진행 여부를 지시하는 제어부(310)가 구비된다.

예컨대, 신호 측정부(408)는 상기 프로브 니들이 정상 위치에 접촉하고 있는지를 확인하기 위하여 상기 제2 패드로부터 전압 레벨을 측정한다. 다음에, 상기 제어부(310)는 상기 전압 레벨이 설정된 범위를 벗어나지 않은 경우에 한하여 반도체 소자의 테스트 진행 여부를 지시한다.

상기 설명한 반도체 소자 테스터를 사용하여, 상기 프로브 니들이 정상 위치에서 접촉하고 있는지를 확인한 이 후에 동작 관련 및 전류 관련 테스트를 진행할 수 있다.

상술한 바와 같이 본 발명에 의하면, 프로브 센싱 패드를 이용하여 EDS 공정 시에 프로브 니들이 패드와 정상적인 위치에 접촉하고 있는지를 확인한 이 후에 동작 관련 및 전류 관련 테스트를 진행할 수 있다.

상기 프로브 니들이 반도체 소자에 구비되는 패드들과 정상적인 위치에서 접촉되지 못하고 한쪽으로 치우쳐 있는 경우 바로 얼라인 상태를 바로잡을 수 있다. 때문에, 상기 프로브 니들의 접촉에 따른 프로브 센싱 패드의 에지 부위의 어택을 최소화할 수있다. 이로 인해, 상기 프로브 센싱 패드의 품질 불량을 최소화할 수 있다.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

프로브 니들이 접촉하는 프로브 영역; 및

상기 프로브 니들이 상기 프로브 영역을 벗어나서 접촉하고 있는가를 센싱하기 위하여 상기 프로브 영역의 가장자리와 접하여 있는 센싱 영역을 포함하는 것을 특징으로 하는 프로브 센싱용 패드.
제1항에 있어서, 상기 센싱 영역은 도전성 물질로 이루어진 것을 특징으로 하는 프로브 센싱용 패드.
제2항에 있어서, 상기 도전성 물질은 금속인 것을 특징으로 하는 프로브 센싱용 패드.
제2항에 있어서, 상기 프로브 영역은 전체가 절연 물질로 이루어진 것을 특징으로 하는 프로브 센싱용 패드.
제4항에 있어서, 상기 절연 물질은 실리콘 산화물 또는 실리콘 질화물인 것을 특징으로 하는 프로브 센싱용 패드.
제2항에 있어서, 상기 프로브 영역은,

상기 센싱 영역과 접하여 절연 물질로 이루어진 제1 영역과

상기 제1 영역에 접하여 상기 절연물질보다 견고한 물질로 이루어진 제2 영역으로 이루어진 것을 특징으로 하는 프로브 센싱용 패드.
제6항에 있어서, 상기 견고한 물질은 금속인 것을 특징으로 하는 프로브 센싱용 패드.
제1항에 있어서, 상기 센싱 영역은 절연 물질로 이루어진 것을 특징으로 하는 프로브 센싱용 패드.
제8항에 있어서, 상기 절연 물질은 실리콘 산화막 또는 실리콘 질화막인 것을 특징으로 하는 프로브 센싱용 패드.
제8항에 있어서, 상기 프로브 영역은 전체가 도전 물질로 이루어진 것을 특징으로 하는 프로브 센싱용 패드.
제10항에 있어서, 상기 도전 물질은 금속인 것을 특징으로 하는 프로브 센싱용 패드.
제1항에 있어서, 상기 프로브 센싱용 패드는 정사각형 형상을 갖는 것을 특 징으로 하는 프로브 센싱용 패드.
제12항에 있어서, 상기 정사각형 형상의 프로브 센싱용 패드에서, 상기 센싱 영역은 프로브 니들의 슬라이딩 방향과 수직한 적어도 하나의 변의 가장자리에 구비되는 것을 특징으로 하는 프로브 센싱용 패드.
제1항에 있어서, 상기 프로브 센싱용 패드는 프로브 니들의 슬라이딩방향과 평행한 변이 더 긴 직사각형의 형상을 갖는 것을 특징으로 하는 프로브 센싱용 패드.
제14항에 있어서, 상기 직사각형 형상의 프로브 센싱용 패드에서, 상기 센싱 영역은 프로브 니들의 슬라이딩 방향과 수직한 적어도 하나의 변의 가장자리에 구비되는 것을 특징으로 하는 프로브 센싱용 패드.
제1항에 있어서, 상기 센싱 영역은 상기 프로브 영역의 가장자리를 둘러싸도록 형성된 것을 특징으로 하는 프로브 센싱용 패드.
제1항에 있어서, 상기 센싱 영역 및 상기 프로브 영역의 상부 표면은 동일 평면상에 위치하는 것을 특징으로 하는 프로브 센싱용 패드.
제1항에 있어서, 상기 센싱 영역 및 상기 프로브 영역의 상부 표면은 단차를 갖는 것을 특징으로 하는 프로브 센싱용 패드.
제1항에 있어서, 상기 센싱 영역의 폭은 2 내지 20㎛ 인 것을 특징으로 하는 프로브 센싱용 패드.
칩 영역에 구비된 예비 반도체 소자로 전기적 신호를 입출력하기 위한 제1 패드; 및

프로브 니들이 접촉하는 프로브 영역 및 상기 프로브 니들이 상기 프로브 영역을 벗어나서 접촉하고 있는가를 센싱하기 위하여 상기 프로브 영역의 가장자리와 접하여 있는 센싱 영역을 포함하는 제2 패드를 구비하는 반도체 소자가 탑재된 기판.
제20항에 있어서, 상기 제2 패드는 칩 영역에 구비하는 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제20항에 있어서, 상기 제2 패드는 칩 영역과 칩 영역 사이에 해당하는 스크라이브 영역에 구비하는 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제20항에 있어서, 상기 제2 패드는 기판에 형성된 각각의 단위 반도체 소자 내에 적어도 1개씩을 구비하는 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제20항에 있어서, 상기 제2 패드는 하나의 단위 반도체 소자 내에 다수개를 구비하고, 상기 단위 반도체 소자 내에 형성되는 제2 패드들은 상기 센싱 영역의 사이즈가 각기 다른 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제20항에 있어서, 상기 제2 패드는 하나 이상의 단위 반도체 소자로 이루어진 그룹 내에 1개씩 구비하는 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제20항에 있어서, 상기 제1 패드 및 제2 패드는 동일한 가장자리 형상(edge shape) 및 동일한 크기(size)를 갖는 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제20항에 있어서, 상기 제2 패드는 상기 패드에 프로브되는 프로브 니들의 슬라이딩 방향과 평행한 방향의 길이가 상기 제1 패드와 동일한 것을 특징으로 반도체 소자가 탑재된 기판.
제20항에 있어서, 상기 제2 패드의 프로브 영역 하부면 및 기판 사이에는 절연막 패턴만이 구비되는 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제28항에 있어서, 상기 절연막 패턴은 실리콘 산화물로 이루어진 것을 특징 으로 하는 반도체 소자가 탑재된 기판.
제28항에 있어서, 상기 절연막 패턴의 측면에는 프로브 데미지를 방지하기 위한 장벽층 패턴이 구비되는 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제30항에 있어서, 상기 장벽층 패턴은 금속으로 이루어 진 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제20항에 있어서, 상기 제2 패드의 프로브 영역은 절연 물질로 이루어지고, 상기 제2 패드의 센싱 영역은 도전 물질로 이루어지는 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제32항에 있어서, 상기 센싱 영역은 그라운드 레벨과 연결된 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제32항에 있어서, 상기 센싱 영역은 저항체 및 그라운드 레벨과 연결된 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제34항에 있어서, 상기 저항체는 저항 또는 다이오드를 포함하는 것을 특징 으로 하는 반도체 소자가 탑재된 기판.
제20항에 있어서, 상기 제2 패드의 프로브 영역 하부면 및 기판 사이에는 반도체 소자를 이루는 소자 구조물들이 구비되는 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제36항에 있어서, 상기 프로브 영역에서 상기 센싱 영역과 접하여 있는 제1 영역은 절연 물질로 이루어지고, 상기 제1 영역에 접하는 제2 영역에는 상기 절연물질보다 견고한 물질로 이루어지고, 상기 센싱 영역은 도전성 물질로 이루어지는 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제37항에 있어서, 상기 센싱 영역은 저항체 및 그라운드 레벨과 연결된 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제37항에 있어서, 상기 제2 영역의 상부면 및 상기 센싱 영역의 상부면은 동일한 평면상에 있고, 상기 제1 영역의 상부면은 상기 제2 영역의 상부면에 비해 낮게 위치하는 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제39항에 있어서, 상기 제2 영역 및 상기 센싱 영역의 표면에는 보호용 절연막이 형성된 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제40항에 있어서, 상기 보호용 절연막은 상기 제1 영역을 이루는 절연 물질과 동일한 물질로 형성된 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제40항에 있어서, 상기 보호용 절연막은 상기 프로브 니들이 접촉할 시에 접촉 압력에 의해 제거될 수 있는 두께를 갖는 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제20항에 있어서, 상기 제2 패드의 프로브 영역은 도전 물질로 이루어지고, 상기 제2 패드의 센싱 영역은 절연 물질로 이루어지는 것을 특징으로 하는 반도체 소자가 탑재된 기판.
제43항에 있어서, 상기 프로브 영역은 저항체 및 그라운드 레벨과 연결된 것을 특징으로 하는 반도체 소자가 탑재된 기판.
i)반도체 소자에 전기적 신호를 입출력하기 위한 제1 패드 및 프로브 영역과 상기 프로브 영역의 가장자리에 센싱 영역을 포함하는 제2 패드에 각각 프로브 니들을 접촉시키는 단계;

ii)상기 제2 패드에 접촉한 프로브 니들이 상기 센싱 영역과 접촉되었는지를 검사하는 단계; 및

iii) 상기 검사의 결과에 따라서, 상기 제1 패드에 전기적 신호를 인가하여 상기 반도체 소자를 1차 테스트하는 단계를 수행하는 것을 특징으로 하는 반도체 소자 검사 방법.
제45항에 있어서, 상기 ii) 단계는,

상기 프토브 니들을 통해 제1 패드들은 모두 그라운드 레벨로 유지시키는 단계;

상기 프로브 니들을 통해 상기 제2 패드에 선택적으로 전류를 펄싱하는 단계;

상기 전류가 펄싱된 제2 패드로부터 전압을 측정하는 단계; 및

상기 측정된 전압 레벨이 설정된 범위를 벗어나는 경우에 상기 센싱 영역과 접촉한 것으로 판단하는 단계를 수행하여 이루어지는 것을 특징으로 하는 반도체 소자 검사 방법.
제45항에 있어서, 상기 프로브 니들을 통해 상기 제2 패드에 선택적으로 전류를 펄싱할 시에, 전기적 신호를 입출력하는 독립된 채널을 사용하여 전류를 펄싱하는 것을 특징으로 하는 반도체 소자 검사 방법.
제45항에 있어서, 상기 프로브 니들을 통해 상기 제2 패드에 선택적으로 전 류를 펄싱할 시에, 상기 제1 패드중 어느 하나의 패드로 전기적 신호를 입출력하는 채널을 사용하여 전류를 펄싱하는 것을 특징으로 하는 반도체 소자 검사 방법.
제45항에 있어서, 상기 제2 패드에 센싱 영역과 상기 프로브 니들과 접촉되는 경우에는 상기 반도체 소자를 테스트하기 이전에,

상기 접촉된 프로브 니들을 상기 제1 및 제2 패드로부터 분리하는 단계;

상기 제1 패드 및 상기 제2 패드와 프로브 니들을 얼라인하는 단계; 및

상기 프로브 니들을 상기 제1 패드 및 제2 패드와 재접촉시키는 단계를 더 수행하는 것을 특징으로 하는 반도체 소자 검사 방법.
제45항에 있어서, 상기 반도체 소자를 테스트를 수행한 이 후에,

i)상기 접촉된 프로브 니들을 상기 제1 및 제2 패드로부터 분리하는 단계;

ii)상기 제1 패드 및 상기 제2 패드와 프로브 니들을 얼라인하는 단계;

iii)상기 프로브 니들을 상기 제1 패드 및 제2 패드와 접촉시키는 단계;

iv)상기 제2 패드의 센싱 영역이 상기 프로브 니들과 접촉되는지 확인하는 단계; 및

v) 상기 검사의 결과에 따라서, 이 전에 수행된 테스트 조건과 다른 조건으로 상기 반도체 소자를 2차 테스트하는 단계를 더 수행하는 것을 특징으로 하는 반도체 소자 검사 방법.
제50항에 있어서, 상기 1차 테스트 공정 시에 상기 제2 패드의 센싱 영역이 상기 프로브 니들과 접촉한 경우에는, 상기 iv) 단계를 생략하는 것을 특징으로 하는 반도체 소자 검사 방법.
제50항에 있어서, 상기 1차 테스트 시에 상기 제2 패드의 센싱 영역이 상기 프로브 니들과 접촉된 경우에는, 상기 iv) 단계의 결과에 관계없이 상기 2차 테스트를 수행하는 것을 특징으로 하는 반도체 소자 검사 방법.
제50항에 있어서, 상기 1차 테스트 시에 상기 제2 패드의 센싱 영역이 상기 프로브 니들과 접촉되지 않은 경우에는,

상기 ii) 단계에서 상기 제2 패드의 센싱 영역이 상기 프로브 니들과 접촉되지 않은 경우에 한하여 2차 테스트를 수행하는 것을 특징으로 하는 반도체 소자 검사 방법.
삭제