JP4570446B2 - 半導体ウェハーおよびその検査方法 - Google Patents

Description

本発明は、半導体ウェハーおよびその検査方法に関し、ウェハーレベルで検査を行うための位置合せパターンを備える半導体ウェハーおよび、そのウェハーレベルでの検査方法に係る技術である。

従来、半導体ウェハーには複数の半導体素子を形成しており、各半導体素子はウェハーレベルで検査を行うための位置合わせパターンを備えている。図２５は、従来の半導体ウェハーの一部分を拡大して示すものであり、一つの半導体素子における位置合わせパターンの構成図である。

図２５において、半導体ウェハー１に形成された半導体素子２の内部の回路をプローブテストする際には、複数のプローブ３を備えるプローブカードにより、半導体ウェハー１に形成された複数の半導体素子２、例えば１〜１６個の半導体素子２が同時に検査される。

これらの半導体素子２の内部には複数の電極端子４が形成されており、そのうちの隣接し合う一対の電極端子４の１組が位置合せパターン５として使用される。この位置合せパターン５は、プローブカードの各プローブ３と各電極端子４とを接触させる際に、各プローブ３が対応する各電極端子４に対して適正な位置か否を電気的手段により検出し、不正位置の場合は再設定するために使用されている（例えば、特許文献１参照）。

以下に位置合せパターン５の構成を説明する。位置合わせパターン５は第１の電極端子部６と第２の電極端子部７とからなる。第１の電極端子部６は、位置合せパターン５として使用する一方の電極端子４において半導体素子２の内部回路と接続する環状の検出部電極端子８と、隣接する電極端子９（位置合せパターン５として使用する他方の電極端子４）、検出部電極端子８と電極端子９を接続する配線１０とからなる。

第２の電極端子部７は、位置合せパターン５として使用する一方の電極端子４において検出部電極端子８の内側に絶縁された隙間１１をおいて形成され、半導体素子２の内部回路や外部端子と接続されない導通部電極端子１２で構成されている。

図２５において開口１３は半導体素子２の全面を覆って形成された保護膜から電極端子４を露出させるために保護膜を取り除いた部分を示すものである。
以下に位置合せパターン５を用いたプローブ３群と電極端子４群との適正位置検出法を説明する。検出部電極端子８に電気的接続された電極端子９と導通部電極端子１２とに、異なる電圧を印加された２本のプローブ３のそれぞれを接触させて両プローブ３間に流れる電流をモニターする。

そして、検出部電極端子８に内部出力信号のみが観測される場合を、電極端子４群に対してプローブ３群が適正位置にあると判定し、内部出力信号以外の信号が混信して観測される場合を、導通部電極端子１２に接触すべきプローブ３が導通部電極端子１２から逸脱して環状の検出部電極端子８に接触し、導通部電極端子１２と内部出力回路との間に電流が流れている状態にあって、電極端子４群に対してプローブ３群が不適正位置にあると判定する。

図２６は、従来の他の位置合わせパターンを示す構成図である。図２６において、位置合わせパターン５は、半導体ウェハー１に形成された複数の半導体素子２の間のスクライブライン１５に三つの電極端子４を一列に並べて配置し、それらを配線１６で接続し、中央の電極端子４の大きさを両側の電極端子４より小さく設けて構成している（例えば、特許文献２参照）。

この位置合せパターン５を用いたプローブ３群と電極端子４群との適正位置検出法では、両側の電極端子４に電圧印加し、中央の電極端子４の電気信号をモニターする。そして、中央のプローブ３から電気信号を観測できる場合を、各プローブ３がそれぞれ三つの電極端子４に接触している状態にあって、電極端子４群に対してプローブ３群が適正位置にあると判定し、中央のプローブ３から電気信号が観測できない場合を、中央のプローブ３が中央の電極端子４から逸脱している状態にあって、電極端子４群に対してプローブ３群が不適正位置にあると判定する。
特開平５−３４３４８７号公報 特開平６−０４５４１９号公報

上述したように、従来の半導体素子のウェハーレベル（ウェハー状態）での電気的特性検査やバーンインによる潜在不良選別（スクリーニング）検査は多数のプローブを備えたプローブカードを用いて行われていた。

しかし、技術動向やコスト面からの要求により、１枚の半導体ウェハー内に多くの半導体素子を形成する技術が重要性を増しており、半導体素子の内部回路の微細化と併せて電極端子間を狭寸法化したり、電極端子直下や近接位置の下層部に回路素子を配設して半導体素子を小面積化することが行われている。

その結果、ウェハーレベルでの特性検査やバーンイン検査時において、半導体素子を覆う不導体層の開口で露出する電極端子と各プローブ先端との位置ずれによって開口周囲の不導体層を破壊することや、プローブ先端の集中荷重によって電極端子下層の回路素子の破壊を生じることがあり、プローブカードを使用して特性検査やバーンイン検査を実施する際、現状での位置合せ精度や検査効率に多大な課題があった。

その一つは、ウェハーレベルでプローブカードのプローブを電極端子に接触させて内部回路を検査する際に、検査用のプローブに塑性変形が生じることやプローブ先端部の接触面積に対して電極端子の面積が十分大きいことのために、接触時のプローブ圧によってプローブ先端部が滑り、各電極端子の中心位置に各プローブ先端部を正確に位置合せできないことである。

その結果、検査の進行と共にプローブ先端部が不導体層である保護膜の開口において露出する電極端子の中心位置から逸脱し、最後は開口周囲の保護膜に至って保護膜を破損し、半導体素子の外観だけでなく、著しい場合には電気的特性に影響する原因となっていた。

この外観上や信頼性上の不良を検出し、除去するには、人力や外観検査装置に依存するしか方法がなく、現状では多大な工数を要する顕微鏡下での目視検査や高価な外観検査装置による検査が行われている。

しかし、それでも外観上の不良を発見できず、電極端子下層の不導体層の微小欠陥により電気的特性に影響をきたす不良が、外観検査をすり抜けて後の電気的特性検査工程まで残り、その除去のための工数を要するという問題があった。

また、現状の多数のプローブを備えたプローブカードを用いた検査では、半導体素子の電極端子の直下や近接位置の下層部に回路素子が形成された場合に、電極端子とプローブの接触時に細いプローブ先端部に非常に大きな集中荷重（接触部面積が２０μｍφのプローブ先端部に５ｇ重／本の荷重が加えられると、下層の不導体層に１６００ｋｇ／ｃｍ2の圧力がかかる）が加わる。このため、電極端子の直下や近接位置の下層部の不導体層とともに回路素子に破壊もしくは微小欠陥が生じ半導体素子の電気的特性が劣化し、歩留まりの低下によって製造コストを下げることが困難になるという問題があった。

さらに、ウェハーレベルでバーンイン検査を行う場合において、特性検査部材の検査用プローブ群を半導体素子上の電極端子群に接触させた状態で雰囲気を長時間高温に保った時に、一般にプローブはタングステン系の材料が使用されるので、プローブと電極端子の接触部が酸化し電気抵抗の増加を生じ、安定した検査が困難となる。その対策として接触部の酸化を防止するために大量の不活性ガス雰囲気中でバーンインを行っていたが、製造コストが高くなるという問題があった。

以上のような課題に対して本発明の目的は、電極端子の直下もしくはその周辺に回路素子を備えた高集積半導体素子に対してウェハーレベルにおいて行う電気的特性検査やバーンインによる潜在不良選別（スクリーニング）検査を効率化するものであり、バンプ電極を有するコンタクターを使用して行う検査において、各バンプ電極と対応する半導体素子の電極端子との接触を位置ずれすることなく行うことができる位置合せパターンを備えた半導体ウェハーとその検査方法を提供することにある。

上記課題を解決するために、本発明の半導体ウェハーは、複数の半導体素子および位置合わせパターンを形成した半導体ウェハーであって、位置合わせパターンは半導体ウェハー上に形成した下層絶縁層と導体層と上層絶縁層からなり、導体層の一側をなす検出部電極端子と導体層の他側をなす導通部電極端子がそれぞれに対応して上層絶縁層に形成した開口において露出し、検出部電極端子が下層絶縁層に至る複数の貫通孔を有し、各貫通孔は一列状に干渉しない間隔で配置するとともに、その寸法が一定比率で異なる構造を備えるものである。

また、位置合わせパターンは、上層絶縁層に形成した一つの開口においてその四辺の各辺側からそれぞれ異なる検出部電極端子の導体層が部分的に露出し、各検出部電極端子に導通する導通部電極端子の導体層がそのそれぞれに対応して上層絶縁層に形成した各開口において露出する構造を備えるものである。

また、位置合わせパターンは、上層絶縁層に形成した一つの開口において環状に露出する複数の検出部電極端子の導体層を同芯状に間隔をあけて多重に配置し、各検出部電極端子に導通する導通部電極端子の導体層がそのそれぞれに対応して上層絶縁層に形成した各開口において露出する構造を備えるものである。

本発明の半導体ウェハーの検査方法は、半導体ウェハーに対して、半導体ウェハー上の半導体素子および位置合わせパターンの電極端子に対してミラー反転状に配置されたバンプ電極群を備えるコンタクターを用いて、バーンイン検査もしくは電気的特性検査をウェハーレベルで行う検査方法であって、コンタクターを半導体ウェハーに位置合わせするのに際し、半導体ウェハーの複数の半導体素子および位置合わせパターンの各電極端子とコンタクターの各バンプ電極を正常位置関係に合わせて接触させる位置合わせ工程において、半導体ウェハー内の少なくとも２箇所に配置した位置合わせパターンの各電極端子とコンタクターの位置合わせ用バンプ電極との位置ずれ情報を電気的に検出してモニタリングするものである。

以上、説明したように本発明は、高度に進歩した構造の半導体素子が形成された半導体ウェハーに対してウェハー状態でバーンイン検査や電気的特性検査を行う際に、位置合わせパターンを用いて半導体ウェハーの電極端子とコンタクターのバンプ電極との位置合わせを正確な位置関係に維持して接触させることができ、プローブの電極端子への集中荷重が回避でき、高品質、高効率、低価格のウェハーレベル検査が実現できる。

以下に、本発明の実施の形態を図面を参照して説明する。
（実施形態１）
図１は、本発明の第１の実施形態における半導体ウェハーと、半導体素子をウェハーレベルで検査するコンタクターの平面図であり、図１（ａ）は半導体ウェハーの平面図、図１（ｂ）はコンタクターの平面図である。

図１（ａ）において、半導体ウェハー２１は複数の半導体素子２２と、各半導体素子２２の間にスクライブ用のスクライブライン２３と、ウェハー状態でバーンイン検査や特性検査を行う際に使用されるスクライブライン２３内のウェハーレベル検査用の位置合せパターン２５とからなり、半導体素子２２には外部と接続する電極端子２４が形成されている。ここでは、直角に交差するスクライブライン２３のそれぞれに複数の位置合わせパターン２５を形成している。

図１（ｂ）において、ウェハー状態でバーンイン検査や特性検査を行うための検査ツールであるコンタクター３０は、複数個の半導体素子２２またはすべての半導体素子２２を検査するために、基板上に各半導体素子２２の各電極端子２４および位置合せパターン２５と対面対向して接続されるバンプ電極３１を備えている。

コンタクター３０を用いて半導体ウェハー１内の各半導体素子２の検査を実施するのに先立ち、両者が正常な位置関係で接触したのを確認後検査する必要がある。
図２は位置合わせパターン２５の平面図である。図３および図４は、図１（ａ）のＡ−Ａ矢視断面図であり、検査時にスクライブライン２３において半導体ウェハー２１とコンタクター３０を接触させた状態を示し、図３、図４はそれぞれ、半導体ウェハー２１の位置合わせパターン２５とコンタクター３０のバンプ電極３１とが正常位置で接触した場合と、位置ずれを生じて接触した場合を示している。

図２〜図４において、半導体ウェハー２１上には下層絶縁層３２が、下層絶縁層３２上には導体層３３が形成されており、導体層３３上には上層絶縁層３４が開口３５を設けて形成されている。

位置合わせパターン２５の検出部電極端子３８と導通部電極端子３９は、位置合わせパターン２５を形成するひと続きの導体層３３にそれぞれの領域を形成したものであり、検出部電極端子３８を形成する領域の導体層３３に貫通孔４０を設けている。半導体ウェハー２１上に下層絶縁層３２および導体層３３を覆って形成する上層絶縁層３４は、検出部電極端子３８と導通部電極端子３９のそれぞれの上方において開口３５が設けられている。

導通部電極端子３９は上層絶縁層３４の開口３５内で導体層３３が矩形状に露出する形状をなし、検出部電極端子３８は上層絶縁層３４の開口３５内で導体層３３がドーナツ状に露出する形状をなして中央部の貫通孔４０に導体層３３がない。

図３に示すように、半導体ウェハー２１とコンタクター３０が正常に位置合わせされた状態において、検出部電極端子３８の側に位置する一方のバンプ電極３１は、検出部電極端子３８の導体層３３の存在しない中央部の貫通孔４０に対応して位置し、導体層３３と接触しない。導通部電極端子３９の側に位置する他方のバンプ電極３１は導通部電極端子３９において導体層３３に接触する。

この状態において、双方のバンプ電極３１の間は、検出部電極端子３８と導通部電極端子３９の導体層３３を通して導通しないので、コンタクター３０に接続したテスターにおいて双方のバンプ電極３１の間が非導通であることを検出して、半導体ウェハー２１とコンタクター３０が正常に位置合わせされた状態にあると判定する。

図４に示すように、半導体ウェハー２１とコンタクター３０が位置ずれする状態において、検出部電極端子３８の側のバンプ電極３１が検出部電極端子３８の中央部の貫通孔４０の中心から位置ずれして検出部電極端子３８において導体層３３に接触し、導通部電極端子３９の側に位置するバンプ電極３１が導通部電極端子３９において導体層３３に接触する。

この状態において、検出部電極端子３８の側のバンプ電極３１および検出部電極端子３８の側のバンプ電極３１の双方が導体層３３と接触し、双方のバンプ電極３１の間が検出部電極端子３８と導通部電極端子３９の導体層３３を通して導通するので、コンタクター３０に接続したテスターにおいて双方のバンプ電極３１の間が導通であることを検出して、半導体ウェハー２１とコンタクター３０が位置ずれする状態にあると判定する。

このようにして、半導体ウェハー２１に形成する複数の位置合わせパターン２５において、半導体ウェハー２１とコンタクター３０の位置の正常、不正常を検出することで、半導体ウェハー２１とコンタクター３０の位置ずれの方向や大きさや角度等の情報を電気的に検出してモニタリングすることができる。

例えば、本実施の形態では直角に交差するスクライブライン２３のそれぞれに複数の位置合わせパターン２５を形成しているので、一箇所の位置合わせパターン２５において正常を検出し、他の位置合わせパターン２５において不正常を検出する場合には、半導体ウェハー２１とコンタクター３０が半導体ウェハー２１に垂直な軸回りでずれていると判断できる。

このモニタリング法を適用することで、バンプ電極３１を有するコンタクター３０を使用してウェハーレベルで行う検査が、各バンプ電極３１と半導体素子２２の電極端子２４とを位置ずれさせることなく行える。

図５は本発明の第１の実施形態における位置合わせパターン２５を有する半導体ウェハー２１の半導体素子２２をコンタクター３０によりウェハーレベルで検査する手順を示す工程フロー図である。

半導体素子２２をウェハーレベルで検査する検査工程には、プローバーテーブルに被検査物の半導体ウェハー２１を載せる工程４３と、半導体ウェハー２１とコンタクター３０の位置合わせを光学的に行う工程４４と、コンタクター３０のバンブ電極３１群と半導体ウェハー２１の電極端子２４群を接触させる接触行程４５と、バンブ電極３１群と電極端子２４群の位置合わせ精度を確認して合否判定する位置精度判定工程４６と、検査装置へ投入する工程４７と、電極端子２４とコンタクター３０のバンプ電極３１の位置関係を調整する位置調整工程４８と、電気的特性検査を行う検査開始工程４９が含まれる。

位置調整工程４８は、位置精度判定工程４６において位置合わせ精度が不合格の場合に、半導体ウェハー２１に配置された位置合わせパターン２５とコンタクター３０との接触状態により得られる電気信号を再設定のための情報として、各電極端子２４とコンタクター３０のバンプ電極３１の位置関係を正常位置に再設定する。この位置調整工程４８を経ることで正確な位置合わせが実現できる。

そして、位置調整工程４８の後に両者を接触させる接触工程４５に戻り、位置精度判定工程４６で位置合わせ精度が合格と判定された後に、検査装置へ投入する工程４７を経て検査開始工程４９に進む。

（実施形態２）
図６および図７はそれぞれ、本発明の位置合わせパターン２５の第２の実施形態を示す平面図及び図５のＢ−Ｂ矢視断面図である。

図６および図７において、位置合わせパターン２５は下層絶縁層３２上に導体層で形成された矩形の導通部電極端子３９と、空間を隔てて導通部電極端子３９を囲んで設けられた検出部電極端子３８とからなり、検出部電極端子３８はコの字状で一辺が開放される形状をなす。

半導体ウェハー２１上に下層絶縁層３２および導体層３３を覆って形成する上層絶縁層３４は、検出部電極端子３８と導通部電極端子３９の上方において開口３５が設けられており、開口３５において導通部電極端子３９の全体と検出部電極端子３８の一部が露出している。

また、検出部電極端子３８は接地配線５５に、導通部電極端子３９は入力回路配線５６にそれぞれ接続し、位置あわせ工程において半導体ウェハー２１とコンタクター３０の位置ずれを電気的に検出するために必要な電圧印加を行える構造としている。

導通部電極端子３９は半導体素子２２の電極端子２４を用いてもよいし、単独に設けてもよい。なお、導通部電極端子３９は矩形としたが、それにとらわれるものではない。また、検出部電極端子３８の開放された一辺側において、上層絶縁層３４は導通部電極端子
３９の一端に接触する位置まで設けても良い。これにより位置合わせパターン５の表面の凹凸が小さくなる。

図８は半導体ウェハー２１とコンタクター３０の位置あわせを電気的に検出するための回路の一例を示す回路図である。検出部電極端子３８と導通部電極端子３９はそれぞれ半導体基板との接続とフローティングであってもよい。

この回路構成では、検出部電極端子３８の側に位置する一方のバンプ電極３１および導通部電極端子３９の側に位置する他方のバンプ電極３１がともに導通部電極端子３９に接触する時に、内部回路への入力がないことを検出して、半導体ウェハー２１とコンタクター３０が正常に位置合わせされた状態にあると判定する。

また、検出部電極端子３８の側のバンプ電極３１が検出部電極端子３８に接触し、導通部電極端子３９の側に位置するバンプ電極３１が導通部電極端子３９に接触する時に、内部回路への入力を検出して、半導体ウェハー２１とコンタクター３０が不正常に位置合わせされた状態にあると判定する。

（実施形態３）
図９は本発明の位置合わせパターン２５の第３の実施形態を示す平面図である。図９において、位置合わせパターン２５は、下層絶縁層３２上に導体層で形成された矩形の導通部電極端子３９と、１辺において導通部電極端子３９と空間を隔てて対向する検出部電極端子３８とからなる。

半導体ウェハー２１上に下層絶縁層３２および導体層３３を覆って形成する上層絶縁層３４は、検出部電極端子３８と導通部電極端子３９の上方において開口３５が設けられており、開口３５は導通部電極端子３９と検出部電極端子３８の端部にかかるように形成され、開口３５において導通部電極端子３９と検出部電極端子３８の一部が露出している。

また、第２の実施形態と同様に、検出部電極端子３８は接地配線５５に、導通部電極端子３９は入力回路配線５６にそれぞれ接続し、位置あわせ工程において半導体ウェハー２１とコンタクター３０の位置ずれを電気的に検出するために必要な電圧印加を行える構造としている。実際に位置合わせで使用する場合は、導通部電極端子３９と対向する１辺の向きを変えた検出部電極端子３８を備えた位置合わせパターン２５とを組み合わせて用いる。

半導体ウェハー２１とコンタクター３０との位置合わせが正常か不正常かの判断は第２の実施形態と同様にして行う。
（実施形態４）
図１０は本発明の位置合わせパターン２５の第４の実施形態を示す平面図である。図１０において、位置合わせパターン２５は下層絶縁層３２上に導体層で形成された矩形の導通部電極端子３９と、空間を隔てて導通部電極端子３９を囲み４辺で対向する検出部電極端子３８とからなる。

半導体ウェハー２１上に下層絶縁層３２および導体層３３を覆って形成する上層絶縁層３４は、検出部電極端子３８と導通部電極端子３９の上方において開口３５が設けられており、開口３５は検出部電極端子３８の端部にかかるように形成され、開口３５において導通部電極端子３９の全体と検出部電極端子３８の一部が露出している。

また、第２の実施形態と同様に、検出部電極端子３８は接地配線５５に、導通部電極端子３９は入力回路配線５６にそれぞれ接続し、位置あわせ工程において半導体ウェハー２１とコンタクター３０の位置ずれを電気的に検出するために必要な電圧印加を行える構造としている。

半導体ウェハー２１とコンタクター３０との位置合わせが正常か不正常かの判断は第２の実施形態と同様にして行う。
（実施形態５）
図１１は本発明の位置合わせパターン２５の第５の実施形態を示す平面図である。図１１において、位置合わせパターン２５は下層絶縁層３２上にひと続きの導体層３３で形成された検出部電極端子３８と導通部電極端子３９からなる。

半導体ウェハー２１上に下層絶縁層３２および導体層３３を覆って形成する上層絶縁層３４は、検出部電極端子３８と導通部電極端子３９の上方においてそれぞれ開口３５が設けられており、一方の開口３５において導通部電極端子３９の導体層３３が矩形状に露出し、他方の開口３５において検出部電極端子３８の導体層３３の一部が開口３５の４辺の内の１辺側からのみ露出し、検出部電極端子３８を除く部分に下層絶縁層３２が露出している。

半導体ウェハー２１とコンタクター３０との位置合わせが正常か不正常かの判断は第１の実施形態と同様にして行う。
（実施形態６）
図１２は本発明の位置合わせパターン２５の第６の実施形態を示す平面図である。図１２において、位置合わせパターン２５は下層絶縁層３２上に２つの導体層３３で別々に形成された検出部電極端子３８と導通部電極端子３９からなり、検出部電極端子３８と導通部電極端子３９は下層絶縁層３２のコンタクトホールに配置した下層接続配線６０を介して接続されている。

半導体ウェハー２１上に下層絶縁層３２および導体層３３を覆って形成する上層絶縁層３４は、検出部電極端子３８と導通部電極端子３９の上方においてそれぞれ開口３５が設けられており、一方の開口３５において導通部電極端子３９が矩形状に露出し、他方の開口３５において検出部電極端子３８がドーナツ状に露出し、検出部電極端子３８の貫通孔４０において下層絶縁層３２が露出している。

半導体ウェハー２１とコンタクター３０との位置合わせが正常か不正常かの判断は第１の実施形態と同様にして行う。
（実施形態７）
図１３は本発明の位置合わせパターン２５の第８の実施形態を示す平面図である。図１３において、位置合わせパターン２５は下層絶縁層３２上にひと続きの導体層３３で形成された検出部電極端子３８と導通部電極端子３９からなる。

半導体ウェハー２１上に下層絶縁層３２および導体層３３を覆って形成する上層絶縁層３４は、検出部電極端子３８と導通部電極端子３９の上方においてそれぞれ開口３５が設けられており、一方の開口３５において導通部電極端子３９が矩形状に露出し、他方の開口３５において検出部電極端子３８がドーナツ状に露出し、検出部電極端子３８の貫通孔４０において下層絶縁層３２が露出している。

開口３５の中央部には、ドーナツ状の検出部電極端子３８の導体層３３と空間を隔てて凸部６１が設けられており、前記空間において下層絶縁層３２が露出している。この凸部６１は上層絶縁層３４または導体層３３またはその他のもので形成しても良い。また、凸部６１の高さは、ドーナツ状の導体層３３と同じにすることでコンタクター３０のバンプ電極３１との接触が良好になる。

半導体ウェハー２１とコンタクター３０との位置合わせが正常か不正常かの判断は第１の実施形態と同様にして行う。
（実施形態８）
図１４は本発明の位置合わせパターン２５の第８の実施形態を示す平面図である。図１４において、位置合わせパターン２５は下層絶縁層３２上にひと続きの導体層３３で形成された検出部電極端子３８と導通部電極端子３９からなり、検出部電極端子３８には複数の貫通孔４０がある。

半導体ウェハー２１上に下層絶縁層３２および導体層３３を覆って形成する上層絶縁層３４は、検出部電極端子３８と導通部電極端子３９の上方においてそれぞれ開口３５が設けられており、一方の開口３５において導通部電極端子３９が矩形状に露出し、他方の開口３５において検出部電極端子３８が露出し、検出部電極端子３８の各貫通孔４０において下層絶縁層３２が露出している。

ここでは、複数の貫通孔４０のそれぞれが一定比率で大きさを変えた矩形状をなしており、各貫通孔４０の中心は開口３５の概中心線上にあわせている。
半導体ウェハー２１とコンタクター３０との位置合わせが正常か不正常かの判断は第１の実施形態と同様にして行う。

その際に、各開口３５において導通部電極端子３９と一定比率で大きさを変えた複数の貫通孔４０のそれぞれにおいてコンタクター３０のバンプ電極３１を接触させることにより、半導体ウェハー２１とコンタクター３０の位置合わせにおいて、位置ずれの大きさがわかるようになる。

例えば、ある大きさまでの貫通孔４０においてバンプ電極３１と検出部電極端子３８とが不接触で、それ以下の大きさまでの貫通孔４０においてバンプ電極３１が位置ずれして検出部電極端子３８と接触する場合には、この接触が生じる貫通孔４０の大きさから位置ずれの大きさを推定できる。

（実施形態９）
図１５は本発明の位置合わせパターン２５の第９の実施形態を示す平面図である。図１５において、位置合わせパターン２５は下層絶縁層３２上に導体層３３で形成された４つで一組をなす検出部電極端子３８および導通部電極端子３９からなる。

半導体ウェハー２１上に下層絶縁層３２および導体層３３を覆って形成する上層絶縁層３４は、検出部電極端子３８と導通部電極端子３９の上方においてそれぞれ開口３５が設けられている。検出部電極端子３８に対応する開口３５では、４辺の各辺の側から各検出部電極端子３８の導体層３３の一部が露出し、露出する各検出部電極端子３８の導体層３３は空間的に分離されており、検出部電極端子３８を除く中心部において下層絶縁層３２が露出している。

４つの導通部電極端子３９のそれぞれに対応する開口３５では、各導通部電極端子３９の導体層３３が矩形状に露出しており、各導通部電極端子３９は配線部６２を介して各検出部電極端子３８のそれぞれに接続している。ここでは、４組の導通部電極端子３９と検出部電極端子３８は略直線上位置に配置している。

半導体ウェハー２１とコンタクター３０との位置合わせが正常か不正常かの判断は第１の実施形態と同様にして行う。
その際に、各開口３５において各導通部電極端子３９と各検出部電極端子３８にコンタクター３０のバンプ電極３１を接触させることにより、半導体ウェハー２１とコンタクター３０の位置合わせにおいて位置ずれの方向がわかるようになる。

例えば、検出部電極端子３８に対応する開口３５においてコンタクター３０のバンプ電極３１が図１５の紙面上の上方位置にある検出部電極端子３８に接触する場合に、この検出部電極端子３８と同じ導体層３３からなる導通部電極端子３９において接触するバンプ電極３１と当該検出部電極端子３８に接触するバンプ電極３１とが導通する。

したがって、導通するバンプ電極３１の組み合わせに基づいて検出部電極端子３８に対応するバンプ電極３１が開口３５のどの検出部電極端子３８に接触しているかを判定でき、このことから半導体ウェハー２１とコンタクター３０の位置合わせにおいて位置ずれの方向がわかる。

（実施形態１０）
図１６は本発明の位置合わせパターン２５の第１０の実施形態を示す平面図である。図１６において、位置合わせパターン２５は下層絶縁層３２上に導体層３３で形成された３組の検出部電極端子３８と導通部電極端子３９からなり、半導体ウェハー２１上に下層絶縁層３２を覆って形成する上層絶縁層３４は、検出部電極端子３８と導通部電極端子３９の上方においてそれぞれ開口３５が設けられている。

検出部電極端子３８に対応する開口３５において露出する各位置合わせパターン２５の検出部電極端子３８は、中央部に貫通孔４０を有する環状をなし、空間を隔てて同心状で３重に配置されており、開口３５内でドーナツ状に露出している。

１組は、最外周の検出部電極端子３８と導通部電極端子３９からなり、検出部電極端子３８と導通部電極端子３９がひと続きの導体層３３で下層絶縁層３２上に形成されている。導通部電極端子３９は対応する開口３５内で導体層３３が矩形状に露出している。

他の２組は、それぞれの導通部電極端子３９の導体層３３が対応する開口３５内で矩形状に露出し、各導通部電極端子３９は下層の接続配線６０を介して、中間の検出部電極端子３８および最内周の検出部電極端子３８にそれぞれ接続されている。

半導体ウェハー２１とコンタクター３０との位置合わせが正常か不正常かの判断は第１の実施形態と同様にして行う。
その際に、各開口３５において各導通部電極端子３９と各検出部電極端子３８にコンタクター３０のバンプ電極３１を接触させることにより、半導体ウェハー２１とコンタクター３０の位置合わせにおいて、位置ずれの大きさがわかるようになる。

例えば、検出部電極端子３８に対応する開口３５においてコンタクター３０のバンプ電極３１が最内周の検出部電極端子３８に接触する場合に、この検出部電極端子３８と導通する導通部電極端子３９において接触するバンプ電極３１と、最内周の検出部電極端子３８に接触するバンプ電極３１とが導通する。

したがって、導通するバンプ電極３１の組み合わせに基づいて検出部電極端子３８に対応するバンプ電極３１が開口３５のどの検出部電極端子３８に接触しているかを判定でき、接触する検出部電極端子３８の大きさに基づいて、半導体ウェハー２１とコンタクター３０の位置合わせにおいて位置ずれの大きさがわかる。

（実施形態１１）
図１７は本発明の位置合わせパターン２５の第１１の実施形態を示す平面図である。この実施の形態は、先に図１１に示した実施形態５の位置合わせパターン２５の検出部電極端子３８と導通部電極端子３９を２組用いるものである。

図１７において、各組の検出部電極端子３８と導通部電極端子３９は下層絶縁層３２上にひと続きの導体層３３で形成されており、半導体ウェハー２１上に下層絶縁層３２を覆って形成する上層絶縁層３４は、検出部電極端子３８と導通部電極端子３９の上方においてそれぞれ開口３５が設けられている。

各導通部電極端子３９はそれぞれ対応する開口３５内で導体層３３が矩形状に露出し、各組みの検出部電極端子３８は導体層３３の一部が共通の開口３５において４辺の内の対向する辺側から露出しており、左右対称に２組の検出部電極端子３８と導通部電極端子３９を形成している。

半導体ウェハー２１とコンタクター３０との位置合わせが正常か不正常かの判断は第１の実施形態と同様にして行う。
その際に、各開口３５において各導通部電極端子３９と各検出部電極端子３８にコンタクター３０のバンプ電極３１を接触させることにより、半導体ウェハー２１とコンタクター３０の位置合わせにおいて位置ずれの方向がわかるようになる。

例えば、検出部電極端子３８に対応する開口３５においてコンタクター３０のバンプ電極３１が図１７の紙面上の右方位置にある検出部電極端子３８に接触する場合に、この検出部電極端子３８と同じ導体層３３からなる導通部電極端子３９において接触するバンプ電極３１と当該検出部電極端子３８に接触するバンプ電極３１とが導通する。

したがって、導通するバンプ電極３１の組み合わせに基づいて検出部電極端子３８に対応するバンプ電極３１が開口３５のどの検出部電極端子３８に接触しているかを判定でき、このことから半導体ウェハー２１とコンタクター３０の位置合わせにおいて左右の二方向において位置ずれの方向がわかる。

（実施形態１２）
図１８は本発明の位置合わせパターン２５の第１２の実施形態を示す平面図である。
この実施の形態は、先に図１１に示した実施形態５の位置合わせパターン２５の検出部電極端子３８と導通部電極端子３９を４組用いるものである。

図１８において、各組の検出部電極端子３８と導通部電極端子３９は下層絶縁層３２上にひと続きの導体層３３で形成されており、半導体ウェハー２１上に下層絶縁層３２を覆って形成する上層絶縁層３４は、検出部電極端子３８と導通部電極端子３９の上方においてそれぞれ開口３５が設けられている。

各導通部電極端子３９はそれぞれ対応する開口３５内で導体層３３が矩形状に露出し、各組みの検出部電極端子３８は導体層３３の一部が共通の開口３５において４辺のそれぞれの辺側から露出しており、十字形状に４組の検出部電極端子３８と導通部電極端子３９を形成されている。

半導体ウェハー２１とコンタクター３０との位置合わせが正常か不正常かの判断は第１の実施形態と同様にして行う。
その際に、各開口３５において各導通部電極端子３９と各検出部電極端子３８にコンタクター３０のバンプ電極３１を接触させることにより、半導体ウェハー２１とコンタクター３０の位置合わせにおいて位置ずれの方向がわかるようになる。

例えば、検出部電極端子３８に対応する開口３５においてコンタクター３０のバンプ電極３１が図１８の紙面上の下方位置にある検出部電極端子３８に接触する場合に、この検出部電極端子３８と同じ導体層３３からなる導通部電極端子３９において接触するバンプ電極３１と当該検出部電極端子３８に接触するバンプ電極３１とが導通する。

したがって、導通するバンプ電極３１の組み合わせに基づいて検出部電極端子３８に対応するバンプ電極３１が開口３５のどの検出部電極端子３８に接触しているかを判定でき、このことから半導体ウェハー２１とコンタクター３０の位置合わせにおいて、四方向において位置ずれの方向がわかる。

（実施形態１３）
図１９は、半導体ウェハー２１内で位置合わせパターン２５を配置する形態を示すものであり、その実施例１を示す平面図である。図１９において、各位置合わせパターン２５は、半導体素子２２の配置領域内で、かつスクライブライン２３の交点領域以外の直線領域６５の少なくとも２箇所に配置する。このように各位置合わせパターン２５を半導体ウェハー２１に配置することで、半導体ウェハー２１とコンタクター３０の位置合わせを高精度に実現できる。

（実施形態１４）
図２０は、半導体ウェハー２１内で位置合わせパターン２５を配置する形態を示すものであり、その実施例２を示す平面図である。図２０において、各位置合わせパターン２５は、半導体素子２２の配置領域内で、かつスクライブライン２３の交点領域６６の少なくとも２箇所に配置する。このように各位置合わせパターン２５を半導体ウェハー２１に配置することで、半導体ウェハー２１とコンタクター３０の位置合わせを高精度に実現できる。

（実施形態１５）
図２１は、半導体ウェハー２１内で位置合わせパターン２５を配置する形態を示すものであり、その実施例３を示す平面図である。図２０において、各位置合わせパターン２５は、半導体素子２２の配置領域内で、かつスクライブライン２３の交点領域６６から一定距離隔てた位置で、さらに１８０°もしくは９０°の回転対称の位置に、二方向または三方向あるいは四方向に設ける。そして、この位置合わせパターン２５の組み合わせを、少なくともスクライブライン２３の２箇所の交点に配置する。

このように各位置合わせパターン２５を半導体ウェハー２１に配置することで、半導体ウェハー２１とコンタクター３０の位置合わせを高精度に実現できる。
また、位置合わせパターン２５として先に各実施形態において示した各種の位置合わせパターン２５を用いることにより、位置ずれの方向や大きさを検出できる。例えば、図１４に示す位置合わせパターン２５を四方向に設けて用いると位置ずれの方向や大きさを検出できる。

（実施形態１６）
図２２は、半導体ウェハー２１内で位置合わせパターン２５を配置する形態を示すものであり、その実施例４を示す平面図である。図２２において、各位置合わせパターン２５は、半導体素子２２の配置領域で少なくとも２箇所の半導体素子２２内に配置する。

このように各位置合わせパターン２５を半導体ウェハー２１に配置することで、半導体ウェハー２１とコンタクター３０の位置合わせを高精度に実現できる。
（実施形態１７）
図２３は、半導体ウェハー２１内で位置合わせパターン２５を配置する形態を示すものであり、その実施例５を示す平面図である。図２３において、各位置合わせパターン２５は、半導体素子２２の配置領域外で、少なくとも２箇所の周辺部６７に配置する。

このように各位置合わせパターン２５を半導体ウェハー２１に配置することで、半導体ウェハー２１とコンタクター３０の位置合わせを高精度に実現できる。
（実施形態１８）
図２４は、半導体ウェハー２１内で位置合わせパターン２５を配置する形態を示すものであり、その実施例６を示す平面図である。図２４において、各位置合わせパターン２５は、半導体素子２２の配置領域内で、かつスクライブライン２３の直線領域における概ね両端の位置に少なくとも２箇所に配置する。あるいは、交点領域６６、周辺部６７の少なくとも２箇所に配置する。

このように各位置合わせパターン２５を半導体ウェハー２１に配置することで、半導体ウェハー２１とコンタクター３０の位置合わせを高精度に実現できる。
以上、一連の実施形態の説明において、半導体ウェハー２１内での位置合わせパターン２５の配置方向とそれらの組み合わせを便宜上、検出部電極端子が対向する配置で行ったが、背向もしくはそれ以外の方向であっても同じ効果が得られる。

本発明の半導体ウェハーおよびその検査方法は、半導体ウェハー内に形成された半導体素子の諸検査の高品質化、高効率化に有用である。

本発明の第１の実施形態における半導体ウェハーと、半導体ウェハーをウェハーレベルで検査するコンタクターの平面図 同実施形態における位置合わせパターンを示す平面図 同実施形態において、半導体ウェハーとコンタクターが正常に接触した場合を示す図１のＡ−Ａ矢視断面図 同実施形態において、半導体ウェハーとコンタクターが位置ずれを生じて接触した場合を示す図１のＡ−Ａ矢視断面図 同実施形態でのウェハーレベル検査においてモニタリング法を用いた検査までを示す工程フロー図 本発明の第２の実施形態における位置合わせパターンを示す平面図 図６のＢ−Ｂ矢視断面図 同実施形態において、位置あわせを電気的検出するための回路図 本発明の第３の実施形態における位置合わせパターンを示す平面図 本発明の第４の実施形態における位置合わせパターンを示す平面図 本発明の第５の実施形態における位置合わせパターンを示す平面図 本発明の第６の実施形態における位置合わせパターンを示す平面図 本発明の第７の実施形態における位置合わせパターンを示す平面図 本発明の第８の実施形態における位置合わせパターンを示す平面図 本発明の第９の実施形態における位置合わせパターンを示す平面図 本発明の第１０の実施形態における位置合わせパターンを示す平面図 本発明の第１１の実施形態における位置合わせパターンを示す平面図 本発明の第１２の実施形態における位置合わせパターンを示す平面図 本発明の半導体ウェハー内での位置合わせパターンの配置に関する実施例１を示す平面図 本発明の半導体ウェハー内での位置合わせパターンの配置に関する実施例２を示す平面図 本発明の半導体ウェハー内での位置合わせパターンの配置に関する実施例３を示す平面図 本発明の半導体ウェハー内での位置合わせパターンの配置に関する実施例４を示す平面図 本発明の半導体ウェハー内での位置合わせパターンの配置に関する実施例５を示す平面図 本発明の半導体ウェハー内での位置合わせパターンの配置に関する実施例６を示す平面図 従来の半導体ウエハー状態での検査時の位置合わせに用いるパターンを示す構成図 従来の半導体ウエハー状態での検査時の位置合わせに用いるパターンを示す構成図

符号の説明

２１ 半導体ウェハー
２２ 半導体素子
２３ スクライブライン
２４ 電極端子
２５ 位置合わせパターン
３０ コンタクター
３１ バンプ電極
３２ 下層絶縁層
３３ 導体層
３４ 上層絶縁層
３５ 開口
３８ 検出部電極端子
３９ 導通部電極端子
４０ 貫通孔
５５ 接地配線
５６ 入力回路配線
６０ 下層の接続配線
６１ 凸部
６２ 配線部

Claims (12)

1. 複数の半導体素子および位置合わせパターンを形成した半導体ウェハーであって、位置合わせパターンは半導体ウェハー上に形成した下層絶縁層と導体層と上層絶縁層からなり、導体層の一側をなす検出部電極端子と導体層の他側をなす導通部電極端子がそれぞれに対応して上層絶縁層に形成した開口において露出し、検出部電極端子が下層絶縁層に至る複数の貫通孔を有し、各貫通孔は一列状に干渉しない間隔で配置するとともに、その寸法が一定比率で異なる構造を備えることを特徴とする半導体ウェハー。
2. 複数の半導体素子および位置合わせパターンを形成した半導体ウェハーであって、位置合わせパターンは半導体ウェハー上に形成した下層絶縁層と導体層と上層絶縁層からなり、上層絶縁層に形成した一つの開口においてその四辺の各辺側からそれぞれ異なる検出部電極端子の導体層が部分的に露出し、各検出部電極端子に導通する導通部電極端子の導体層がそのそれぞれに対応して上層絶縁層に形成した各開口において露出する構造を備えることを特徴とする半導体ウェハー。
3. 複数の半導体素子および位置合わせパターンを形成した半導体ウェハーであって、位置合わせパターンは半導体ウェハー上に形成した下層絶縁層と導体層と上層絶縁層からなり、上層絶縁層に形成した一つの開口において環状に露出する複数の検出部電極端子の導体層を同芯状に間隔をあけて多重に配置し、各検出部電極端子に導通する導通部電極端子の導体層がそのそれぞれに対応して上層絶縁層に形成した各開口において露出する構造を備えることを特徴とする半導体ウェハー。
4. 一対の位置合わせパターンを検出部電極端子側もしくは導通部電極端子側の任意の点を原点とする１８０°対称の位置に位置合わせパターンブロックとして配置した構造を備えることを特徴とする請求項１〜３の何れか１項に記載の半導体ウェハー。
5. 複数の位置合わせパターンを検出部電極端子側もしくは導通部電極端子側の任意の点を原点として、原点回りに９０°の間隔でＴ形状もしくは十字形状に位置合わせパターンブロックとして配置した構造を備えることを特徴とする請求項１〜３の何れか１項に記載の半導体ウェハー。
6. 位置合わせパターンもしくは位置合わせパターンブロックを半導体ウェハーにおける半導体素子の配置領域内でスクライブラインの交点領域以外の少なくとも２箇所に配置する構造を備えることを特徴とする請求項１〜５の何れか１項に記載の半導体ウェハー。
7. 位置合わせパターンもしくは位置合わせパターンブロックを半導体ウェハーにおける半導体素子の配置領域内でスクライブラインの少なくとも２箇所の交点領域に配置する構造を備えることを特徴とする請求項１〜５の何れか１項に記載の半導体ウェハー。
8. 位置合わせパターンもしくは位置合わせパターンブロックを半導体ウェハーにおける半導体素子の配置領域内で少なくとも２箇所の半導体素子内に配置する構造を備えることを特徴とする請求項１〜５の何れか１項に記載の半導体ウェハー。
9. 位置合わせパターンもしくは位置合わせパターンブロックを半導体ウェハーにおける半導体素子の配置領域外の周辺部で少なくとも２箇所に配置する構造を備えることを特徴とする請求項１〜５の何れか１項に記載の半導体ウェハー。
10. 位置合わせパターンもしくは位置合わせパターンブロックを半導体ウェハーにおける半導体素子内、スクライブラインの直線領域、スクライブラインの交点領域、半導体素子の配置領域外の周辺部のうちの少なくとも２箇所に配置する構造を備えることを特徴とする請求項１〜５の何れか１項に記載の半導体ウェハー。
11. 請求項１〜１０の何れか１項に記載の半導体ウェハーに対して、半導体ウェハー上の半導体素子および位置合わせパターンの電極端子に対してミラー反転状に配置されたバンプ電極群を備えるコンタクターを用いて、バーンイン検査もしくは電気的特性検査をウェハーレベルで行う検査方法であって、コンタクターを半導体ウェハーに位置合わせするのに際し、半導体ウェハーの複数の半導体素子および位置合わせパターンの各電極端子とコンタクターの各バンプ電極を正常位置関係に合わせて接触させる位置合わせ工程において、
    半導体ウェハー内の少なくとも２箇所に配置した位置合わせパターンの各電極端子とコンタクターの位置合わせ用バンプ電極との位置ずれ情報を電気的に検出してモニタリングすることを特徴とする半導体ウェハーの検査方法。
12. 請求項１〜１０の何れか１項に記載の半導体ウェハーに対して、半導体ウェハー上の半導体素子および位置合わせパターンの電極端子に対してミラー反転状に配置されたバンプ電極群を備えるコンタクターを用いて、バーンイン検査もしくは電気的特性検査をウェハーレベルで行う検査方法であって、
    プローバーテーブルに被検査の半導体ウェハーを載せる工程と、半導体ウェハーとコンタクターの位置合わせを光学的に行う工程と、コンタクターのバンプ電極群と半導体ウェハーの電極端子群を接触させる行程と、バンプ電極群と電極端子群の位置合わせ精度を確認し合否判定する工程と、検査装置へ投入する工程で構成され、
    合否判定する工程において位置合わせ精度の確認が不合格の場合に、半導体ウェハーに配置された位置合わせパターンの各電極端子とコンタクターのバンプ電極の位置関係を正常位置に再設定後に両者を接触させる工程に戻ることを特徴とする半導体ウェハーの検査方法。

Images