CN100461381C - 半导体晶片 - Google Patents

半导体晶片 Download PDF

Info

Publication number
CN100461381C
CN100461381C CNB2005101250113A CN200510125011A CN100461381C CN 100461381 C CN100461381 C CN 100461381C CN B2005101250113 A CNB2005101250113 A CN B2005101250113A CN 200510125011 A CN200510125011 A CN 200510125011A CN 100461381 C CN100461381 C CN 100461381C
Authority
CN
China
Prior art keywords
electrode terminal
test section
opening
conducting portion
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101250113A
Other languages
English (en)
Other versions
CN1776898A (zh
Inventor
高桥昌男
中田义朗
三村忠昭
阪下俊彦
福田敏行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1776898A publication Critical patent/CN1776898A/zh
Application granted granted Critical
Publication of CN100461381C publication Critical patent/CN100461381C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths

Abstract

在晶片状态下进行半导体元件的老化检查，且防止电极端子的下层电路和周边的上层非导体层的破坏，形成在半导体晶片上的位置对准图形具有检测部电极端子与导通部电极端子，检测部电极端子设置间隔并包围导通部电极端子的周围且构成一部分被开放的形状。

Description

半导体晶片
技术领域
本发明涉及半导体晶片及其检查方法，是有关具备以晶片状态进行检查用的位置对准图形的半导体晶片、以及以晶片状态检查该半导体晶片的检查方法的技术。
背景技术
以往对晶片状态的半导体元件的电气特性检查或由老化(burnin)引起的潜在不合格品的分选检查(筛选)，采用具备多个探针的探测卡进行。半导体晶片中，形成多个半导体元件的同时，设有以晶片状态进行检查用的位置对准图形。
图25放大示出以往的半导体晶片的一部分，是示出设置在一个半导体元件的位置对准图形的图。
图25中，形成在半导体晶片1的半导体元件2利用具备多个探针3的探测卡对其内部电路进行探测检查。
该探测检查中，对形成在半导体晶片1的半导体元件2作个别检查，或对多个半导体元件2，例如2～16个同时作检查。
各半导体元件2上形成有多个电极端子4，将这些电极端子4中相邻的一对电极端子4的一组用作位置对准图形5。该位置对准图形5用于探测卡的各探针3与半导体元件2的各电极端子4的位置对准。
探测卡中，使多个探针3分别与各电极端子4接触之际，用位置对准图形5，由电气手段检测各探针3对各电极端子4是否位于适当的位置。在位置对准不适当时，为再设定各探针3与各电极4的位置对准，使用位置对准图形5。
以下详述该位置对准图形5的功能。下面，为与位置对准图形5不包含的其他电极端子相区别，以构成位置对准图形5的一对电极端子作为电极端子9和导通部电极端子12进行说明。
位置对准图形5由第1电极端子部6与第2电极端子部7构成。第1电极端子部6由形成环形的检测部电极端子8、连接于半导体元件2的内部电路的电极端子9、及连接检测部电极端子8与电极端子9的配线10构成。
第2电极端子部7由不连接半导体元件2的内部电路或外部端的导通部电极端子12构成，导通部电极端子12通过绝缘的间隙11形成在第1电极端子部6的检测部电极端子8的内侧。
半导体元件2由保护膜覆盖，除去保护膜的一部分在对应于电极端子4的位置形成开口13。在一个开口13中露出第1电极端子6的检测部电极端子8与第2电极端子7的导通部电极端子12，在另一个开口13中露出第1电极端子部6的电极端子9。
下面说明探测器测试中，用位置对准图形5检测探测卡的各探针3与半导体元件2的各电极端子4的位置对准是否合适的方法。
使探测卡的各探针3分别接触半导体元件2的各电极端子4。这时，使加上不同电压的2根探针3各自接触第1电极端子部6的电极端子9与第2电极端子部7的导通部电极端子12。然后，监视流过两探针3之间的电流。
双方的探针3对电极端子9与导通部电极端子12位于适当的位置上，且一个探针3不从导通部电极端子12脱开，只接触导通部电极端子12时，只观测在两探针3间电极端子9的内部输出信号。
利用该观测结果，判定探测卡的各探针3各自适当地接触半导体元件2的各电极端子4。
双方的探针3对电极端子9与导通部电极端子12位于不适当的位置上，且一个探针3从导通部电极端子12脱开，接触到第1电极端子6的检测部电极端子8时，成双方探针3接触第1电极端子部6的状态，两探针3间观测到混入了电极端子9的内部输出信号以外的信号。
利用该观测结果，判定探测卡的各探针3各自不适当地接触半导体元件2的各电极端子4。
图26示出以往的其他的位置对准图形的构成图。
图26中，位置对准图形5设在形成在半导体晶片1的半导体元件2与半导体元件2之间的划线15上。该位置对准图形5由排成一排配置的三个电极端子4与连接它们的配线16构成，形成中央的电极端子4的大小比两侧的电极端子4的更小。形成在半导体元件2的保护膜的开口13为相应于两侧的电极端子4和中央的电极端子4的大小的形状。
下面说明探测测试中使用该位置对准图形5的方法。使探测卡的各探针3各自接触半导体元件2的各电极端子4。这时，3根探针3各自接触两侧的电极端子4与中央的电极端子4。然后，在两侧的电极端子4上加上电压，监视中央的电极端子4的电气信号。
中央的探针3不脱开中央的电极端子4，且3根探针3各自对两侧的电极端子4和中央的电极端子4在适当的位置上接触时，可根据中央的探针3观测电气信号。
利用该观测结果，判定探测卡的各探针3各自适当地接触半导体元件2的各电极端子4。
中央的探针3脱开中央的电极端子4时，不能从中央的探针3观测电气信号。
利用该观测结果，判定探测卡的各探针3各自不适当地接触半导体元件2的各电极端子4。
作为先行的技术文献，日本国的公开特许公报有：
1.特开平5—343487号公报
2.特开平6—045419号公报
根据技术动向和成本方面的要求，在一片半导体晶片中形成多的半导体元件的技术增加了重要性。因此，通过半导体元件的内部电路的微细化同时使电极端子间的尺寸狭窄，或者在电极端子的正下面或接近的位置的下层部配设电路元件，来缩小半导体元件的面积。
其结果，在晶片状态下的电气特性检查或老化引起的检查中，使探针的前端接触半导体元件的电极端子之际，易引起探针的前端因脱开电极端子的位置而接触半导体元件。
电极端子露出于覆盖半导体元件的非导体层的开口中。因此，当探针的前端从电极端子偏移时，探针就会破坏开口周围的非导体层，或者会因集中于探针前端的载荷，破坏位于电极端子下层的电路元件。
另外，为在晶片状态下的电气特性检查或老化引起的检查中使用探测卡，存在以下的课题。
其一是，使探测卡的探针接触电极端子之际，探针产生塑性变形。另外，相对于电极端子与探针前端部的接触面积而言，电极端子的面积十分大，因此，因接触时加在探针上的压力引起探针的前端部在电极端子上滑动，不能将探针的前端部正确地对准电极端子的中心位置。
其结果，随着检查的进行，电极端子中的探针的前端部的接触位置变位到从电极端子的中心脱开的方向。最后，探针的前端部接触从保护膜的开口中露出的电极端子脱开的位置，即位于开口周围的保护膜上。因此成为保护摸破坏，或严重时影响电气特性的原因。
检测并除去这种外观上或可靠性上的不合格品的方法，现行中只能进行在需要许多工时的显微镜下的目视检查或由高价的外观检查装置来检查。
而且，用外观检查不能查出的不合格品，例如比电极端子更下层的非导体层发生的微小的缺陷引起的不合格品，对电气特性带来影响的不合格品，一直留到电气特性检查工序，存在为除去该不合格品需要工时的问题。
另外，用具有多个探针的探测卡的现行检查中，电极端子与探针接触时，对探针的细的前端部加上非常大的集中载荷。例如，当在20μmφ的探针的前端部加上5g的载荷时，其压力相当于1600kg/cm2。
因此，在半导体元件的电极端子的正下面的下层部，或邻近位置的下层部的非导体层上形成电路元件时，对非导体层与电路元件产生破坏或微小缺陷，使半导体元件的电气特性变坏。因此，存在成品率下降，制造成本难以降低的问题。
另外，以晶片状态进行老化引起的检查时使探针接触电极端子的状态下，当在长时间中保持高温气氛时，一般用钨系材料的探针与电极端子的接触部位进行氧化。因此，电阻增加，稳定的检查变得困难。
作为对策，为防止接触部位的氧化，在惰性气体氛围中进行老化，由于大量使用惰性气体，故存在增大制造成本的问题。
本发明的目的在于，对电极端子的正下面的下层部或邻近位置的下层部非导体层中具备电路元件的高集成半导体元件进行检查，即晶片状态下进行的电气特性检查或老化引起的潜在不合格品分选检查(筛选)，使提高效率，并通过具备位置对准图形，在使用具有多个的凸点电极的接触器进行检查中，提供能使各凸点电极和与其对应的半导体元件的电极端子没有位置偏移地接触的半导体晶片及其检查方法。
发明内容
为解决上述课题，本发明的半导体晶片，在其上形成多个半导体元件与位置对准图形，所述位置对准图形由形成在所述晶片上的下层绝缘层、导体层及上层绝缘层构成，检测部电极端子与导通部电极端子形成在所述导体层上，所述检测部电极端子与导通部电极端子通过导通手段导通，所述上层绝缘层具有检测部开口与导通部开口，所述导通部开口中露出所述导通部电极端子，所述检测部开口中所述检测部电极端子沿所述检测部开口的开口边缘部分地露出，同时所述下层绝缘层露出于除去所述检测部电极端子以外的区域中。
本发明的半导体晶片，在所述检测部电极端子上形成所述下层绝缘层露出的贯通孔，在包围贯通孔形成的所述检测部开口中，所述检测部电极端子沿所述检测部开口的开口边缘环形地露出。
本发明的半导体晶片，在所述检测部电极端子的多处以规定间隔配置一排所述贯通孔，各贯通孔的尺寸以一定比率不同。
本发明的半导体晶片，所述检测部开口做成方形，所述检测部电极端子沿所述检测部开口的开口边缘的一边部分地露出。
本发明的半导体晶片，在其上形成多个半导体元件与位置对准图形，所述位置对准图形由形成在所述晶片上的下层绝缘层、导体层及上层绝缘层构成，多个检测部电极端子与多个导通部电极端子形成在所述导体层上，成组的所述检测部电极端子与所述导通部电极端子通过导通手段导通，所述上层绝缘层具有多个所述检测部电极端子一起露出的一个检测部开口与多个所述导通部电极端子各自个别地露出的多个导通部开口，所述检测部开口做成方形，所述检测部开口中多个的所述检测部电极端子各自沿所述检测部开口的开口边缘的各边部分地露出，同时所述下层绝缘层露出于除去所述检测部电极端子以外的区域中。
本发明的半导体晶片，在其上形成多个半导体元件与位置对准图形，所述位置对准图形由形成在所述晶片上的下层绝缘层、导体层及上层绝缘层构成，多个检测部电极端子与多个导通部电极端子形成在所述导体层上，成组的所述检测部电极端子与所述导通部电极端子通过导通手段导通，所述上层绝缘层具有多个所述检测部电极端子一起露出的一个检测部开口与多个所述导通部电极端子各自个别地露出的多个导通部开口，所述检测部开口中多个的所述检测部电极端子环形地且以同心地隔开规定间隔多重地露出，同时所述下层绝缘层露出于除去所述检测部电极端子以外的区域中。
本发明的半导体晶片，导通所述检测部电极端子与导通部电极端子的所述导通手段由所述导体层构成。
本发明的半导体晶片，在所述位置对准图形的所述下层绝缘层上形成接触孔，在所述接触孔中配置连接配线，导通所述检测部电极端子与所述导通部电极端子的所述导通手段由所述连接配线构成。
本发明的半导体晶片，在其上形成多个半导体元件与位置对准图形，所述位置对准图形由形成在所述晶片上的下层绝缘层、导体层及上层绝缘层构成，检测部电极端子与导通部电极端子形成在所述导体层上，所述检测部电极端子与导通部电极端子中的一方电极端子连接接地配线，另一方电极端子连接输入电路线或成浮置状态，所述上层绝缘层具有开口，所述开口中所述导通部电极端子露出，同时所述检测部电极端子沿所述开口的开口边缘部分地露出，且所述下层绝缘层露出于除去所述导通部电极端子和所述检测部电极端子以外的区域中。
本发明的半导体晶片的检查方法，是对形成多个半导体元件和位置对准图形的半导体晶片，利用具备多个凸点电极的接触器进行老化检查或电气特性检查的方法，在使所述半导体元件和所述位置对准图形的各电极端子与所述接触器的各凸点电极分别接触的位置对准工序中，电气检测配置在所述半导体晶片内的至少2处的所述位置对准图形的各电极端子与所述接触器具备的位置对准用的凸点凸点电极的位置偏差信息并进行监视。
根据本发明，对于形成高度进步的构成的半导体元件的半导体晶片，在晶片状态下进行老化检查或电气的特性检查时，通过用位置对准图形，可维持正确的位置关系使半导体晶片的电极端子与接触器的凸点电极接触，可避免电极端子的集中载荷，实现高品质、高效率、低价格的检查。
附图说明
图1A示出本发明的第1实施形态的半导体晶片的平面图。
图1B示出在晶片状态下检查该半导体晶片的接触器的平面图。
图2示出该实施形态的位置对准图形的平面图。
图3示出在同一实施形态中，半导体晶片与接触器正常接触时的图1A的A—A箭头断面图。
图4示出在同一实施形态中，半导体晶片与接触器发生位置偏差接触时的图1A的A—A箭头断面图。
图5示出该实施形态的晶片状态检查中用监视法的检查前的工艺流图。
图6示出本发明的第2实施形态的位置对准图形的平面图。
图7为图6的B—B箭头断面图。
图8为该实施形态中电气检测位置对准用的电路图。
图9示出本发明的第3实施形态的位置对准图形的平面图。
图10示出本发明的第4实施形态的位置对准图形的平面图。
图11示出本发明的第5实施形态的位置对准图形的平面图。
图12示出本发明的第6实施形态的位置对准图形的平面图。
图13示出本发明的第7实施形态的位置对准图形的平面图。
图14示出本发明的第8实施形态的位置对准图形的平面图。
图15示出本发明的第9实施形态的位置对准图形的平面图。
图16示出本发明的第10实施形态的位置对准图形的平面图。
图17示出本发明的第11实施形态的位置对准图形的平面图。
图18示出本发明的第12实施形态的位置对准图形的平面图。
图19示出有关本发明的半导体晶片内的位置对准图形的配置的实施例1的平面图。
图20示出有关本发明的半导体晶片内的位置对准图形的配置的实施例2的平面图。
图21示出有关本发明的半导体晶片内的位置对准图形的配置的实施例3的平面图。
图22示出有关本发明的半导体晶片内的位置对准图形的配置的实施例4的平面图。
图23示出有关本发明的半导体晶片内的位置对准图形的配置的实施例5的平面图。
图24示出有关本发明的半导体晶片内的位置对准图形的配置的实施例6的平面图。
图25示出用于以往的半导体晶片状态下的检查时的位置对准的图形的构成图。
图26示出用于以往的半导体晶片状态下的检查时的位置对准的图形的构成图。
具体实施方式
下面参照附图说明本发明的实施形态。
实施形态1
图1A示出本发明第1实施形态的半导体晶片的平面图。图1B为在晶片状态下检查该半导体元件的接触器的平面图。
图1A中，半导体晶片21具备多个半导体元件22、形成在各半导体元件22之间的划片用的划线23、形成在划线23内的位置对准图形25，半导体元件22中形成与外部连接的电极端子24。
位置对准图形25是对晶片状态的半导体晶片21进行老化检查或电气特性检查时使用的图形。本实施例中，在直角交叉的划线23的各线上形成多个位置对准图形25。
图1B中，接触器30是对晶片状态的半导体晶片21进行老化检查或电气特性检查用的检查工具。为同时检查多个半导体元件或全部半导体元件，接触器30在基板上具备多个凸点电极21。检查时，接触器30面对半导体晶片配置，多个凸点电极31各自与各半导体元件22的各电极端子24和位置对准图形25接触。
用接触器30检查半导体晶片1内的各半导体元件2时，有必要确认接触器30的各凸点电极31与半导体元件22的各电极端子24以正常的位置关系接触，然后进行检查。
图1中，接触器30是方形的，但也可以是圆形或多边形的。
图2示出位置对准图形25的平面图。图3和图4示出图1A所示半导体晶片的A—A箭头断面图中使半导体晶片21与接触器30接触的状态图，图3示出半导体晶片21的位置对准图形25与接触器30的凸点电极31以正常的位置关系接触的情况，图4示出半导体晶片21的位置对准图形25与接触器30的凸点电极31以位置偏差的不正常的位置关系接触的情况。
图2～图4中，半导体晶片21在下层绝缘层32之上形成导体层33，在导体层33之上形成上层绝缘层34。
位置对准图形25，在下层绝缘层32之上具有由导体层33构成的检测部电极端子38与导通部电极端子39。检测部电极端子38与导通部电极端子39在一个连续的导电层33上形成各自的区域，导电层33以其自身构成使检测部电极端子38与导通部电极端子39导通的导通手段。检测部电极端子38的区域中，导体层33上设有贯通孔40。
上层绝缘层34覆盖下层绝缘层32和导体层33，上层绝缘层34中设有方形开口的检测部开口35a与导通部开口35b。
检测部开口35a中，检测部电极端子38部分地露出，检测部电极端子38的露出部沿检测部开口35a的开口边缘形成环形。另外，检测部开口35a中，贯通孔40位于中央，通过不存在导体层33的贯通孔40露出下层绝缘层32。导通部开口35b中，导通部电极端子39方形地露出。
如图3所示，半导体晶片21与接触器30在正常位置关系配置的状态中，对应于检测部开口35a的凸点电极31，位于检测部开口35a的中央部，对着检测部电极端子38不存在的贯通孔40，成为与检测部电极端子38的区域的导电层33不接触的状态。导通部开口35b对应的凸点电极31接触到导通部电极端子39的区域的导电层33。
该状态中，双方的凸点电极端子31、31间为非导通。因此，利用与接触器30接触的测试器检测出双方的凸点电极31、31之间处于非导通状态时，对其结果，可判定为半导体晶片21与接触器30处于正常的位置关系配置的状态。例如，通过将电压加于电极31、31间，检测这时流过的电流值，电气判定是否位于正常的位置关系是可能的。
如图4所示，半导体晶片21与接触器30的相对位置发生偏移，双方在不正常位置关系配置的状态中，对应于检测部开口35a的凸点电极31，不位于检测部开口35a的中央部，在偏离贯通孔40中心的位置对着贯通孔40，成为与检测部电极端子38的区域的导电层33接触的状态。导通部开口35b对应的凸点电极31接触到导通部电极端子39的区域的导电层33。
这种状态中，检测开口35a中检测部电极端子38接触的凸点电极31与导通部开口35b导通部电极端子39接触的凸点电极31通过导电层33导通。
因此，利用与接触器30接触的测试器检测出双方的凸点电极31之间处于导通状态时，对其结果，可判定为半导体晶片21与接触器30的相对位置发生偏移，双方处于不正常的位置关系配置的状态。
这样一来，在形成在半导体晶片21的多个位置对准图形25中，通过电气检测，监视半导体晶片21与接触器30的相对位置处于正常的位置关系，或处于不正常的位置关系，可得到半导体晶片21与接触器30相对的位置偏移方向、其位置偏移的大小程度、半导体晶片21与接触器30的相对倾斜角度大小的程度等的信息。
例如，本实施形态中，由于在直角交叉的各划线23上形成多个位置对准图形25，故在一处的位置对准图形25中检测出正常的位置关系，其他的位置对准图形25中检测出不正常的位置关系时，可判定为半导体晶片21与接触器30的相对位置关于绕垂直于半导体晶片21的轴发生偏移。
通过应用这种监视法，在使用有凸点电极31的接触器30检查晶片状态的半导体元件时，使各凸点电极31与半导体元件22的电极端子24没有位置偏移地接触，实施检查。
图5示出本发明的第1实施形态的检查顺序的工艺流程图。在以晶片状态检查半导体元件22的检查方法中，包含：将被检查物的半导体晶片21置于探测台上的工序43，以光学方式进行半导体晶片21与接触器30的位置对准的工序44，使接触器30的多个凸点电极31各自接触半导体晶片21的各电极端子24的位置对准工序45，确认各凸点电极31与各电极端子24的相对的位置对准精度、判定是否合适的位置精度判定工序46，投向检查装置的工序47，调整半导体元件22与接触器30的相对位置关系的位置调整工序48，以及检查半导体元件22的电气特性的检查开始工序49。
位置调整工序48是在位置精度判定工序46中判定位置对准精度为不合格时进行的工序，将各电极端子24与各凸点电极31的相对的位置关系再设定为正常的位置关系。这种再设定的操作，根据位置对准图形25与接触器30的接触状态得到的电气信号作为再设定用的信息来进行。经过位置调整工序48，可实现各电极端子24与各凸点电极31的正确位置对准。
然后，在位置调整工序48之后，返回使位置对准图形25与接触器30接触的位置对准工序45。接着在位置精度判定工序46判定为位置对准精度合格后，经投向检查装置的工序47进入检查开始工序49。
实施形态2
下面说明本发明的第2实施形态。图6示出位置对准图形25的平面图。图7是图6中的B—B箭头断面图。
图6和图7中，位置对准图形25具备：以导体层形成在下层绝缘层32之上的矩形导通部电极端子39。和除去导通部电极端子39的一边以外，包围导通部电极端子39的周围设置的检测部电极端子38，导通部电极端子39与检测部电极端子38隔开空间。也可用SiN等的绝缘膜埋入该空间。
覆盖下层绝缘层32和导体层33形成的上层绝缘层34，在检测部电极端子38与导通部电极端子39的上方设置方形的开口35。开口35中导通部电极端子39全部露出，同时检测部电极端子38沿开口35的开口边缘部分地露出，且在除去导通部电极端子39和检测部电极端子38的区域露出下层绝缘层32。
另外，检测部电极端子38与导通部电极端子39分别连接到接地配线55与输入电路配线56。利用该构成，位置对准工序中电气检测半导体晶片21与接触器30的相对位置偏移，对后述的内部电路施加电压。使导通部电极端子39为浮置状态也是可能的。另外也可以将电极端子39与电极端子38分别连接接地配线55与输入电路配线56。
本实施形态中，也可将半导体元件22的电极端子24用作导通部电极端子39，或可单设置导通部电极端子39。导通部电极端子39为方形，但不限于此。另外，也可在检测部电极端子38的开放的一边侧，上层绝缘层34设置直到与导通部电极端子39的一端接触的位置。这样，缩小位置对准图形25表面的凹凸。
图8示出电气检测半导体晶片21与接触器30的位置对准用的电路的一例的电路图。
检查时，将设置于接触器30的互相导通的一对凸点电极31、31配置在开口35。这种状态下，双方的凸点电极31、31接触到导通部电极端子39时，接地配线55与输入电路配线56维持非导通状态。因此，通过检测出没有对内部电路的输入，可判定为半导体晶片21与接触器30处于正常的位置关系。
另外，在一方的凸点电极31接触检测部电极端子38，另一方凸点电极接触导通部电极端子39时，通过双方中的一方凸点电极31导通接地配线55与输入电路配线56。因此，通过检测对内部电路的输入，判定为半导体晶片21与接触器30处于不正常位置对准的状态。
实施形态3
下面说明本发明的第3实施形态。图9示出位置对准图形25的平面图。图9中，位置对准图形25具备：用导体层在下层绝缘层32上形成的方形导通部电极端子39，和在导通部电极端子39的一边隔开空间而相对的检测部电极端子38。
覆盖下层绝缘层32和导体层33形成的上层绝缘层34，在检测部电极端子38与导通部电极端子39的上方设置开口35。开口35中，导通部电极端子39与检测部电极端子38一起从开口35的开口边缘部分地露出，检测部电极端子38沿开口35的边缘的一边露出，且在除导通部电极端子39和检测部电极端子38以外的区域，露出下层绝缘层32。导通部电极端子39与检测部电极端子38相比，露出充分大的面积。
与第2实施形态同样，检测部电极端子38与导通部电极端子39分别连接接地配线55与输入电路配线56，在位置对准工序中电气检测半导体晶片21与接触器30的相对位置偏移，对内部电路加上电压。也可使导通部电极端子39为浮置状态。
实际上位置对准使用时，组合使用2个位置对准图形25，双方中的一方位置对准图形25的形态不同。例如，一方的位置对准图形25中导通部电极端子39位于右边，检测部电极端子38位于左边时，另一方的位置对准图形25中导通部电极端子39位于左边，检测部电极端子38位于右边。
半导体晶片21与接触器30的相对的位置对准是正常的位置关系或不是正常的位置关系的判断，与第2实施形态同样地进行。
实施形态4
下面说明本发明的第4实施形态。图10示出位置对准图形25的平面图。
图10中，位置对准图形25具备：导体层形成在下层绝缘层32上的矩形导通部电极端子39，和隔开空间、包围导通部电极端子39的，对着导通部电极端子39的四边的检测部电极端子38。
覆盖下层绝缘层32和导体层33形成的上层绝缘层34，在检测部电极端子38与导通部电极端子39的上方设有开口35。开口35中，导通部电极端子39全部露出，检测部电极端子38沿开口35的开口边缘环形地部分露出，且除去导通部电极端子39和检测部电极端子38的区域，露出下层绝缘层32。
与第2实施形态同样，检测部电极端子38与导通部电极端子39分别连接接地配线55与输入电路配线56。也可使导通部电极端子39为浮置状态。
半导体晶片21与接触器30的相对的位置对准是正常的位置关系或不是正常的位置关系的判断，与第2实施形态同样地进行。
实施形态5
下面说明本发明的第5实施形态。图11示出位置对准图形25的平面图。
图11中，位置对准图形25具备形成在下层绝缘层32上的检测部电极端子38与导通部电极端子39，检测部电极端子38与导通部电极端子39以一个连续的导体层33形成，导体层33的自身构成导通检测部电极端子38与导通部电极端子39的导通手段。
覆盖下层绝缘层32和导体层33形成的上层绝缘层34，设有方形的检测部开口35a和导通部开口35b。
检测部开口35a中，检测部电极端子38的导电层33的一部分只从开口35a的开口边缘的一边侧露出，在除去检测部电极端子38的部分，露出下层绝缘层32。导通部开口35b中导通部电极端子39的导电层33方形地露出。
半导体晶片21与接触器30的位置对准正常或不正常的判断，与第1实施形态同样地进行。
实施形态6
下面说明本发明的第6实施形态。图12示出位置对准图形25的平面图。图12中，位置对准图形25具备形成在下层绝缘层32之上的检测部电极端子38与导通部电极端子39，检测部电极端子38与导通部电极端子39以不连续的导体层33各别地形成。
在下层绝缘层32的接触孔中配置下层连接配线60，检测部电极端子38与导通部电极端子39经构成导通手段的下层连接配线60相连。
覆盖下层绝缘层32和导体层33形成的上层绝缘层34，设有方形的检测部开口35a和导通部开口35b。
检测部开口35a中，检测部电极端子38部分地露出，检测部电极端子38的露出部沿检测部开口35a的开口边缘形成环形。另外，检测部开口35a中，贯通孔40位于中央部，通过导体层33不存在的贯通孔40露出下层绝缘层32。导通部开口35b中导通部电极端子39方形地露出。
半导体晶片21与接触器30的位置对准正常或不正常的判断，与第1实施形态同样地进行。
实施形态7
下面说明本发明的第7实施形态。图13示出位置对准图形25的平面图。图13中，位置对准图形25具备形成在下层绝缘层32之上的检测部电极端子38与导通部电极端子39。检测部电极端子38与导通部电极端子39在一个连续的导体层33中形成各自的区域，导电层33以其自身形成使检测部电极端子38与导通部电极端子39导通的导通手段。检测部电极端子38的区域中，导体层33设有贯通孔40。
覆盖下层绝缘层32和导体层33形成的上层绝缘层34，设有方形的检测部开口35a和导通部开口35b。
检测部开口35a中，检测部电极端子38部分地露出，检测部电极端子38的露出部沿检测部开口35a的开口边缘形成环形。另外，检测部开口35a中，通过导体层33不存在的贯通孔40露出下层绝缘层32。导通部开口35b中导通部电极端子39方形地露出。
检测部开口35a的中央部，与检测部电极端子38隔开空间设置凸部61。该凸部61以上层绝缘层34、或导电层33，或者其他层形成也可。另外，凸部61的高度使与导电层33相同，从而与接触器30的凸点电极31的接触良好，
半导体晶片21与接触器30的位置对准正常或不正常的判断，与第1实施形态同样地进行。
实施形态8
下面说明本发明的第8实施形态。图14示出位置对准图形25的平面图。图14中，位置对准图形25具备形成在下层绝缘层32之上的检测部电极端子38与导通部电极端子39。检测部电极端子38与导通部电极端子39在一个连续的导体层33中形成各自的区域，导电层33以其自身形成使检测部电极端子38与导通部电极端子39导通的导通手段。
检测部电极端子38的区域中，导体层33设有多个贯通孔40。多个贯通孔40形成各自以一定比率不同大小的矩形，各贯通孔40的中心大致对准开口35的中心线。
覆盖下层绝缘层32和导体层33形成的上层绝缘层34，设有方形的检测部开口35a和导通部开口35b。
检测部开口35a中，检测部电极端子38部分地露出，检测部电极端子38的露出部沿检测部开口35的开口边缘形成环形。另外，检测部开口35a中，通过导体层33不存在的贯通孔40露出下层绝缘层32。导通部开口35b中，方形地露出导通部电极端子39。
半导体晶片21与接触器30的位置对准正常或不正常的判断，与第1实施形态同样地进行。
这时，通过在多个贯通孔40的各个中配置接触器30的凸点电极31，便可在半导体晶片21与接触器30的位置对准中知道位置偏移的大小。
例如，某种大小以上的各贯通孔40中凸点电极31与检测部电极端子38为不接触，而在其以下大小的各贯通孔40中凸点电极31与检测部电极端子38接触时，根据该接触发生的贯通孔40的大小，可推定位置偏移的大小程度。
实施形态9
下面说明本发明的第9实施形态。图15示出位置对准图形25的平面图。图15中，位置对准图形25具备形成在下层绝缘层32之上的多个检测部电极端子38与多个导通部电极端子39。
成组的检测部电极端子38与导通部电极端子39在一个连续的导体层33中形成各自的区域，导电层构成的配线部62构成导通手段分别连接导各通部电极端子39与各检测部电极端子38。这里，4组导通部电极端子39与检测部电极端子38配置在大致直线上的位置。各检测部电极端子38相互间空间上被分离，各导通部电极端子39相互间空间上被分离。
覆盖下层绝缘层32和导体层33形成的上层绝缘层34，设有方形的一个检测部开口35a和多个导通部开口35b。
检测部开口35a中，多个检测部电极端子38一起露出，且各检测部电极端子38各自沿检测部开口35a的开口边缘的各边部分地露出，同时除检测部电极端子38以外的区域性中露出下层绝缘层32。在多个导通部开口35b各自中，露出导通部电极端子39。
半导体晶片21与接触器30的位置对准正常或不正常的判断，与第1实施形态同样地进行。
这时这时，通过在检测部开口35a和各导通部开口35b中配置接触器30的凸点电极31，便可在半导体晶片21与接触器30的位置对准中知道位置偏移的方向。
例如，检测部开口35a中，接触器30的凸点电极31接触位于纸面上的上方位置的检测部电极端子38时，导通了与该检测部电极端子38相同导电层33构成的导通部电极端子39接触的凸点电极31和与所述检测部电极端子38接触的凸点电极31。
因此，根据导通的凸点电极31的组合，可判定配置在检测部开口35a的凸点电极31接触到哪个位置的检测部电极端子38。从而知道半导体晶片21与接触器30的相对位置的位置偏移方向。
实施形态10
下面说明本发明的第10实施形态。图16示出位置对准图形25的平面图。图16中，位置对准图形25具备形成在下层绝缘层32之上的3组检测部电极端子38与导通部电极端子39。
覆盖下层绝缘层32形成的上层绝缘层34，设有方形的一个检测部开口35a和多个导通部开口35b。
检测部开口35a中露出的各检测部电极端子38，中央部具有贯通孔40，沿检测部开口35a的开口边缘环形地露出，相互间隔开空间同心地配置。检测部开口35a中除检测部电极端子38以外的区域露出下层绝缘层32。
最外周的检测部电极端子38与导通部电极端子39组成的一组，检测部电极端子38与导通部电极端子39由一个连续的导体层33形成。导通部电极端子39在其对应的导通部开口35b矩形地露出。
其他2组，各自的导通部电极端子39在其对应的导通部开口35b矩形地露出，各导通部电极端子39经构成导通手段的下层连接配线60，分别连接到中间的检测部电极端子38或最内周的检测部电极端子38。
半导体晶片21与接触器30的位置对准正常或不正常的判断，与第1实施形态同样地进行。
这时，通过在检测部开口35a和各导通部开口35b中配置接触器30的凸点电极31，便可在半导体晶片21与接触器30的位置对准中知道位置偏移的大小程度。
例如，检测部开口35a中，接触器30的凸点电极31接触最内周的检测部电极端子38时，导通了与该检测部电极端子38导通的导通部电极端子39接触的凸点电极31和与最内周的检测部电极端子38接触的凸点电极31。
因此，根据导通的凸点电极31的组合，可判定配置在检测部开口35a的凸点电极31接触到哪个位置的检测部电极端子38。从而知道半导体晶片21与接触器30的相对位置的位置偏移大小的程度。
实施形态11
下面说明本发明的第11实施形态。图17示出位置对准图形25的平面图。图17中，位置对准图形25具备形成在下层绝缘层32之上的2组检测部电极端子38与导通部电极端子39，各组的检测部电极端子38与导通部电极端子39由一个连续的导体层33形成。
覆盖下层绝缘层32形成的上层绝缘层34，设有方形的一个检测部开口35a和多个导通部开口35b。
检测部开口35a中，各组的检测部电极端子38从检测开口35a的边缘的相对的边侧部分地露出，除检测部电极端子38以外的区域中露出下层绝缘层32。各导通部开口35b中各导通部电极端子39方形地露出，左右对称地形成2组检测部电极端子38与导通部电极端子39。
半导体晶片21与接触器30的位置对准正常或不正常的判断，与第1实施形态同样地进行。
这时，通过在检测部开口35a和各导通部开口35b中配置接触器30的凸点电极31，便可在半导体晶片21与接触器30的位置对准中知道位置偏移的方向。
例如，检测部开口35a和各导通部开口35b中，接触器30的凸点电极31接触位于纸面上的右方位置的检测部电极端子38时，导通了与该检测部电极端子38相同导电层33构成的导通部电极端子39接触的凸点电极31和与所述检测部电极端子38接触的凸点电极31。
因此，根据导通的凸点电极31的组合，可判定配置在检测部开口35a的凸点电极31接触到哪个位置的检测部电极端子38。从而知道半导体晶片21与接触器30的位置对准中，左右两方向的位置偏移的方向。
实施形态12
下面说明本发明的第12实施形态。图18示出位置对准图形25的平面图。图18中，位置对准图形25具备形成在下层绝缘层32之上的4组检测部电极端子38与导通部电极端子39，各组的检测部电极端子38与导通部电极端子39由一个连续的导体层33形成。
覆盖下层绝缘层32形成的上层绝缘层34，设有方形的一个检测部开口35a和多个导通部开口35b。
检测部开口35a中，各组的检测部电极端子38从检测开口35a的开口边缘的4边的各自的边侧露出，除检测部电极端子38以外的区域中露出下层绝缘层32。各导通部开口35b中各导通部电极端子39方形地露出，十字形地形成4组检测部电极端子38与导通部电极端子39。
半导体晶片21与接触器30的位置对准正常或不正常的判断，与第1实施形态同样地进行。
这时，通过在检测部开口35a和各导通部开口35b中配置接触器30的凸点电极31，便可在半导体晶片21与接触器30的位置对准中知道位置偏移的方向。
例如，检测部开口35a中，接触器30的凸点电极31接触位于纸面上的下方位置的检测部电极端子38时，导通了与该检测部电极端子38相同导电层33构成的导通部电极端子39接触的凸点电极31和与所述检测部电极端子38接触的凸点电极31。
因此，根据导通的凸点电极31的组合，可判定配置在检测部开口35a的凸点电极31接触到哪个位置的检测部电极端子38。从而知道半导体晶片21与接触器30的位置对准中，在四个方向的位置偏移的方向。
实施形态13
下面说明本发明的第13实施形态。图19示出在半导体晶片21内配置位置对准图形25的形态平面图。
图19中，各位置对准图形25配置在半导体元件22的配置区域内，且划线23的交点区域以外的直线区域65的至少2处。
这样，通过将各位置对准图形25配置在半导体晶片21上，可高精度地实现半导体晶片21与接触器30的位置对准。
实施形态14
下面说明本发明的第14实施形态。图20示出在半导体晶片21内配置位置对准图形25的形态平面图。
图20中，各位置对准图形25配置在半导体元件22的配置区域内，且划线23的交点区域66的至少2处。这样，通过将各位置对准图形25配置在半导体晶片21上，可高精度地实现半导体晶片21与接触器30的位置对准。
实施形态15
下面说明本发明的第15实施形态。图21示出在半导体晶片21内配置位置对准图形25的形态平面图。
图21中，各位置对准图形25配置在半导体元件22的配置区域内，且与划线23的交点区域66隔开一定距离位置上。例如将一对位置对准图形25配置在以任意点为原点，180°对称的位置上。或者，将多个位置对准图形25以T字形或十字形设于以任意点为原点，绕原点90°的间隔的划线23上。
然后将该位置对准图形25的组合至少配置在划线23的2个交点上。
这样，通过将各位置对准图形25配置在半导体晶片21上，可高精度地实现半导体晶片21与接触器30的位置对准。
另外，作为位置对准图形25，通过用前面的各实施形态中所示的各种位置对准图形25，能检测出位置偏移的方向和大小。例如，当使用将图14所示的位置对准图形25设置于四个方向时可检测出位置偏移方向和大小。
实施形态16
下面说明本发明的第16实施形态。图22示出在半导体晶片21内配置位置对准图形25的形态平面图。
图22中，各位置对准图形25配置在半导体元件22的配置区域至少2处的半导体元件22的内部。
这样，通过将各位置对准图形25配置在半导体晶片21上，可高精度地实现半导体晶片21与接触器30的位置对准。
实施形态17
下面说明本发明的第17实施形态。图23示出在半导体晶片21内配置位置对准图形25的形态平面图。
图23中，各位置对准图形25配置在半导体元件22的配置区域外，周边部67的至少2处。
这样，通过将各位置对准图形25配置在半导体晶片21上，可高精度地实现半导体晶片21与接触器30的位置对准。
实施形态18
下面说明本发明的第18实施形态。图24示出在半导体晶片21内配置位置对准图形25的形态平面图。
图24中，各位置对准图形25配置在半导体元件22的配置区域内，且划线23的直线区域中的大致两端的位置上至少2处。或者，配置在交点区域66、周边部67的至少2处。
这样，通过将各位置对准图形25配置在半导体晶片21上，可高精度地实现半导体晶片21与接触器30的位置对准。
以上，一系列的实施形态的说明中，在说明半导体晶片21内的位置对准图形25的配置方向与它们的组合时，示出了各位置对准图形25的检测部电极端子相互对向地配置，但即使配置在此外的方向上也能得到同样的效果。
工业上的实用性
本发明的半导体晶片及其检查方法，对形成在半导体晶片内的半导体元件的诸项检查的高品质化，高效率化是有用的。

Claims (18)

1.一种半导体晶片，其特征在于，
在晶片上形成多个半导体元件与位置对准图形，
所述位置对准图形由形成在所述晶片上的下层绝缘层、导体层以及上层绝缘层构成，
由所述导体层构成的检测部电极端子与导通部电极端子形成在所述下层绝缘层上，所述检测部电极端子与所述导通部电极端子通过导通手段导通，所述上层绝缘层具有检测部开口与导通部开口，
所述导通部开口中露出所述导通部电极端子，
在所述检测部开口中，所述检测部电极端子沿所述检测部开口的开口边缘而部分地露出，同时所述下层绝缘层露出于除去所述检测部电极端子以外的区域中。
2.如权利要求1所述的半导体晶片，其特征在于，
在所述检测部电极端子上形成所述下层绝缘层露出的贯通孔，在包围贯通孔形成的所述检测部开口中，所述检测部电极端子沿所述检测部开口的开口边缘环形地露出。
3.如权利要求2所述的半导体晶片，其特征在于，
在所述检测部电极端子的多处以规定间隔配置一排所述贯通孔，各贯通孔的尺寸以一定比率不同。
4.如权利要求1所述的半导体晶片，其特征在于，
所述检测部开口做成方形，所述检测部电极端子沿所述检测部开口的开口边缘的一边部分地露出。
5.一种半导体晶片，其特征在于，
在晶片上形成多个半导体元件与位置对准图形，
所述位置对准图形由形成在所述晶片上的下层绝缘层、导体层及上层绝缘层构成，
由所述导体层构成的多个检测部电极端子与多个导通部电极端子形成在所述下层绝缘层上，成组的所述检测部电极端子与所述导通部电极端子通过导通手段导通，
所述上层绝缘层具有多个所述检测部电极端子一起露出的一个检测部开口与多个所述导通部电极端子各自个别地露出的多个导通部开口，所述检测部开口做成方形，
在所述检测部开口中，多个的所述检测部电极端子各自沿所述检测部开口的开口边缘的各边而部分地露出，同时所述下层绝缘层露出于除去所述检测部电极端子以外的区域中。
6.一种半导体晶片，其特征在于，
在晶片上形成多个半导体元件与位置对准图形，
所述位置对准图形由形成在所述晶片上的下层绝缘层、导体层及上层绝缘层构成，
由所述导体层构成的多个检测部电极端子与多个导通部电极端子形成在所述下层绝缘层上，成组的所述检测部电极端子与所述导通部电极端子通过导通手段导通，
所述上层绝缘层具有多个所述检测部电极端子一起露出的一个检测部开口与多个所述导通部电极端子各自个别地露出的多个导通部开口，
在所述检测部开口中，多个的所述检测部电极端子环形地并且以同心地隔开规定间隔而多重地露出，同时所述下层绝缘层露出于除去所述检测部电极端子以外的区域中。
7.如权利要求1至5中任一项所述的半导体晶片，其特征在于，
导通所述检测部电极端子与导通部电极端子的所述导通手段由所述导体层构成。
8.如权利要求1至6中任一项所述的半导体晶片，其特征在于，
在所述位置对准图形的所述下层绝缘层上形成接触孔，在所述接触孔中配置连接配线，导通所述检测部电极端子与所述导通部电极端子的所述导通手段由所述连接配线构成。
9.一种半导体晶片，其特征在于，
在晶片上形成多个半导体元件与位置对准图形，
所述位置对准图形由形成在所述晶片上的下层绝缘层、导体层及上层绝缘层构成，
由所述导体层构成的检测部电极端子与导通部电极端子形成在所述下层绝缘层上，所述检测部电极端子与导通部电极端子中的一方电极端子连接接地配线，另一方电极端子连接输入电路配线或成浮置状态，
所述上层绝缘层具有开口，
所述开口中所述导通部电极端子露出，同时
所述检测部电极端子沿所述开口的开口边缘而部分地露出，同时所述检测部电极端子隔着规定间隔与所述导通部电极端子相对，并且所述下层绝缘层在除去所述导通部电极端子和所述检测部电极端子以外的区域露出。
10.如权利要求9所述的半导体晶片，其特征在于，
所述开口中所述检测部电极端子空开规定间隔，形成包围所述导通部电极端子的周围的形状。
11.如权利要求9所述的半导体晶片，其特征在于，
所述开口中所述导通部电极端子方形地露出，所述检测部电极端子空开规定间隔，形成包围除去所述导通部电极端子的一边以外的周围的形状。
12.如权利要求9所述的半导体晶片，其特征在于，
所述开口开口成方形，所述开口中所述检测部电极端子仅从所述开口的一边侧部分地露出。
13.如权利要求1、2、3、4、5、6、9、10、11、12中任一项所述的半导体晶片，其特征在于，
在以任意点为原点的180°对称的位置上，配置一对位置对准图形。
14.如权利要求1、2、3、4、5、6、9、10、11、12中任一项所述的半导体晶片，其特征在于，
以任意点为原点、绕原点旋转以90°间隔，T形或十字形地配置多个位置对准图形。
15.如权利要求1、2、3、4、5、6、9、10、11、12中任一项所述的半导体晶片，其特征在于，
半导体晶片中的半导体元件的配置区域内，在划线的交点区域以外的至少2处，配置位置对准图形。
16.如权利要求1、2、3、4、5、6、9、10、11、12中任一项所述的半导体晶片，其特征在于，
半导体晶片中的半导体元件的配置区域内，在至少2处的划线的交点区域，配置位置对准图形。
17.如权利要求1、2、3、4、5、6、9、10、11、12中任一项所述的半导体晶片，其特征在于，
半导体晶片中的半导体元件的配置区域内，在至少2处的半导体元件内，配置位置对准图形。
18.如权利要求1、2、3、4、5、6、9、10、11、12中任一项所述的半导体晶片，其特征在于，
半导体晶片中的半导体元件的配置区域外的周边部，在至少2处配置位置对准图形。
CNB2005101250113A 2004-11-16 2005-11-11 半导体晶片 Expired - Fee Related CN100461381C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004331293A JP4570446B2 (ja) 2004-11-16 2004-11-16 半導体ウェハーおよびその検査方法
JP2004331293 2004-11-16

Publications (2)

Publication Number Publication Date
CN1776898A CN1776898A (zh) 2006-05-24
CN100461381C true CN100461381C (zh) 2009-02-11

Family

ID=36385617

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101250113A Expired - Fee Related CN100461381C (zh) 2004-11-16 2005-11-11 半导体晶片

Country Status (4)

Country Link
US (1) US7170189B2 (zh)
JP (1) JP4570446B2 (zh)
CN (1) CN100461381C (zh)
TW (1) TW200617410A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593647B1 (ko) * 2004-05-18 2006-06-28 삼성전자주식회사 프로브 센싱용 패드, 반도체 소자가 탑재된 기판 및 반도체 소자 검사 방법
KR100739629B1 (ko) * 2005-12-02 2007-07-16 삼성전자주식회사 프로브 센싱용 패드 및 이를 이용한 프로브 니들 접촉 위치검사 방법.
JP2007335550A (ja) * 2006-06-14 2007-12-27 Seiko Instruments Inc 半導体装置
JP4995495B2 (ja) * 2006-06-16 2012-08-08 セイコーインスツル株式会社 半導体装置
TWI307406B (en) * 2006-07-06 2009-03-11 Au Optronics Corp Misalignment detection devices
JP4712641B2 (ja) * 2006-08-09 2011-06-29 富士通セミコンダクター株式会社 半導体ウエハとその試験方法
KR100892262B1 (ko) * 2007-06-27 2009-04-09 세크론 주식회사 프로빙 검사장치 가동률 산출 시스템 및 이를 이용한 산출방법
EP2246708A1 (de) * 2009-04-30 2010-11-03 Micronas GmbH Verfahren zur Erstellung einer Defektkarte von auf einem Träger, insbesondere einem Halbleiter-Wafer, befindliche Einzelkomponenten, insbesondere Halbleiter-Bauelementen
IT1397222B1 (it) * 2009-12-30 2013-01-04 St Microelectronics Srl Metodo per controllare il corretto posizionamento di sonde di test su terminazioni di dispositivi elettronici integrati su semiconduttore e relativo dispositivo elettronico.
US8838408B2 (en) 2010-11-11 2014-09-16 Optimal Plus Ltd Misalignment indication decision system and method
CN104181448A (zh) * 2014-08-13 2014-12-03 华进半导体封装先导技术研发中心有限公司 一种硅通孔转接板晶圆测试系统和硅通孔转接板晶圆测试方法
JP7101577B2 (ja) * 2018-09-21 2022-07-15 株式会社日本マイクロニクス 検査方法及び検査システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302854A (en) * 1990-01-23 1994-04-12 Sumitomo Electric Industries, Ltd. Packaging structure of a semiconductor device
US5321277A (en) * 1990-12-31 1994-06-14 Texas Instruments Incorporated Multi-chip module testing
US6133054A (en) * 1999-08-02 2000-10-17 Motorola, Inc. Method and apparatus for testing an integrated circuit
US20030122246A1 (en) * 2001-12-31 2003-07-03 Mou-Shiung Lin Integrated chip package structure using silicon substrate and method of manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56114349A (en) * 1980-02-15 1981-09-08 Chiyou Lsi Gijutsu Kenkyu Kumiai Detecting method for displacement in testing stage of wafer
JPS63128636A (ja) * 1986-11-18 1988-06-01 Nec Corp 半導体集積回路装置
JPH05343487A (ja) 1992-06-04 1993-12-24 Nec Corp 半導体集積回路装置
JPH0645419A (ja) * 1992-07-21 1994-02-18 Hitachi Ltd 半導体装置
JPH09213759A (ja) * 1996-01-30 1997-08-15 Sony Corp 半導体装置
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
US6133582A (en) * 1998-05-14 2000-10-17 Lightspeed Semiconductor Corporation Methods and apparatuses for binning partially completed integrated circuits based upon test results
US6329670B1 (en) * 1999-04-06 2001-12-11 Micron Technology, Inc. Conductive material for integrated circuit fabrication
US6380555B1 (en) * 1999-12-24 2002-04-30 Micron Technology, Inc. Bumped semiconductor component having test pads, and method and system for testing bumped semiconductor components
JP2002217258A (ja) * 2001-01-22 2002-08-02 Hitachi Ltd 半導体装置およびその測定方法、ならびに半導体装置の製造方法
US6605525B2 (en) * 2001-05-01 2003-08-12 Industrial Technologies Research Institute Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed
US6781150B2 (en) * 2002-08-28 2004-08-24 Lsi Logic Corporation Test structure for detecting bonding-induced cracks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302854A (en) * 1990-01-23 1994-04-12 Sumitomo Electric Industries, Ltd. Packaging structure of a semiconductor device
US5321277A (en) * 1990-12-31 1994-06-14 Texas Instruments Incorporated Multi-chip module testing
US6133054A (en) * 1999-08-02 2000-10-17 Motorola, Inc. Method and apparatus for testing an integrated circuit
US20030122246A1 (en) * 2001-12-31 2003-07-03 Mou-Shiung Lin Integrated chip package structure using silicon substrate and method of manufacturing the same

Also Published As

Publication number Publication date
JP4570446B2 (ja) 2010-10-27
US20060103408A1 (en) 2006-05-18
JP2006147601A (ja) 2006-06-08
CN1776898A (zh) 2006-05-24
US7170189B2 (en) 2007-01-30
TW200617410A (en) 2006-06-01

Similar Documents

Publication Publication Date Title
CN100461381C (zh) 半导体晶片
US10746788B2 (en) Sensing structure of alignment of a probe for testing integrated circuits
CA1264868A (en) Semiconductor defect monitor for diagnosing processing-induced defects
US7616015B2 (en) Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same
US6225702B1 (en) Ball grid array to prevent shorting between a power supply and ground terminal
JP2007158346A (ja) プローブセンシング用パッド及びプローブ針接触位置検査方法
US20130187676A1 (en) Inspection apparatus
CN109841535B (zh) 阵列基板及其制备方法、显示面板、显示装置
JP2001183392A (ja) プローブカード
JP4277398B2 (ja) 配線板の検査装置
US6025733A (en) Semiconductor memory device
JP2591799B2 (ja) 半導体集積回路の欠陥検出方法及び欠陥検出用回路
US5148102A (en) Apparatus for the electrical function testing of wiring matrices, particularly of printed circuit boards
US11372024B2 (en) Probe card test apparatus
JP2657315B2 (ja) プローブカード
CN100514628C (zh) 射频测试键结构
JPH08330368A (ja) 半導体回路装置群及びそのプローブ試験方法
KR100676612B1 (ko) 반도체 소자의 패드
JPH0725725Y2 (ja) 高密度マイクロパッド
JP2591800B2 (ja) 半導体集積回路の欠陥検出方法及び欠陥検出用回路
KR20030082773A (ko) 반도체 칩 가드 링의 모니터링 장치
JPH10288628A (ja) プローブカード
JP2001326262A (ja) 半導体ウエハー及び半導体装置の検査方法
JPH03286545A (ja) 半導体装置
JPH0618559A (ja) プローブカード

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090211

Termination date: 20121111