JPH01184935A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01184935A
JPH01184935A JP63010030A JP1003088A JPH01184935A JP H01184935 A JPH01184935 A JP H01184935A JP 63010030 A JP63010030 A JP 63010030A JP 1003088 A JP1003088 A JP 1003088A JP H01184935 A JPH01184935 A JP H01184935A
Authority
JP
Japan
Prior art keywords
alignment
pad
pads
probe needle
probes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63010030A
Other languages
English (en)
Inventor
Michihiro Ishikawa
通弘 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63010030A priority Critical patent/JPH01184935A/ja
Priority to KR1019890000575A priority patent/KR910007510B1/ko
Priority to DE68914005T priority patent/DE68914005T2/de
Priority to EP89100956A priority patent/EP0325269B1/en
Priority to US07/299,336 priority patent/US5014003A/en
Publication of JPH01184935A publication Critical patent/JPH01184935A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06794—Devices for sensing when probes are in contact, or in position to contact, with measured object
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半導体装置にかかり、特にウェーハプロービン
グの際にプローブ針とプロービングパッドとの位置合わ
せに使用されるチェックパターンを有する半導体装置に
関する。
（従来の技術） 一般に半導体装置の製造の最終段階において、ウェーハ
上に形成された半導体チップの周辺に設けられたプロー
ビングパッドに試験装置のプローブ針を接触させ、半導
体チップの良品・不良品を判定する電気的な試験が行わ
れる。
この際プローブ針とパッドとの位置合わせは、プローブ
針とパッドの上部に顕微鏡をセットし、その顕微鏡から
プローブ針とパッドの位置を観察して行う。
この位置合わせにおいてプローブ針の存在するエリアが
狭い場合には、プローブ針とパッドの位置とを観察する
顕微鏡を高倍率にして位置合わせの精度を上げていた。
しかし、半導体素子の高性能化に伴いチップサイズが増
大し、又は多チツプ同時にブロービングするため、プロ
ーブ針の存在するエリア、すなわち、位置合わせ判定領
域が広くなる傾向にある。
しかし、このようにプローブ針のエリアが広くなった場
合、プローブ針とパッドとの位置合わせの精度を上げる
ために顕微鏡の倍率を高倍率化すると、プローブ針のエ
リア全体を観察できず部分的な観察となるためプローブ
針とパッドの位置合わせが困難になる。また位置合わせ
を容易にするため顕微鏡の倍率を低倍率化し、プローブ
針のエリア全体を観察しようとするとプローブ針とパッ
ドとの位置合わせの精度を向上させるのが困難になる。
（発明が解決しようとする課８） このように半導体素子の高性能化に伴ってチップサイズ
の増大や多チツプ同時ブロービング等を行ない、プロー
ブ針の位置合わせ判定領域が広くなる場合には従来のよ
うにプローブ針とパッドとの位置合わせを顕微鏡観察で
行なうのでは高倍率化したときは位置合わせが困難とな
り、また低倍率化したときは精度が低下するという問題
点がある。
本発明はこのような問題点を解消するためになされたも
ので、プローブ針の位置合わせ判定領域が広くなり低倍
率の顕微鏡観察で、プローブ針とパッドの位置合わせを
行っても高精度な位置合わせを可能とする半導体装置を
提供することを目的とする。
〔発明の構成〕
（課題を解決するための手段） 本発明にかかる半導体装置は、プローブ針とプロービン
グパッドとの位置合わせが正確に行なわれているか否か
を判断するためのチェックパターンを有する半導体装置
において、互いに電気的に接続された少なくとも２つの
導電パッドを有しかつこのチェックパターンが位置合わ
せ判定領域内に少なくとも２カ所設けられたことを特徴
としている。
また、導電パッドの少なくとも１つの導電パッドの幅を
プロービングパッドの幅よりも狭くするとよい。
（作　用） 本発明のチェックパターンは、互いに電気的に接続され
た２つのパッドをそれぞれプローブ針で同時に接触した
とき２つのプローブ針の間に電気的な導通があれば、他
のプローブ針とパッドの位置合わせも正確におこなわれ
ていると判断する。
しかしプローブ針とパッドとの導通を１カ所のチェック
パターン３０ａで判断したのでは、第１１図に示すよう
に回転ずれが生じた場合パッド配列イメージ３１とプロ
ーブ針配列イメージ３２とが一致せず正確な位置合わせ
判断がができていないことになる。そこで回転ずれが生
じた場合においても正確に位置合わせ判断を行なうため
にチェックパターンを位置合わせ判定領域内に少なくと
も２つ設けるようにしている。
また、プロービングパッドよりも導電パッドの幅を狭く
することにより位置合せ精度が向上する。
（実施例） 以下本発明を実施例に基づいて詳細に説明する。
第１図は本発明で用いられる導通チェックパターン１を
示すもので、２つの導電パッド２，３が配線パターン４
により接続されているような構成となっている。このよ
うな導通チェックパターンに対して第２図に示すように
、プローブ針２１とプローブ針２２とをパッド２，３に
接触させ、これらのプローブ針２１．２２の間に電気的
な導通があるか否かを導通チエッカを用いて測定し、導
通している場合にはプローブ針２１．２２とパッド２．
３が正確に接触していると判断する。そしてプローブ針
２１．２２と導通判断パターン１とが正確に接触してい
るのであるならば、他のプローブ針とプロービングパッ
ドも正確に接触していると判断する。すなわちプローブ
針とパッドとの位置合わせが正確であると判断する。し
かしプローブ針２１．２２と導通チェックパターン１と
の位置合わせ判断をプローブ針の存在する位置合わせ判
定領域内の１カ所で行ったのでは前述したようにプロー
ブ針とパッドの回転ずれが生じた場合に誤った判断を行
ってしまう。すなわち第１１図に示したように導通判断
箇所であるチェックパターンが回転ずれの中心になった
場合、その導通判断箇所が正しく導通しているため他の
プローブ針とパッドとの位置合わせも正しく行なわれて
いると判断しても、実際は他のプローブ針とパッドとが
接触していないという状態が起きてしまう。
このため、本発明においてはプローブ針とパッドとの回
転ずれが生じた場合においても正しい位置合わせの判断
ができるようにした。すなわち、チェックパターンを位
置合わせ判定領域内に第３図内３０ａおよび３０ｂのよ
うに少くとも２つ設けるようにしている。第４図（ａ）
〜（ｅ）はプローブ針の位置合わせ判定領域内の半導体
チップ１２内に導通チェックパターンを複数個設置した
例を示すものである。第４図（ａ）は半導体チップ側辺
上に２つの導通チェックパターン１−１゜１−２を設け
た例、第４図（ｂ）は対向する上辺と下辺上に２つの導
通チェックパターン１−３゜１−４を設けた例、第４図
（Ｃ）は２つの隣接辺上にそれぞれ導通チェックパター
ン１−３．１−５を設けた例、第４図（ｄ）は４辺のう
ちの３辺上に３つの導通チェックパターン１−３．１−
４゜１−５を設けた例、第４図（ｅ）は４辺の各辺上に
４つの導通チェックパターン１−３．１−４．１−５．
１−６をそれぞれ設けた例を示している。
このように複数の導通チェックパターン１を位置合わせ
判定領域内に設置しておくことにより、プローブ針とパ
ッドとの位置合わせの際に回転ずれが生じ正しい位置合
わせができていない場合には、複数個の導通チェックパ
ターン１−１〜１−６の内、少なくとも１カ所において
プローブ針とパッドとの導通がとれないことになる。
さらにチップに搭載された複数個の導通チェックパター
ン１−１〜１−６において全てのパターンに導通がとれ
ていない場合には他の実際のブロービングを行なうブロ
ービング針とパッドとの位置合わせが正しく行なわれて
いないと判断するため、回転ずれが生じた場合でも等連
判断パターンを用い′た判断結果と実際にブロービング
を行うブロービング針とパッドとの位置合わせの状況と
は等しくなり誤った判断は行なわれなくなる。
第５図は特にコーナ部に形成するのに適当なチェックパ
ターンを示すもので、第１図の構成に加えてパッド３の
下方にもパッド５を設け、これらを配線パターン６で接
続したものである。このようなパターンを用いれば回転
ずれも、１つの導通チェックパターンで判断できる。
第６図および第７図は導通チェックパターンの他の例を
示すものでそれぞれ第１図および第５図に対応するもの
である。第６図に示された導通チェックパターン１′お
よび第７図に示された導通チェックパターン１１′にお
けるそれぞれのパッド２’、３’、５’　は実際にブロ
ービングするプロービングパッド７よりも幅が小さく形
成されているため、他のプロービングパッドに対するプ
ローブ針の位置合わせ精度を向上させることができる。
またプローブ針との等連判断パターンは必ずしも第１図
に示すような隣接するパッド２，３を配線４により接続
する必要はなく、第８図に示すように、実際にブロービ
ングを行なうパッド９を間にはさみ導通チ丹ツクに用い
るパッド２，３の間を配線８により接続させた等連判断
パターンとすることも可能である。
また前述した導通チェックパターンは実際にはブロービ
ングには用いられないパッドを用いて形成していたが、
実際にブロービングを行なうパッドと導通チェックパタ
ーンに使用するパッドを兼用して構成することも可能で
ある。
例えば第、９図に示すような構成において、パッド１５
は実際にブロービングを行なうパッドであるが、パッド
１５と導通チエツク用パッド１３とを配線１４で接続し
導通チェックパターンとしてもよい。
この時バッド１５を実際にブロービングに使用した場合
、パッド１３と接続されていることは何らブロービング
結果に悪影響を与えない。
さらに第１図、第６図、第８図、第９図に示される導通
チェックパターンのパッドは横向きに形成されているが
、これを９０″回転させ縦向きに設置することも可能で
ある。また第５図および第７図に示す導通チェックパタ
ーンを９０″および１８０°回転させることによりチッ
プの所望するコーナ一部いずれにも設置することが可能
となる。
なお、プローブ針とパッドとの回転ずれが全くない状態
、例えばプローブ針を固定する装置とチップまたはチッ
プを搭載しているウェーハ等を固定する装置との間の回
転ずれを予め補正しである状態では導通チエツク箇所は
１カ所でも良い。
次に複数のチップが同時にブロービングされるような場
合には導通チェックパターンは、必ずしも第４図（ａ）
〜（ｅ）に示すように１つの半導体チップに対して複数
個設置する必要はない。たとえば、第１０図に示すよう
にブロービング対象パッドを含む半導体チップ２３．２
４を同時にブロービングする際には、それぞれの半導体
チップ２３．２４に１個ずつの導通判断パターン１を設
置すれば良い。この状態でプローブ針のエリア内には２
個の導通判断パターンが設置されたことになる。これに
よりプローブ針とパッドとの位置合わせが正確に判断で
きることになる。
〔発明の効果〕
以上実施例に基づいて詳細に説明したように本発明では
プローブ針とブロービングブローピングパッドとの位置
合わせを電気的に行うようにしているため、プローブ針
のエリアが広くなりプローブ針とパッドとの位置合わせ
を低倍率の顕微鏡観察で行う場合にも高精度の位置合わ
せ精度を得ることができる。
またプローブ針を直接接触させてパッドとの位置合わせ
を判断しているためプローブ針エリアが狭い場合におい
てもプローブ針とプロービングパッドの位置合わせ精度
が向上する。
導電パッドの幅をブロービングバッドの幅よりも狭くす
ることにより、６置合わせ精度を向上させることができ
る。
【図面の簡単な説明】
第１図、第５図、第６図、第７図、第８図、第９図は、
本発明に使用する導通チェックパターンの例を示す図、
第２図は本発明におけるプローブ針とブロービングバッ
ドとの位置合わせチエツク方法を説明するための図、第
３図は半導体チップ内の導通チェックパターンの配置を
示す配置図、第４図は本発明によるチェックパターンを
チップ内に複数個設置する際の代表的配列例を示す図、
第１０図は多チツプ同時ブロービングを行う場合の本発
明にかかるチェックパターンをチップ内に配置した例を
示す配置図、第１１図はプローブ針とブロービングバッ
ドとの回転による合せずれを説明する説明図である。 １．１１・・・導通チェックパターン、２，３．．５゜
１３．１５・・・パッド、１２，２３．２４・・・半導
体チップ、２１．２２・・・プローブ針。 出願人代理人　　佐　　藤　　−雄 鳥３図 罠４図 ｆ１７ 第７図 集９図 為１１図 為８図 為１０図

Claims (1)

  1. 【特許請求の範囲】 １、プローブ針とプロービングパッドとの位置合わせが
    正確に行なわれているか否かを判断するためのチェック
    パターンを有する半導体装置において、前記チェックパ
    ターンが互いに電気的に接続された少なくとも２つの導
    電パッドで構成され、かつこのチェックパターンが位置
    合せ判定領域内に少なくとも２カ所設けられたことを特
    徴とする半導体装置。 ２、前記２つの導電パッドの少なくとも１つの導電パッ
    ドの幅を、前記プロービングパッドの幅よりも狭くした
    ことを特徴とする請求項１記載の半導体装置。
JP63010030A 1988-01-20 1988-01-20 半導体装置 Pending JPH01184935A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63010030A JPH01184935A (ja) 1988-01-20 1988-01-20 半導体装置
KR1019890000575A KR910007510B1 (ko) 1988-01-20 1989-01-20 반도체장치
DE68914005T DE68914005T2 (de) 1988-01-20 1989-01-20 Leitende Muster für den elektrischen Test von Halbleiterbausteinen.
EP89100956A EP0325269B1 (en) 1988-01-20 1989-01-20 Conductive pattern for electric test of semiconductor chips
US07/299,336 US5014003A (en) 1988-01-20 1989-01-23 Conductive pattern for electric test of semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63010030A JPH01184935A (ja) 1988-01-20 1988-01-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH01184935A true JPH01184935A (ja) 1989-07-24

Family

ID=11738999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63010030A Pending JPH01184935A (ja) 1988-01-20 1988-01-20 半導体装置

Country Status (5)

Country Link
US (1) US5014003A (ja)
EP (1) EP0325269B1 (ja)
JP (1) JPH01184935A (ja)
KR (1) KR910007510B1 (ja)
DE (1) DE68914005T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333128A (ja) * 2004-05-18 2005-12-02 Samsung Electronics Co Ltd プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198756A (en) * 1991-07-29 1993-03-30 Atg-Electronics Inc. Test fixture wiring integrity verification device
JP2720688B2 (ja) * 1992-01-31 1998-03-04 ジェイエスアール株式会社 回路基板の検査方法
KR100272659B1 (ko) * 1997-06-28 2000-12-01 김영환 반도체 소자의 금속배선 선폭 측정방법
FR2770029B1 (fr) 1997-10-22 2000-01-07 Sgs Thomson Microelectronics Plage de test a positionnement automatique de microsonde et procede de realisation d'une telle plage de test
US6175245B1 (en) 1998-06-25 2001-01-16 International Business Machines Corporation CMOS SOI contact integrity test method
JP2005091065A (ja) * 2003-09-16 2005-04-07 Oki Electric Ind Co Ltd 半導体装置への動作電圧供給装置及び動作電圧供給方法
US7323897B2 (en) * 2004-12-16 2008-01-29 Verigy (Singapore) Pte. Ltd. Mock wafer, system calibrated using mock wafer, and method for calibrating automated test equipment
US20060158208A1 (en) * 2005-01-14 2006-07-20 Applied Materials, Inc. Prober tester
US6989682B1 (en) * 2005-03-16 2006-01-24 United Microelectronics Corp. Test key on a wafer
JP2007129108A (ja) * 2005-11-04 2007-05-24 Mitsubishi Electric Corp 半導体装置の検査方法
IT1397222B1 (it) * 2009-12-30 2013-01-04 St Microelectronics Srl Metodo per controllare il corretto posizionamento di sonde di test su terminazioni di dispositivi elettronici integrati su semiconduttore e relativo dispositivo elettronico.
IT1402434B1 (it) 2010-06-10 2013-09-04 St Microelectronics Srl Struttura di rilevamento dell'allineamento di una sonda atta a testare circuiti integrati

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61199623A (ja) * 1985-03-01 1986-09-04 Nippon Telegr & Teleph Corp <Ntt> ウエハの位置検出方法およびウエハ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3781683A (en) * 1971-03-30 1973-12-25 Ibm Test circuit configuration for integrated semiconductor circuits and a test system containing said configuration
US3974443A (en) * 1975-01-02 1976-08-10 International Business Machines Corporation Conductive line width and resistivity measuring system
US4266191A (en) * 1979-04-18 1981-05-05 Spano John D Test probe alignment apparatus
US4386459A (en) * 1980-07-11 1983-06-07 Bell Telephone Laboratories, Incorporated Electrical measurement of level-to-level misalignment in integrated circuits
DD226741A3 (de) * 1983-12-27 1985-08-28 Kontaktbau & Spezmaschbau Veb Einrichtung zum pruefen der lagerichtigkeit von transportierten bauteilen
US4801869A (en) * 1987-04-27 1989-01-31 International Business Machines Corporation Semiconductor defect monitor for diagnosing processing-induced defects

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61199623A (ja) * 1985-03-01 1986-09-04 Nippon Telegr & Teleph Corp <Ntt> ウエハの位置検出方法およびウエハ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333128A (ja) * 2004-05-18 2005-12-02 Samsung Electronics Co Ltd プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター

Also Published As

Publication number Publication date
KR890012370A (ko) 1989-08-26
KR910007510B1 (ko) 1991-09-26
DE68914005D1 (de) 1994-04-28
US5014003A (en) 1991-05-07
EP0325269B1 (en) 1994-03-23
EP0325269A1 (en) 1989-07-26
DE68914005T2 (de) 1994-08-11

Similar Documents

Publication Publication Date Title
US5262258A (en) Process of manufacturing semiconductor devices
US4918374A (en) Method and apparatus for inspecting integrated circuit probe cards
JPH01184935A (ja) 半導体装置
US4052793A (en) Method of obtaining proper probe alignment in a multiple contact environment
US6221681B1 (en) On-chip misalignment indication
US20230101900A1 (en) Structure of semiconductor device
KR100652421B1 (ko) 도넛형 병렬 프로브 카드 및 이를 이용한 웨이퍼 검사방법
JPH09107011A (ja) 半導体装置、およびこの半導体装置の位置合わせ方法
KR20100069300A (ko) 프로브 카드와, 이를 이용한 반도체 디바이스 테스트 장치 및 방법
JP2764854B2 (ja) プローブカード及び検査方法
JPH10153644A (ja) Ｂｇａデバイス・テスト用アダプタ・モジュール
CN112394202B (zh) 硅转接板的互连测试夹具及互连测试方法
JPS6024030A (ja) 半導体ウエハ測定方法
US6255827B1 (en) Search routine for 2-point electrical tester
JPS6279640A (ja) ウエハプロ−バ装置
JPH09260443A (ja) 半導体装置及びそのテスト方法
WO2021255842A1 (ja) 半導体ウエハ
KR0127639B1 (ko) 프로우빙 시험 방법 및 그 장치
JPS60167344A (ja) 半導体ウエ−ハの検査装置
JPS6170735A (ja) 電気測定用アライメントマ−クを有するウエハまたはチツプ
JPH07169799A (ja) プロービング装置のプローブ位置合せ方法
JPS61190955A (ja) 配線パタ−ンの検査方法及びその検査装置
JPS6137776B2 (ja)
JPH0621242Y2 (ja) 集積回路試験装置
JPS63211642A (ja) 半導体試験装置