JP2007129108A - 半導体装置の検査方法 - Google Patents
半導体装置の検査方法 Download PDFInfo
- Publication number
- JP2007129108A JP2007129108A JP2005321510A JP2005321510A JP2007129108A JP 2007129108 A JP2007129108 A JP 2007129108A JP 2005321510 A JP2005321510 A JP 2005321510A JP 2005321510 A JP2005321510 A JP 2005321510A JP 2007129108 A JP2007129108 A JP 2007129108A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- inspection
- chip
- pattern
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】ウェハ内に形成されたチップパターンの検査を正確かつ容易に行うことができる半導体装置の検査方法を得る。
【解決手段】ウェハ内にチップパターンと共に形成されたコンタクトチェックパターンのパッドにプローブを当てて検査を行うステップと、この検査結果が所定の範囲内にある場合に、チップパターンのパッドにプローブを当てて検査を行うステップとを有し、コンタクトチェックパターンとして、寸法がチップパターンと同じで、外観がチップパターンと異なり、チップパターンのパッドと同じパターンのパッドを有するものを用いる。
【選択図】図1
【解決手段】ウェハ内にチップパターンと共に形成されたコンタクトチェックパターンのパッドにプローブを当てて検査を行うステップと、この検査結果が所定の範囲内にある場合に、チップパターンのパッドにプローブを当てて検査を行うステップとを有し、コンタクトチェックパターンとして、寸法がチップパターンと同じで、外観がチップパターンと異なり、チップパターンのパッドと同じパターンのパッドを有するものを用いる。
【選択図】図1
Description
本発明は、ウェハ上に形成された複数のチップパターンのパッドにプローブをコンタクトさせて検査を行う方法に関するものである。
高周波帯、特に3GHz以上のマイクロ波領域で動作する超高周波帯ICや、更に周波数の高いミリ波領域(30〜300GHz)用MMIC(Monolithic Microwave IC)について、高周波特性の全数検査が行われる。その際、ウェハ上に形成された複数のチップパターンのパッドにプローブをコンタクトさせて検査が行われる(例えば、特許文献1参照)。
図15は、ウェハ内に形成されたチップパターンの従来のレイアウトを示す平面図である。図示のように、ウェハ内に同一のチップパターン1が規則正しくレイアウトされている。このチップパターン1内には、トランジスタ素子2、DCバイアス印加パッド3、RF入力パッド4、RF出力パッド5、オンウェハRF検査用接地パッド(入力側)6a、オンウェハRF検査用接地パッド(出力側)6b、接地電位供給用のバイアホール7が形成されている。
図16は、図15に示すレイアウトの全数検査を開始する状態を示す平面図である。G−S−G型の先端部を有する高周波帯プローブヘッド8とDCバイアス印加のためのDCプローブカード9をチップパターン1のパッドに当てて直流検査及び高周波検査(DC/RF検査)を行い、ウェハステージを一定のピッチで前後左右に移動させることにより、ウェハ内全領域のチップパターン1の検査を行う。
図17は、従来の高周波特性全数検査方法における検査ポジションの移動状況を示す平面図であり、図18は、従来のウェハ内全数検査方法を示すフローチャートである。
従来のウェハ内全数検査方法では、まず、ウェハ13のX−Y座標角と検査装置のX−Y座標角を一致させるウェハアライメントを行う(ステップS101)。次に、検査開始アドレス(イニシャルポジション)にあるチップパターン1のパッドへプローブをコンタクトさせる(ステップS102)。
次に、次の測定アドレスのチップパターン1へプローブを移動させる(ステップS103)。この際、X座標に往復させ、Y座標には一方向へ移動させるようにプローブを移動させる。そして、そのチップパターン1について直流検査及び高周波検査(DC/RF検査)を行う(ステップS104)。
次に、マップ上の最終アドレスでない場合はステップS103に戻り、最終アドレスの場合は検査を終了する(ステップS105)。
図19は、従来の温度別高周波特性全数検査方法における検査ポジションの移動状況を示す平面図であり、図20は、従来の温度別高周波特性全数検査方法を示すフローチャートである。
ウェハ上における複数のチップパターンの位置を示すマップファイルに基づいて、複数のチップパターンのパッドにプローブをコンタクトさせて検査が行われる。しかし、ウェハ13のサイズは環境温度に応じて僅かに伸び縮みするため、同一のマップファイルでは温度が変わると移動先ポジションに誤差が生じ、コンタクト不良が発生する。そこで、従来の温度別高周波特性全数検査方法では、まず、温度別に寸法を僅かに変えたマップファイルを用意し、温度ごとにそれをロードする(ステップS121)。
次に、ウェハステージの温度を設定する(ステップS122)。そして、ウェハ13上の所定のチップパターン1についてコンタクトチェックを行う(ステップS123)。
次に、全てのチップパターン1について直流検査及び高周波検査(DC/RF検査)を行う(ステップS124)。
次に、全温度で測定を完了していない場合はステップS121に戻り、全温度で測定を完了した場合は検査を終了する(ステップS125)。
図21は、従来のRF通電検査系を示す模式図である。高周波信号源18が、ドライバ増幅器19、可変減衰器20及びアイソレータ21を介して、被測定デバイス22の入力側に接続されている。また、DC電源24が接続されている。そして、被測定デバイス22の出力側には、アイソレータ21を介してパワーメータ23が接続されている。
図22は、特定のインターバルでRF出力測定の割り込みをかける従来のRF通電検査方法を示すフローチャートである。この検査方法では、まず、被測定デバイス(DUT)22に、DC電源24からDCバイアスを印加しつつ、高周波信号源18で発生させたRF信号を可変減衰器20でレベル調整して入力する(ステップS141)。そして、そのままの状態で一定時間放置する(ステップS142)。
次に、DC電流、RF出力電力をパワーメータ23でモニタし、記録する(ステップS143)。そして、被測定デバイス22が故障している場合は検査を終了し、故障していない場合はステップS145に進む(ステップS144)。さらに、予定総合時間が経過していない場合はステップS142に戻り、経過した場合は検査を終了する(ステップS145)。
図23は、増幅器の入力電力Pinと出力電力Poutの関係を示す図である。図示のように、増幅器は、入力電力Pinを上げても利得が一定な線形領域と、入力電力Pinを上げると利得が低下する飽和領域を有している。そして、増幅器の特性を示す指標として、線形領域よりも利得がNdB(N=1,2,3・・・)小さくなった出力電力PoutをNdB利得圧縮点出力(PNdB)という。
図24は、従来のNdB利得圧縮点出力の検査方法を示すフローチャートである。従来の検査方法では、まず、RF電力をOFFにし(ステップS141)、DCバイアスを印加する(ステップS142)。そして、確実に線形領域である入力電力Pin(AdB)を入力し、その時の出力電力Pout(BdB)から、線形利得L=(B−A)dBを決定する(ステップS143)。
次に、前回よりもJdBだけ大きな入力電力Pinを入力し、出力電力Poutを測定して、電力利得を決定する(ステップS144)。そして、DUTが正常動作をしているかを調べる(ステップS145)。この結果、正常動作をしている場合はステップS146に進み、正常動作をしていない場合はステップS149に進む。
次に、電力利得が線形利得に比べて1dB以上低下しているかを調べる(ステップS146)。この結果、1dB以上低下していない場合はステップS144に戻って入力レベルのステップアップをし、1dB以上低下している場合は入力電力Pinのステップアップを中止してステップS147に進む。
次に、線形近似又は入力電力Pinのステップダウン調整により、1dB利得圧縮点出力(P1dB)を算出する(ステップS147)。そして、算出した1dB利得圧縮点出力を規格値と比較することにより、判定を実施する(ステップS148)。その後、RF電力をOFFにし、DCバイアスをOFFにして検査を終了する(ステップS149)。
ウェハ内に形成されたチップパターンの全数検査を実施する場合、検査開始時に特定のアドレスのチップパターンを選択してプローブヘッドをコンタクトする必要がある。しかし、従来のようにウェハ内に同一のチップパターンが規則正しくレイアウトされている場合、目的のアドレスとは異なるチップパターンをプローブしてしまう可能性がある。また、目的のアドレスのチップパターンをプローブした場合でも、ウェハの厚さ変動や反りによってコンタクト不良が発生するという問題があった。
また、大口径のウェハでは、ウェハ端にいくほどX−Y座標角誤差θが大きくなる。このため、従来のウェハ内全数検査方法では、特定のイニシャルポジション(通常ウェハ中央)でコンタクトに問題がなかったとしても、ウェハ外周部でCタずれに起因するコンタクト不良が発生する可能性があった。これにより、時間的・ハードウェア的なロスが生じるという問題があった。
また、従来の温度別高周波特性全数検査方法では、測定温度ごとに異なるマップファイルを予め作成しておく必要がある。また、想定外の温度での測定を試みる場合はマップファイルを新たに作成しなければならないという問題があった。
また、従来のRF通電検査方法では、1点のRF入力電力に対する被測定デバイスのRF出力電力しかモニタすることができないため、線形領域と非線形領域等、複数の電力レベル領域での特性変動を捕らえることができないという問題があった。
また、従来の利得圧縮点出力の検査方法では、少なくとも10点以上の入力電力Pinについて測定を実施する必要があり、1個のチップの検査に非常に長い時間(1分以上)を必要とするという問題があった。
本発明は、上述のような課題を解決するためになされたもので、本発明の第1の目的は、ウェハ内に形成されたチップパターンの検査を正確かつ容易に行うことができる半導体装置の検査方法を得ることである。
本発明の第2の目的は、コンタクト不良を防ぐことができる半導体装置の検査方法を得ることである。
本発明の第3の目的は、測定温度ごとにマップファイルを作成する必要がない半導体装置の検査方法を得ることである。
本発明の第4の目的は、複数のRF入力電力に対して被測定デバイスのRF出力電力をモニタすることができる半導体装置の検査方法を得ることである。
本発明の第5の目的は、利得圧縮点出力の検査を短時間で行うことができる半導体装置の検査方法を得ることである。
本願請求項1に係る半導体装置の検査方法は、ウェハ内にチップパターンと共に形成されたコンタクトチェックパターンのパッドにプローブを当てて検査を行うステップと、この検査結果が所定の範囲内にある場合に、チップパターンのパッドにプローブを当てて検査を行うステップとを有し、コンタクトチェックパターンとして、寸法がチップパターンと同じで、外観がチップパターンと異なり、チップパターンのパッドと同じパターンのパッドを有するものを用いる。
本願請求項2に係る半導体装置の検査方法は、ウェハ上に形成された複数のチップパターンのパッドにプローブをコンタクトさせて検査を行う方法であって、ウェハアライメントを実施した後にウェハ外周部に形成されたチップパターンのパッドにプローブをコンタクトさせ、コンタクト不良があった場合はウェハアライメントをやり直し、コンタクト不良が無かった場合は複数のチップパターンのパッドにプローブを当てて高周波検査を行う。
本願請求項3に係る半導体装置の検査方法は、ウェハ上に形成された複数のチップパターンのパッドにプローブをコンタクトさせて検査を行う方法であって、ウェハ上における複数のチップパターンの位置を示すマップファイルをロードするステップと、ウェハの温度に応じてマップファイルを補正するステップと、補正後のマップファイルに基づいて、複数のチップパターンのパッドにプローブを当てて高周波検査を行うステップとを有する。
本願請求項4に係る半導体装置の検査方法は、被測定デバイスに所定のRF入力電力を印加するステップと、所定のRF入力電力の印加を一旦止めて、複数のRF入力電力を被測定デバイスに印加してそれぞれRF出力電力をモニタするステップとを有する。
本願請求項5に係る半導体装置の検査方法は、一定の規格値XdBを有する増幅器のNdB利得圧縮点出力(N=1,2,3・・・)を検査する方法であって、線形領域での入出力測定から線形利得LdBを導出し、X−(L−N)dBの入力電力を入力し、その出力電力がXdBより大きければ合格と判定する。本発明のその他の特徴は以下に明らかにする。
本願請求項1に係る発明により、ウェハ内に形成されたチップパターンの検査を正確かつ容易に行うことができる。
本願請求項2に係る発明により、コンタクト不良を防ぐことができる。
本願請求項3に係る発明により、測定温度ごとにマップファイルを作成する必要がない。
本願請求項4に係る発明により、複数のRF入力電力に対して被測定デバイスのRF出力電力をモニタすることができる。
本願請求項5に係る発明により、利得圧縮点出力の検査を短時間で行うことができる。
実施の形態1.
図1は、ウェハ内に形成されたチップパターンの実施の形態1に係るレイアウトを示す平面図である。図示のように、ウェハ内に同一のチップパターン1が規則正しくレイアウトされている。このチップパターン1内には、トランジスタ素子2、DCバイアス印加パッド3、RF入力パッド4、RF出力パッド5、オンウェハRF検査用接地パッド(入力側)6a、オンウェハRF検査用接地パッド(出力側)6b、接地電位供給用のバイアホール7が形成されている。接地パッド6a,6bは隣接するバイアホール7を介して裏面の接地導体に接続されている。
図1は、ウェハ内に形成されたチップパターンの実施の形態1に係るレイアウトを示す平面図である。図示のように、ウェハ内に同一のチップパターン1が規則正しくレイアウトされている。このチップパターン1内には、トランジスタ素子2、DCバイアス印加パッド3、RF入力パッド4、RF出力パッド5、オンウェハRF検査用接地パッド(入力側)6a、オンウェハRF検査用接地パッド(出力側)6b、接地電位供給用のバイアホール7が形成されている。接地パッド6a,6bは隣接するバイアホール7を介して裏面の接地導体に接続されている。
また、チップパターンと共に、ウェハ内数箇所にコンタクトチェックパターン10aが形成されている。このコンタクトチェックパターン10aは、寸法がチップパターン1と同じで、外観がチップパターン1と異なり、チップパターン1のパッドと同じパターンのパッドを有する。また、コンタクトチェックパターン10a内には、入出力パッド間を接続する伝送線路11が形成されている。
このようなチップレイアウトを用いたウェハ検査方法について、図2に示すフローチャートに従って説明する。まず、チップパターン1の全数検査を行う前に、図3に示すように、コンタクトチェックパターン10aのパッドに高周波帯プローブヘッド8とDCプローブカード9を当てて、ウェハ内1点又は複数点のコンタクトチェックパターン10aについて直流検査及び高周波検査(DC/RF検査)を行う(ステップS11)。
そして、この検査結果が所定の範囲内にあるか否かを判断する(ステップS12)。所定の範囲内にない場合はステップS11に戻ってコンタクト調整をやり直す。一方、所定の範囲内にある場合は、高周波帯プローブヘッド8とDCプローブカード9をチップパターン1のパッドに当てて直流検査及び高周波検査(DC/RF検査)を行い、ウェハステージを一定のピッチで前後左右に移動させることにより、ウェハ内全領域のチップパターン1の検査を行う(ステップS13)。
ここで、コンタクトチェックパターン10aの伝送線路11の電気的特性は比較的高精度にシミュレート可能であり、作成の際の特性ばらつきも小さいため、一定値以上の通過損失が得られた場合はコンタクトに問題が生じていると判断することができる。従って、チップパターンの全数検査に先立ってコンタクトチェックパターンを検査することにより、チップパターンの検査を正確に行うことができる。また、コンタクトチェックパターン10aは、外観がチップパターン1と異なるため、チップパターン1と間違うことなく容易にコンタクトチェックパターン10aを選択してプローブヘッドをコンタクトすることができる。
図4は、実施の形態1に係る半導体装置の検査方法の他の例を示すフローチャートである。ステップS13までは上記の例と同じである。そして、チップパターンの全数検査を行った後に、ウェハ内1点又は複数点のコンタクトチェックパターン10aについて直流検査及び高周波検査(DC/RF検査)を行う(ステップS14)。そして、この検査結果が所定の範囲内にあるか否かを判断する(ステップS15)。所定の範囲内にない場合は、全数検査の間に何らかの不具合が発生したとみなして、ステップS11に戻って検査をやり直す。一方、所定の範囲内にある場合は、検査を終了する。
図5は、コンタクトチェックパターンの他の例を示す平面図である。このコンタクトチェックパターン10bは、図1に示したコンタクトチェックパターン10aに比べて、DCバイアス印加パッド3と接地電位供給用のバイアホール7を接続する抵抗パターン12を更に有する。
図6は、図5に示すコンタクトチェックパターンを含むレイアウトの全数検査を開始する状態を示す平面図である。上記の例と同様に高周波帯プローブヘッド8のコンタクト不良を検出することができるが、更にDCプローブカード9のコンタクト不良を検出することもできる。即ち、DCパッドの抵抗値が一定値以上と検出されれば、それはDCプローブカード9がコンタクト不良にあると判断することができる。
実施の形態2.
図7は、本発明の実施の形態2に係る半導体装置の検査方法における検査ポジションの移動状況を示す平面図であり、図8は、本発明の実施の形態2に係る半導体装置の検査方法を示すフローチャートである。
図7は、本発明の実施の形態2に係る半導体装置の検査方法における検査ポジションの移動状況を示す平面図であり、図8は、本発明の実施の形態2に係る半導体装置の検査方法を示すフローチャートである。
実施の形態2に係る半導体装置の検査方法では、まず、ウェハ13のX−Y座標角と検査装置のX−Y座標角を一致させるウェハアライメントを行う(ステップS21)。次に、検査開始アドレス(イニシャルポジション)にあるチップパターン1のパッドへプローブをコンタクトさせる(ステップS22)。
次に、ウェハ外周部に形成されたチップパターンのパッドにプローブをコンタクトさせる(ステップS23)。この際、ウェハ外周部の複数点についてコンタクトを確認するのが好ましい。そして、コンタクト不良があった場合はステップS21に戻ってウェハアライメントをやり直し、コンタクト不良が無かった場合はステップS25に進む(ステップS24)。
次に、次の測定アドレスのチップパターン1へプローブを移動させる(ステップS25)。この際、X座標に往復させ、Y座標には一方向へ移動させるようにプローブを移動させる。そして、そのチップパターン1について直流検査及び高周波検査(DC/RF検査)を行う(ステップS26)。
次に、マップ上の最終アドレスでない場合はステップS103に戻り、最終アドレスの場合は検査を終了する(ステップS27)。
上記のように、座標角誤差θが最も大きいウェハ外周部においてコンタクトを確認することで、ウェハ内の全てのアドレスでのコンタクトが保証され、コンタクト不良を防ぐことができる。
実施の形態3.
図9は、本発明の実施の形態3に係る半導体装置の検査方法における検査ポジションの移動状況を示す平面図であり、図10は、本発明の実施の形態3に係る半導体装置の検査方法を示すフローチャートである。
図9は、本発明の実施の形態3に係る半導体装置の検査方法における検査ポジションの移動状況を示す平面図であり、図10は、本発明の実施の形態3に係る半導体装置の検査方法を示すフローチャートである。
実施の形態3に係る半導体装置の検査方法では、まず、全温度に共通のマップファイルを用意し、それをロードする(ステップS31)。
次に、ウェハステージの温度を設定する(ステップS32)。そして、ウェハの温度に応じて、制御系内部で自動的にマップファイルを補正する(ステップS33)。ウェハの温度は使用者がマニュアルで入力しても構わないが、温度計又は温度制御装置から自動的に入力するようにするのが好ましい。さらに、ウェハ13上の所定のチップパターン1についてコンタクトチェックを行う(ステップS34)。
次に、補正後のマップファイルに基づいて、全てのチップパターン1について直流検査及び高周波検査(DC/RF検査)を行う(ステップS35)。そして、全温度で測定を完了していない場合はステップS121に戻り、全温度で測定を完了した場合は検査を終了する(ステップS36)。
上記のように、ウェハの温度に応じてマップファイルを補正することで、測定温度ごとにマップファイルを作成する必要がない。
実施の形態4.
図11は、本発明の実施の形態4に係る半導体装置の検査方法を示すフローチャートである。この検査方法では、まず、被測定デバイス(DUT)に、DC電源から所定のDCバイアスを印加しつつ、高周波信号源で発生させた所定のRF入力電力を可変減衰器でレベル調整して入力する(ステップS51)。そして、この通電状態で一定時間放置する(ステップS52)。
図11は、本発明の実施の形態4に係る半導体装置の検査方法を示すフローチャートである。この検査方法では、まず、被測定デバイス(DUT)に、DC電源から所定のDCバイアスを印加しつつ、高周波信号源で発生させた所定のRF入力電力を可変減衰器でレベル調整して入力する(ステップS51)。そして、この通電状態で一定時間放置する(ステップS52)。
次に、通電状態の被測定デバイスに対して所定のインターバルで割り込み処理を行う。即ち、まず、DC入力電圧とRF入力電力の印加を一旦止める(ステップS53)。次に、任意のDC入力電圧を被測定デバイスに印加する(ステップS54)。そして、任意のRF入力電力を被測定デバイスに印加して、DC電流及びRF出力電力をパワーメータ23でモニタし、記録する(ステップS55)。また、設定されているRF入力電力が完了した場合はステップS57に進み、完了していない場合はステップS55に戻る(ステップS56)。そして、設定されているDC入力電圧が完了した場合はステップS58に進み、完了していない場合はステップS54に戻る(ステップS57)。こうして、設定されているDC入力電圧及びRF入力電力のパターンの数だけこのループが繰り返される。
なお、割り込み処理の際のRF入力電力の一部が通電状態での値と同一でもよく、また、RF入力電力の値が単一でもよい。また、DC入力電圧の一部が通電状態での値と同一でもよく、また、DC入力電圧の値が単一でもよい。
そして、被測定デバイスが故障している場合は検査を終了し、故障していない場合はステップS145に進む(ステップS58)。さらに、予定総合時間が経過していない場合はステップS142に戻り、経過した場合は検査を終了する(ステップS59)。
上記のように、所定のRF入力電力の印加を一旦止めて、複数のRF入力電力を被測定デバイスに印加してそれぞれRF出力電力をモニタすることにより、複数のRF入力電力に対して被測定デバイスのRF出力電力をモニタすることができる。
実施の形態5.
図12は、増幅器の入力電力Pinと出力電力Poutの関係を示す図である。そして、図13は、本発明の実施の形態5に係る半導体装置の検査方法を示すフローチャートである。
図12は、増幅器の入力電力Pinと出力電力Poutの関係を示す図である。そして、図13は、本発明の実施の形態5に係る半導体装置の検査方法を示すフローチャートである。
本実施の形態に係る検査方法では、まず、RF電力をOFFにし(ステップS61)、DCバイアスを印加する(ステップS62)。そして、確実に線形領域である入力電力Pin(AdB)を入力し、その時の出力電力Pout(BdB)から、線形利得L=(B−A)dBを決定する(ステップS63)。
次に、X−(L−N)dBの入力電力Pinを入力し、出力電力Pout(X´dB)を測定する(ステップS64)。そして、DUTが正常動作をしているかを調べる(ステップS65)。この結果、正常動作をしている場合はステップS66に進み、正常動作をしていない場合はステップS67に進む。
次に、出力電力Poutの実測値X´dBが、規格値XdBより大きければ合格と判定する(ステップS66)。その後、RF電力をOFFにし、DCバイアスをOFFにして検査を終了する(ステップS67)。
上記の検査方法において、電力利得はX´−(X−(L−N))=X´−X+L−Nとなり、利得圧縮量(線形利得−電力利得)はL−(X´−(X−(L−N)))=X−X´+Nとなる。即ち、X´>Xであれば利得圧縮量<Nとなり、X´<Xであれば利得圧縮量>Nとなる。
この検査方法では、NdB利得圧縮点出力(PNdB)を定量的に決定することはできない。しかし、図12からも分かるように、利得圧縮量は入力電力の増加に伴って単調に増加するため、この時点での利得圧縮量がNより小さければ、PNdBはXより大きいことは間違いない。逆に、利得圧縮量がNより大きければ、PNdBはXより小さいことになる。即ち、2点の入出力特性を測定しただけで、PNdBがXより大きいかどうかを判定することができる。
一方、図14は、NdB利得圧縮点出力(PNdB)を定量的に決定する本発明の実施の形態5に係る半導体装置の検査方法を示すフローチャートである。ステップS61〜75、S77は上記の検査方法と同じである。しかし、X´>Xか否かに応じて±JdBシフトさせた入力電力Pinを入力して出力電力Poutを測定する点が相違する。ここで、Jは一定値であり、通常0.5〜3dB程度の値が望ましい。
具体的には、まず、出力電力Poutの実測値X´dBが、規格値XdBより大きいか否か判断する(ステップS71)。そして、X´>Xの場合は、前回の入力電力PinよりJdB大きな入力電力Pinを入力して出力電力Poutを測定し、電力利得を決定する(ステップS72)。一方、X´<Xの場合は、前回の入力電力PinよりJdB小さな入力電力Pinを入力して出力電力Poutを測定し、電力利得を決定する(ステップS73)。
次に、線形近似又は入力電力Pinのステップダウン調整により、NdB利得圧縮点出力(PNdB)を算出する(ステップS74)。そして、算出したPNdBを規格値と比較することにより、判定を実施する(ステップS75)。その後、RF電力をOFFにし、DCバイアスをOFFにして検査を終了する(ステップS67)。
このように3点目のデータを用いた線形補間又は入力レベルの更なるステップダウン調整により、NdB利得圧縮点出力(PNdB)を算出することができる。
1 チップパターン
3 バイアス印加パッド(パッド)
4 入力パッド(パッド)
5 出力パッド(パッド)
8 高周波帯プローブヘッド(プローブ)
9 プローブカード(プローブ)
10a,10b コンタクトチェックパターン
13 ウェハ
22 被測定デバイス
3 バイアス印加パッド(パッド)
4 入力パッド(パッド)
5 出力パッド(パッド)
8 高周波帯プローブヘッド(プローブ)
9 プローブカード(プローブ)
10a,10b コンタクトチェックパターン
13 ウェハ
22 被測定デバイス
Claims (5)
- ウェハ内にチップパターンと共に形成されたコンタクトチェックパターンのパッドにプローブを当てて検査を行うステップと、
この検査結果が所定の範囲内にある場合に、前記チップパターンのパッドに前記プローブを当てて検査を行うステップとを有し、
前記コンタクトチェックパターンとして、寸法が前記チップパターンと同じで、外観が前記チップパターンと異なり、前記チップパターンのパッドと同じパターンのパッドを有するものを用いることを特徴とする半導体装置の検査方法。 - ウェハ上に形成された複数のチップパターンのパッドにプローブをコンタクトさせて検査を行う方法であって、
ウェハアライメントを実施した後にウェハ外周部に形成されたチップパターンのパッドに前記プローブをコンタクトさせ、コンタクト不良があった場合はウェハアライメントをやり直し、コンタクト不良が無かった場合は前記複数のチップパターンのパッドに前記プローブを当てて高周波検査を行うことを特徴とする半導体装置の検査方法。 - ウェハ上に形成された複数のチップパターンのパッドにプローブをコンタクトさせて検査を行う方法であって、
前記ウェハ上における前記複数のチップパターンの位置を示すマップファイルをロードするステップと、
前記ウェハの温度に応じて前記マップファイルを補正するステップと、
補正後の前記マップファイルに基づいて、前記複数のチップパターンのパッドに前記プローブを当てて高周波検査を行うステップとを有することを特徴とする半導体装置の検査方法。 - 被測定デバイスに所定のRF入力電力を印加するステップと、
前記所定のRF入力電力の印加を一旦止めて、複数のRF入力電力を前記被測定デバイスに印加してそれぞれRF出力電力をモニタするステップとを有することを特徴とする半導体装置の検査方法。 - 一定の規格値XdBを有する増幅器のNdB利得圧縮点出力(N=1,2,3・・・)を検査する方法であって、
線形領域での入出力測定から線形利得LdBを導出し、X−(L−N)dBの入力電力を入力し、その出力電力がXdBより大きければ合格と判定することを特徴とする半導体装置の検査方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005321510A JP2007129108A (ja) | 2005-11-04 | 2005-11-04 | 半導体装置の検査方法 |
US11/443,367 US7876119B2 (en) | 2005-11-04 | 2006-05-31 | Method of inspecting semiconductor device chip patterns on a wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005321510A JP2007129108A (ja) | 2005-11-04 | 2005-11-04 | 半導体装置の検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007129108A true JP2007129108A (ja) | 2007-05-24 |
Family
ID=38004258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005321510A Pending JP2007129108A (ja) | 2005-11-04 | 2005-11-04 | 半導体装置の検査方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7876119B2 (ja) |
JP (1) | JP2007129108A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008306105A (ja) * | 2007-06-11 | 2008-12-18 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US8072231B2 (en) * | 2009-05-28 | 2011-12-06 | Tdk Corporation | Testing method of wafer with thin-film magnetic heads and manufacturing method of thin-film magnetic head |
DE102010043211A1 (de) * | 2010-11-02 | 2012-05-03 | Siemens Aktiengesellschaft | Vorrichtung und Verfahren zum Haltern und Kontaktieren von Wafern |
US20150289372A1 (en) * | 2014-04-03 | 2015-10-08 | Yikang Deng | Fluorescent conductive fill material for plated through hole structures and methods of defect inspection utilizing the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04206846A (ja) * | 1990-11-30 | 1992-07-28 | Mitsubishi Electric Corp | マイクロ波帯ic |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01184935A (ja) * | 1988-01-20 | 1989-07-24 | Toshiba Corp | 半導体装置 |
JPH02105436A (ja) | 1988-10-13 | 1990-04-18 | Nec Corp | 半導体ウェハー |
US5239191A (en) * | 1990-01-19 | 1993-08-24 | Kabushiki Kaisha Toshiba | Semiconductor wafer |
JPH0737941A (ja) | 1993-07-22 | 1995-02-07 | Tokyo Electron Ltd | プローブ装置 |
JP2004079764A (ja) | 2002-08-19 | 2004-03-11 | Mitsubishi Electric Corp | 高周波用半導体ウェハのテスト装置 |
-
2005
- 2005-11-04 JP JP2005321510A patent/JP2007129108A/ja active Pending
-
2006
- 2006-05-31 US US11/443,367 patent/US7876119B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04206846A (ja) * | 1990-11-30 | 1992-07-28 | Mitsubishi Electric Corp | マイクロ波帯ic |
Also Published As
Publication number | Publication date |
---|---|
US20070105248A1 (en) | 2007-05-10 |
US7876119B2 (en) | 2011-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100851419B1 (ko) | 프로버 및 탐침 접촉 방법 | |
JP2007129108A (ja) | 半導体装置の検査方法 | |
JP6255439B2 (ja) | プローブシステムのインピーダンスキャリブレーションのための試験規格及び方法、並びに、この試験規格を含むプローブシステム、又はこの方法を用いるプローブシステム | |
TWM595884U (zh) | 測試用於積體電路裝置的晶圓之測試系統和方法 | |
JP2008002900A (ja) | 半導体装置のスクリーニング方法と装置並びにプログラム | |
CN113740697B (zh) | 半导体器件的测试方法、设备及系统 | |
US8892381B2 (en) | Test apparatus and manufacturing method | |
US20060226860A1 (en) | Compensation board for measurement using prober, program and recording media therefor | |
Sia | Minimizing discontinuities in wafer-level sub-THz measurements up to 750 GHz for device modelling applications | |
US8487641B2 (en) | Pad structure and test method | |
JP2008108930A (ja) | 半導体装置の検査方法およびプローブカード | |
JP2011108695A (ja) | 半導体検査装置、半導体装置の検査方法、及び半導体装置の検査プログラム | |
CN101493497B (zh) | 一种可提高测试效率的应力迁移测试方法 | |
JP2006318965A (ja) | 半導体デバイスの検査方法および半導体デバイス検査装置 | |
JP6943648B2 (ja) | 基板検査装置および基板検査方法 | |
JP3202669B2 (ja) | 電気的特性測定方法 | |
JP2010281639A (ja) | 校正用基板および校正方法 | |
JP7421990B2 (ja) | 電気的接続装置および検査方法 | |
JP5105356B2 (ja) | 半導体検査装置およびその制御用プログラム | |
JPH0729946A (ja) | ウェハープローバー | |
JP6107208B2 (ja) | 半導体装置の検査方法および半導体装置の検査装置 | |
JP2008172045A (ja) | 半導体装置の検査方法および接触抵抗測定回路 | |
JP2005055210A (ja) | 回路基板検査方法および回路基板検査装置 | |
JP2002198404A (ja) | マーキング機能付き半導体測定装置及び半導体装置 | |
JPH11354596A (ja) | 半導体装置の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110809 |