JP2004079764A - 高周波用半導体ウェハのテスト装置 - Google Patents
高周波用半導体ウェハのテスト装置 Download PDFInfo
- Publication number
- JP2004079764A JP2004079764A JP2002237751A JP2002237751A JP2004079764A JP 2004079764 A JP2004079764 A JP 2004079764A JP 2002237751 A JP2002237751 A JP 2002237751A JP 2002237751 A JP2002237751 A JP 2002237751A JP 2004079764 A JP2004079764 A JP 2004079764A
- Authority
- JP
- Japan
- Prior art keywords
- test
- map
- defective
- theoretical
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】ＤＣテストの不良チップが複数工程にまたがってテストされることのない高周波用半導体ウェハのテスト装置を提供する。
【解決手段】高周波用半導体ウェハに対して、高周波テストの対象チップ及び非対象チップを示す理論マップにもとづく高周波テストとを実施するようにしたテスト装置において、上記高周波テストに先行して実施される直流テストで得られたデータ１２を読み込む手段１３及び上記データ１２と上記理論マップ１１とを照合する照合手段１４を備え、上記直流テストにおける良品で、かつ上記理論マップのテスト対象チップについてのみ高周波テストを実施するようにした構成とする。
【選択図】 図１
【解決手段】高周波用半導体ウェハに対して、高周波テストの対象チップ及び非対象チップを示す理論マップにもとづく高周波テストとを実施するようにしたテスト装置において、上記高周波テストに先行して実施される直流テストで得られたデータ１２を読み込む手段１３及び上記データ１２と上記理論マップ１１とを照合する照合手段１４を備え、上記直流テストにおける良品で、かつ上記理論マップのテスト対象チップについてのみ高周波テストを実施するようにした構成とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、高周波用半導体ウェハのテスト装置、例えばＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のテスト装置に関するものである。
【０００２】
【従来の技術】
ＭＭＩＣを構成するＧａＡｓ半導体のウェハに対する従来の高周波テストは、テスト対象チップと非対象チップとをユーザが事前に設定した周知の理論マップにもとづいて行なわれ、チップの外部端子の電圧や外部端子を通過する電流を直流的に測定する直流テスト（以下、ＤＣテストという）と、高周波特性を測定する高周波テスト（以下、ＲＦテストという）とに分けられるが、テストコストはＤＣテストの方が安く、ＲＦテストの方が高いため、それぞれ別工程として実施されるのが通常である。
【０００３】
図５は、従来の高周波用半導体ウェハのテスト手順を示すフロー図である。
ステップＳ１でＤＣテストが実施され、理論マップのテスト対象チップの全数についてテストが実施され、テスト結果を示すＤＣテストの良品、不良品マップが形成される。次いで、ステップＳ２でＲＦテストが実施される。このテストはＤＣテストの良品、不良品に関係なく、上記理論マップのテスト対象チップの全数について実施され、テスト結果を示すＲＦテストの良品、不良品マップが形成される。このマップには、ＤＣテストでの不良品も含まれている。
【０００４】
次に、ステップＳ３でＤＣテストの良品、不良品マップにもとづいたインク打ちが行なわれる。これは、ＤＣテストで不良品となったウェハにマーク付けを行ない、後工程での不良品のひろい上げを容易にするためである。
続いて、ステップＳ４でＲＦテストの良品、不良品マップにもとづいたインク打ちが行なわれる。これは、ＲＦテストで不良品となったウェハにマーク付けを行ない、ステップＳ３と同様に、後工程での不良品のひろい上げを容易にするためである。
【０００５】
【発明が解決しようとする課題】
従来のＧａＡｓ半導体の高周波テスト装置は、上述のように、ウェハの理論マップにもとづいてテストコストの安いＤＣテストと、テストコストの高いＲＦテストとをそれぞれ別工程で実施している。しかし、工程間におけるテストデータの受け渡しを行なっていなかったため、ＤＣテストで不良とされたチップが次のＲＦテストでもテストの対象になり、不良チップが複数工程にまたがってテストされるという問題点があった。
この発明は、上記のような問題点を解消するためになされたもので、ＤＣテストの不良チップが複数工程にまたがってテストされることのない高周波用半導体ウェハのテスト装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る高周波用半導体ウェハのテスト装置は、高周波用半導体ウェハに対して、高周波テストの対象チップ及び非対象チップを示す理論マップにもとづいて高周波テストを実施するようにしたテスト装置において、上記高周波テストに先行して実施される直流テストで得られたデータを読み込む手段及び上記データと上記理論マップとを照合する照合手段を備え、上記直流テストにおける良品で、かつ上記理論マップのテスト対象チップについてのみ高周波テストを実施するようにしたものである。
【０００７】
この発明に係る高周波用半導体ウェハのテスト装置は、また、上記高周波用半導体ウェハに形成されている複数個のテストエレメントグループ（ＴＥＧ）パターンを基準として上記データの座標系と上記理論マップの座標系とのオフセットを補正する手段を設けたものである。
【０００８】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図にもとづいて説明する。図１は、実施の形態１の構成及びＲＦテストのテスト手順を説明するための概略図である。
この図において、１０はＧａＡｓ半導体のウェハに対するＲＦテストを実施する高周波テスタ（以下、ＲＦテスタという）で、ユーザがウェハの各チップに対応した座標系を用いてテスト対象チップと非対象チップを事前に設定したＲＦテスト用の理論マップ１１を内蔵している。理論マップ１１中の○はテスト対象チップ、×はテスト非対象チップをそれぞれ示す。１２はＲＦテストに先行して実施されるＤＣテストの結果を示すＤＣテストデータで、ランクの欄における×はＤＣテストの不良品チップ、ＡはＤＣテストの良品チップ、Ｘ座標、Ｙ座標はランクの欄に示されたチップのウェハ上のアドレスを示すＸ座標とＹ座標をそれぞれ示す。
【０００９】
また、１３はＲＦテスタに内蔵されたＤＣテストデータ１２の読み込み手段で、ＲＦテスト実施時に、ＤＣテストデータ１２を読み込むものである。
１４は読み込まれたＤＣテストデータ１２とＲＦテスタに内蔵されているＲＦテスト用の理論マップ１１とを照合する照合手段で、両座標軸を一致させた上、ＤＣテストデータ１２のランクがＡで、かつ理論マップ１１が○になっているチップのみを選別し、テスト対象として指定する。１５は照合手段１４によってテスト対象に指定されたチップについてＲＦテストを実施するＲＦテスト手段である。
【００１０】
ＲＦテストの実施に際しては、先ず、ＤＣテストデータ読み込み手段１３によって外部データであるＤＣテストデータ１２を読み込み、照合手段１４によってＲＦテスト用の理論マップ１１と照合する。その結果、上述のように、ＤＣテストデータ１２のＡと理論マップ１１の○の組み合わせのチップのみが選別指定され、ＲＦテスト手段１５によってＲＦテストが実施される。
ＤＣテストデータ１２の×と理論マップ１１の○の組み合わせのチップに対してはプロービングせずに、次のＤＣテストデータ１２のＡと理論マップ１１の○の組み合わせになるチップの座標までインデックス移動する。
ＲＦテスタ１０はＤＣテストデータ１２のＡと理論マップ１１の○の組み合わせのチップについてのＲＦテスト結果のデータと判定結果を保存し、スキップしたＤＣテストデータ１２の×と理論マップ１１の○の組み合わせのチップについてはＲＦテストデータが存在しないためデータは空白となり、判定結果×がＲＦテストデータとして保存される。
【００１１】
実施の形態１は以上のような構成及び手順でＲＦテストが行なわれ、ＤＣテストの不良チップをＲＦテスタ内のＤＣデータ参照機能によって自動的にスキップするため、テスト時間を短縮すると共に、高価なＲＦプローブのプロービング回数を削減することができ、テストコストを低減することができる。
【００１２】
実施の形態２．
以下、この発明の実施の形態２を図にもとづいて説明する。図２は、実施の形態２の構成及びＲＦテストのテスト手順を説明するための概略図である。
この図において、図１と同一または相当部分には同一符号を付して説明を省略する。図１と異なる点は、ＤＣテストデータに代えてＤＣテストの良品、不良品マップを使用する点である。即ち、図２において、１６はＤＣテストによる良品チップ、不良品チップをウェハ上のアドレスに対応する座標で示した良品、不良品マップで、ＡはＤＣテストの良品チップ、×はＤＣテストの不良品チップを示す。なお、座標のＸ軸は図の右方向を正、Ｙ軸は図の下方向を正としている。
また、１７はＲＦテスタに内蔵されたＤＣテストの良品、不良品マップ１６の読み込み手段で、ＲＦテスト実施時に良品、不良品マップ１６を読み込むものである。
【００１３】
ＲＦテストの実施に際しては、先ず、良品、不良品マップ読み込み手段１７によって外部マップである良品、不良品マップ１６を読み込み、照合手段１４によってＲＦテスト用の理論マップ１１と照合し、両マップの座標軸を一致させる。その後、実施の形態１と同様に、良品、不良品マップ１６のＡと理論マップ１１の○の組み合わせのチップのみが選別指定され、ＲＦテスト手段１５によってＲＦテストが実施される。良品、不良品マップ１６の×と理論マップ１１の○の組み合わせのチップに対してはプロービングせずに、次の良品、不良品マップ１６のＡと理論マップ１１の○の組み合わせになるチップの座標までインデックス移動する。ＲＦテスタ１０は良品、不良品マップ１６のＡと理論マップ１１の○の組み合わせのチップについてのＲＦテスト結果のデータと判定結果を保存し、スキップした良品、不良品マップ１６の×と理論マップ１１の○の組み合わせのチップについてはＲＦテストデータが存在しないためデータは空白となり、判定結果×がＲＦテストデータとして保存される。
【００１４】
実施の形態２は以上のような構成及び手順でＲＦテストが行なわれ、ＤＣテストの不良チップをＲＦテスタ内のＤＣマップ参照機能によって自動的にスキップするため、テスト時間を短縮すると共に、高価なＲＦプローブのプロービング回数を削減することができ、テストコストを低減することができる。
【００１５】
実施の形態３．
次に、この発明の実施の形態３を図にもとづいて説明する。上述したＤＣテストデータ１２あるいは良品、不良品マップ１６とＲＦテストの理論マップ１１は、それぞれの製作者が異なる場合など、あるいはその他の理由により、座標系を一致させて設定できない場合がある。
実施の形態３は、このような場合に両者間のオフセットを検出し、このオフセットを補正することができる手段を設けたものである。図３は、実施の形態３の構成及びＲＦテストの手順を説明するための概略図である。この図において、１６Ａは補正のための基準を設定したＤＣテストの良品、不良品マップである。
このマップ中、ＡはＤＣテストの良品チップ、×はＤＣテストの不良品チップ、Ｂは良品、不良品マップ１６ＡとＲＦテスタのマップ（図示せず）との位置合わせ基準用として良品、不良品マップ１６Ａに設定された起点チップで、ユーザによって事前に設定されたものである。また、１１Ａは同じく補正のための基準を設定したＲＦテストの理論マップである。このマップ中、○はテスト対象チップ、×はテスト非対象チップ、●は理論マップ１１ＡとＲＦテスタのマップ（図示せず）との位置合わせ基準用として理論マップ１１Ａに設定された起点チップで、ユーザによって事前に設定されたものである。
【００１６】
図３の例では、良品、不良品マップ１６Ａの起点チップＢの座標は（５、３）、理論マップ１１Ａの起点チップ●の座標は（４、２）で両マップ間のオフセットは（１、１）であるため、このオフセットを次のような演算によってＤＣテストの良品、不良品マップ１６Ａにのせ、ＲＦテストの理論マップ１１Ａの座標系に変換するものである。即ち、理論マップ１１ＡのＸ座標をＸｒｆ、Ｙ座標をＹｒｆとし、ＤＣテストの良品、不良品マップ１６ＡのＸ座標をＸｄｃ、Ｙ座標をＹｄｃとすると、 Ｘｒｆ＝Ｘｄｃ−１ Ｙｒｆ＝Ｙｄｃ−１
この結果、良品、不良品マップ１６Ａと理論マップ１１Ａの座標系を一致させることができるため、実施の形態１及び２で説明した手順によってＤＣテストの良品、不良品マップ１６ＡのＡと理論マップ１１Ａの○の組み合わせのチップのみについてＲＦテストを実施することができる。なお、以上の説明では、ＤＣテストの良品、不良品マップ１６ＡとＲＦテストの理論マップ１１Ａとの座標変換を対象としたが、ＤＣテストデータ１２とＲＦテストの理論マップ１１Ａとの座標変換についても同様にして実施することができる。
【００１７】
実施の形態３は以上のような構成及び手順でＤＣテストの良品、不良品マップあるいはデータの座標系を理論マップの座標系に変換するため、当初、座標系が一致していない場合でも、実施の形態１あるいは２のＲＦテストを実施することができる。
【００１８】
実施の形態４．
次に、この発明の実施の形態４を図にもとづいて説明する。実施の形態４は、実施の形態３と同様に、ＤＣテストデータ１２あるいは良品、不良品マップ１６の座標系とＲＦテストの理論マップ１１の座標系との間にオフセットが生ずる場合の対応策に関するものである。実施の形態３では、起点チップを基準にして座標系の変換を行なったが、安価なＤＣテスタの場合には、理論マップを保有する機能がなく、また、起点チップからテストを開始するという機能も有していない場合が多い。このような場合には、テストを実施する度に、ＤＣテストの良品、不良品マップあるいはデータが絶対座標系ではなく、相対座標系になってしまうという問題点がある。
実施の形態４は、このような場合における座標変換の基準として各マップ中に形成されている周知のＴＥＧ（ Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ ）パターン（テスト対象外のパターン）を使用するものである。
【００１９】
図４は、ＤＣテストの良品、不良品マップ１６Ｂ及びＲＦテストの理論マップ１１ＢにおけるＴＥＧパターンの形成状況を例示する概略図である。
この図において、良品、不良品マップ１６Ｂの×とＡは、それぞれ図３の良品、不良品マップ１６Ａにおける×とＡに相当するものである。また、Ｚはこの実施の形態の要部を構成するＴＥＧパターンで、一例として座標（４、３）（４、４）（７、３）（７、４）にそれぞれ形成されている。また、ＲＦテストの理論マップ１１Ｂの×と○は、それぞれ図３の理論マップ１１Ａにおける×と○に相当するものである。また、△はこの実施の形態の要部を構成するＴＥＧパターンで、一例として座標（３、２）（３、３）（６、２）（６、３）にそれぞれ形成されている。
これらのＴＥＧパターンはウェハ内のチップが１０００個以上の場合には、通常、１０〜２０個形成されている。
【００２０】
良品、不良品マップ１６Ｂの全てのＴＥＧパターンＺと理論マップ１１Ｂの全てのＴＥＧパターン△を一致させることによってＤＣテストの良品、不良品マップ１６Ｂにオフセットをのせ、ＲＦテストの座標系に変換することができる。
なお、図４では、ＴＥＧパターンを分かりやすくするために、良品、不良品マップ１６ＢではＺ、理論マップ１１Ｂでは△で表示しているが、実際のＲＦテスタ側のマップでは×と表示されるため、全マップを重ね合わせないと識別することができないようになっている。このため、一般的には次のようなアルゴリズムで識別する。即ち、理論マップ１１ＢのＸ座標をＸｒｆ、Ｙ座標をＹｒｆ とし、ＤＣテストの良品、不良品マップ１６ＢのＸ座標をＸｄｃ、Ｙ座標をＹｄｃとすると、
Ｘｒｆ＝Ｘｄｃ−Ｘｏ Ｙｒｆ＝Ｙｄｃ−Ｙｏ
ただし、Ｘｏは、−Ｘ１〜＋Ｘ１、Ｙｏは、−Ｙ１〜＋Ｙ１、Ｘ１、Ｙ１はマップサイズを超えない自然数である。
オフセット量をＸｏ、Ｙｏ、ＴＥＧ識別のための検索範囲をＸ１、Ｙ１とする。
ＲＦテスタはＤＣマップデータを全て取り込み、検索範囲：Ｘ１、Ｙ１内で検索し、理論マップ１１ＢのＴＥＧパターン△がＤＣテストの良品、不良品マップ１６ＢのＴＥＧパターンＺに全て一致した場合にＴＥＧパターンは一致したと判断し、Ｘｏ、Ｙｏを決定する。
【００２１】
実施の形態４は以上のような構成及び手順でＤＣテストの良品、不良品マップあるいはデータの座標系を理論マップの座標系に変換するため、当初、座標系が一致していない場合でも、実施の形態１あるいは２のＲＦテストを実施することができる。
【００２２】
【発明の効果】
この発明に係る高周波用半導体ウェハのテスト装置は、高周波用半導体ウェハに対して、高周波テストの対象チップ及び非対象チップを示す理論マップにもとづいて高周波テストを実施するようにしたテスト装置において、上記高周波テストに先行して実施される直流テストで得られたデータを読み込む手段及び上記データと上記理論マップとを照合する照合手段を備え、上記直流テストにおける良品で、かつ上記理論マップのテスト対象チップについてのみ高周波テストを実施するようにしたため、テスト時間を短縮すると共に、高価なＲＦプローブのプロービング回数を削減することができ、テストコストを低減することができる。
【００２３】
この発明に係る高周波用半導体ウェハのテスト装置は、また、上記高周波用半導体ウェハに形成されている複数個のテストエレメントグループ（ＴＥＧ）パターンを基準として上記データの座標系と上記理論マップの座標系とのオフセットを補正する手段を設けたため、当初、座標系が一致していない場合でも、ＤＣテストにおける良品で、かつＲＦテストの理論マップのテスト対象チップについてのみＲＦテストを実施することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１の構成及びＲＦテストのテスト手順を説明するための概略図である。
【図２】この発明の実施の形態２の構成及びＲＦテストのテスト手順を説明するための概略図である。
【図３】この発明の実施の形態３の構成及びＲＦテストのテスト手順を説明するための概略図である。
【図４】ＤＣテストの良品、不良品マップ及びＲＦテストの理論マップにおけるＴＥＧパターンの形成状況を例示する概略図である。
【図５】従来の高周波用半導体ウェハのテスト手順を示すフロー図である。
【符号の説明】
１０ ＲＦテスタ、 １１ ＲＦテストの理論マップ、 １２ ＤＣテストデータ、 １３ ＤＣテストデータ読み込み手段、 １４ 照合手段、
１５ ＲＦテスト手段。
【発明の属する技術分野】
この発明は、高周波用半導体ウェハのテスト装置、例えばＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のテスト装置に関するものである。
【０００２】
【従来の技術】
ＭＭＩＣを構成するＧａＡｓ半導体のウェハに対する従来の高周波テストは、テスト対象チップと非対象チップとをユーザが事前に設定した周知の理論マップにもとづいて行なわれ、チップの外部端子の電圧や外部端子を通過する電流を直流的に測定する直流テスト（以下、ＤＣテストという）と、高周波特性を測定する高周波テスト（以下、ＲＦテストという）とに分けられるが、テストコストはＤＣテストの方が安く、ＲＦテストの方が高いため、それぞれ別工程として実施されるのが通常である。
【０００３】
図５は、従来の高周波用半導体ウェハのテスト手順を示すフロー図である。
ステップＳ１でＤＣテストが実施され、理論マップのテスト対象チップの全数についてテストが実施され、テスト結果を示すＤＣテストの良品、不良品マップが形成される。次いで、ステップＳ２でＲＦテストが実施される。このテストはＤＣテストの良品、不良品に関係なく、上記理論マップのテスト対象チップの全数について実施され、テスト結果を示すＲＦテストの良品、不良品マップが形成される。このマップには、ＤＣテストでの不良品も含まれている。
【０００４】
次に、ステップＳ３でＤＣテストの良品、不良品マップにもとづいたインク打ちが行なわれる。これは、ＤＣテストで不良品となったウェハにマーク付けを行ない、後工程での不良品のひろい上げを容易にするためである。
続いて、ステップＳ４でＲＦテストの良品、不良品マップにもとづいたインク打ちが行なわれる。これは、ＲＦテストで不良品となったウェハにマーク付けを行ない、ステップＳ３と同様に、後工程での不良品のひろい上げを容易にするためである。
【０００５】
【発明が解決しようとする課題】
従来のＧａＡｓ半導体の高周波テスト装置は、上述のように、ウェハの理論マップにもとづいてテストコストの安いＤＣテストと、テストコストの高いＲＦテストとをそれぞれ別工程で実施している。しかし、工程間におけるテストデータの受け渡しを行なっていなかったため、ＤＣテストで不良とされたチップが次のＲＦテストでもテストの対象になり、不良チップが複数工程にまたがってテストされるという問題点があった。
この発明は、上記のような問題点を解消するためになされたもので、ＤＣテストの不良チップが複数工程にまたがってテストされることのない高周波用半導体ウェハのテスト装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る高周波用半導体ウェハのテスト装置は、高周波用半導体ウェハに対して、高周波テストの対象チップ及び非対象チップを示す理論マップにもとづいて高周波テストを実施するようにしたテスト装置において、上記高周波テストに先行して実施される直流テストで得られたデータを読み込む手段及び上記データと上記理論マップとを照合する照合手段を備え、上記直流テストにおける良品で、かつ上記理論マップのテスト対象チップについてのみ高周波テストを実施するようにしたものである。
【０００７】
この発明に係る高周波用半導体ウェハのテスト装置は、また、上記高周波用半導体ウェハに形成されている複数個のテストエレメントグループ（ＴＥＧ）パターンを基準として上記データの座標系と上記理論マップの座標系とのオフセットを補正する手段を設けたものである。
【０００８】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図にもとづいて説明する。図１は、実施の形態１の構成及びＲＦテストのテスト手順を説明するための概略図である。
この図において、１０はＧａＡｓ半導体のウェハに対するＲＦテストを実施する高周波テスタ（以下、ＲＦテスタという）で、ユーザがウェハの各チップに対応した座標系を用いてテスト対象チップと非対象チップを事前に設定したＲＦテスト用の理論マップ１１を内蔵している。理論マップ１１中の○はテスト対象チップ、×はテスト非対象チップをそれぞれ示す。１２はＲＦテストに先行して実施されるＤＣテストの結果を示すＤＣテストデータで、ランクの欄における×はＤＣテストの不良品チップ、ＡはＤＣテストの良品チップ、Ｘ座標、Ｙ座標はランクの欄に示されたチップのウェハ上のアドレスを示すＸ座標とＹ座標をそれぞれ示す。
【０００９】
また、１３はＲＦテスタに内蔵されたＤＣテストデータ１２の読み込み手段で、ＲＦテスト実施時に、ＤＣテストデータ１２を読み込むものである。
１４は読み込まれたＤＣテストデータ１２とＲＦテスタに内蔵されているＲＦテスト用の理論マップ１１とを照合する照合手段で、両座標軸を一致させた上、ＤＣテストデータ１２のランクがＡで、かつ理論マップ１１が○になっているチップのみを選別し、テスト対象として指定する。１５は照合手段１４によってテスト対象に指定されたチップについてＲＦテストを実施するＲＦテスト手段である。
【００１０】
ＲＦテストの実施に際しては、先ず、ＤＣテストデータ読み込み手段１３によって外部データであるＤＣテストデータ１２を読み込み、照合手段１４によってＲＦテスト用の理論マップ１１と照合する。その結果、上述のように、ＤＣテストデータ１２のＡと理論マップ１１の○の組み合わせのチップのみが選別指定され、ＲＦテスト手段１５によってＲＦテストが実施される。
ＤＣテストデータ１２の×と理論マップ１１の○の組み合わせのチップに対してはプロービングせずに、次のＤＣテストデータ１２のＡと理論マップ１１の○の組み合わせになるチップの座標までインデックス移動する。
ＲＦテスタ１０はＤＣテストデータ１２のＡと理論マップ１１の○の組み合わせのチップについてのＲＦテスト結果のデータと判定結果を保存し、スキップしたＤＣテストデータ１２の×と理論マップ１１の○の組み合わせのチップについてはＲＦテストデータが存在しないためデータは空白となり、判定結果×がＲＦテストデータとして保存される。
【００１１】
実施の形態１は以上のような構成及び手順でＲＦテストが行なわれ、ＤＣテストの不良チップをＲＦテスタ内のＤＣデータ参照機能によって自動的にスキップするため、テスト時間を短縮すると共に、高価なＲＦプローブのプロービング回数を削減することができ、テストコストを低減することができる。
【００１２】
実施の形態２．
以下、この発明の実施の形態２を図にもとづいて説明する。図２は、実施の形態２の構成及びＲＦテストのテスト手順を説明するための概略図である。
この図において、図１と同一または相当部分には同一符号を付して説明を省略する。図１と異なる点は、ＤＣテストデータに代えてＤＣテストの良品、不良品マップを使用する点である。即ち、図２において、１６はＤＣテストによる良品チップ、不良品チップをウェハ上のアドレスに対応する座標で示した良品、不良品マップで、ＡはＤＣテストの良品チップ、×はＤＣテストの不良品チップを示す。なお、座標のＸ軸は図の右方向を正、Ｙ軸は図の下方向を正としている。
また、１７はＲＦテスタに内蔵されたＤＣテストの良品、不良品マップ１６の読み込み手段で、ＲＦテスト実施時に良品、不良品マップ１６を読み込むものである。
【００１３】
ＲＦテストの実施に際しては、先ず、良品、不良品マップ読み込み手段１７によって外部マップである良品、不良品マップ１６を読み込み、照合手段１４によってＲＦテスト用の理論マップ１１と照合し、両マップの座標軸を一致させる。その後、実施の形態１と同様に、良品、不良品マップ１６のＡと理論マップ１１の○の組み合わせのチップのみが選別指定され、ＲＦテスト手段１５によってＲＦテストが実施される。良品、不良品マップ１６の×と理論マップ１１の○の組み合わせのチップに対してはプロービングせずに、次の良品、不良品マップ１６のＡと理論マップ１１の○の組み合わせになるチップの座標までインデックス移動する。ＲＦテスタ１０は良品、不良品マップ１６のＡと理論マップ１１の○の組み合わせのチップについてのＲＦテスト結果のデータと判定結果を保存し、スキップした良品、不良品マップ１６の×と理論マップ１１の○の組み合わせのチップについてはＲＦテストデータが存在しないためデータは空白となり、判定結果×がＲＦテストデータとして保存される。
【００１４】
実施の形態２は以上のような構成及び手順でＲＦテストが行なわれ、ＤＣテストの不良チップをＲＦテスタ内のＤＣマップ参照機能によって自動的にスキップするため、テスト時間を短縮すると共に、高価なＲＦプローブのプロービング回数を削減することができ、テストコストを低減することができる。
【００１５】
実施の形態３．
次に、この発明の実施の形態３を図にもとづいて説明する。上述したＤＣテストデータ１２あるいは良品、不良品マップ１６とＲＦテストの理論マップ１１は、それぞれの製作者が異なる場合など、あるいはその他の理由により、座標系を一致させて設定できない場合がある。
実施の形態３は、このような場合に両者間のオフセットを検出し、このオフセットを補正することができる手段を設けたものである。図３は、実施の形態３の構成及びＲＦテストの手順を説明するための概略図である。この図において、１６Ａは補正のための基準を設定したＤＣテストの良品、不良品マップである。
このマップ中、ＡはＤＣテストの良品チップ、×はＤＣテストの不良品チップ、Ｂは良品、不良品マップ１６ＡとＲＦテスタのマップ（図示せず）との位置合わせ基準用として良品、不良品マップ１６Ａに設定された起点チップで、ユーザによって事前に設定されたものである。また、１１Ａは同じく補正のための基準を設定したＲＦテストの理論マップである。このマップ中、○はテスト対象チップ、×はテスト非対象チップ、●は理論マップ１１ＡとＲＦテスタのマップ（図示せず）との位置合わせ基準用として理論マップ１１Ａに設定された起点チップで、ユーザによって事前に設定されたものである。
【００１６】
図３の例では、良品、不良品マップ１６Ａの起点チップＢの座標は（５、３）、理論マップ１１Ａの起点チップ●の座標は（４、２）で両マップ間のオフセットは（１、１）であるため、このオフセットを次のような演算によってＤＣテストの良品、不良品マップ１６Ａにのせ、ＲＦテストの理論マップ１１Ａの座標系に変換するものである。即ち、理論マップ１１ＡのＸ座標をＸｒｆ、Ｙ座標をＹｒｆとし、ＤＣテストの良品、不良品マップ１６ＡのＸ座標をＸｄｃ、Ｙ座標をＹｄｃとすると、 Ｘｒｆ＝Ｘｄｃ−１ Ｙｒｆ＝Ｙｄｃ−１
この結果、良品、不良品マップ１６Ａと理論マップ１１Ａの座標系を一致させることができるため、実施の形態１及び２で説明した手順によってＤＣテストの良品、不良品マップ１６ＡのＡと理論マップ１１Ａの○の組み合わせのチップのみについてＲＦテストを実施することができる。なお、以上の説明では、ＤＣテストの良品、不良品マップ１６ＡとＲＦテストの理論マップ１１Ａとの座標変換を対象としたが、ＤＣテストデータ１２とＲＦテストの理論マップ１１Ａとの座標変換についても同様にして実施することができる。
【００１７】
実施の形態３は以上のような構成及び手順でＤＣテストの良品、不良品マップあるいはデータの座標系を理論マップの座標系に変換するため、当初、座標系が一致していない場合でも、実施の形態１あるいは２のＲＦテストを実施することができる。
【００１８】
実施の形態４．
次に、この発明の実施の形態４を図にもとづいて説明する。実施の形態４は、実施の形態３と同様に、ＤＣテストデータ１２あるいは良品、不良品マップ１６の座標系とＲＦテストの理論マップ１１の座標系との間にオフセットが生ずる場合の対応策に関するものである。実施の形態３では、起点チップを基準にして座標系の変換を行なったが、安価なＤＣテスタの場合には、理論マップを保有する機能がなく、また、起点チップからテストを開始するという機能も有していない場合が多い。このような場合には、テストを実施する度に、ＤＣテストの良品、不良品マップあるいはデータが絶対座標系ではなく、相対座標系になってしまうという問題点がある。
実施の形態４は、このような場合における座標変換の基準として各マップ中に形成されている周知のＴＥＧ（ Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ ）パターン（テスト対象外のパターン）を使用するものである。
【００１９】
図４は、ＤＣテストの良品、不良品マップ１６Ｂ及びＲＦテストの理論マップ１１ＢにおけるＴＥＧパターンの形成状況を例示する概略図である。
この図において、良品、不良品マップ１６Ｂの×とＡは、それぞれ図３の良品、不良品マップ１６Ａにおける×とＡに相当するものである。また、Ｚはこの実施の形態の要部を構成するＴＥＧパターンで、一例として座標（４、３）（４、４）（７、３）（７、４）にそれぞれ形成されている。また、ＲＦテストの理論マップ１１Ｂの×と○は、それぞれ図３の理論マップ１１Ａにおける×と○に相当するものである。また、△はこの実施の形態の要部を構成するＴＥＧパターンで、一例として座標（３、２）（３、３）（６、２）（６、３）にそれぞれ形成されている。
これらのＴＥＧパターンはウェハ内のチップが１０００個以上の場合には、通常、１０〜２０個形成されている。
【００２０】
良品、不良品マップ１６Ｂの全てのＴＥＧパターンＺと理論マップ１１Ｂの全てのＴＥＧパターン△を一致させることによってＤＣテストの良品、不良品マップ１６Ｂにオフセットをのせ、ＲＦテストの座標系に変換することができる。
なお、図４では、ＴＥＧパターンを分かりやすくするために、良品、不良品マップ１６ＢではＺ、理論マップ１１Ｂでは△で表示しているが、実際のＲＦテスタ側のマップでは×と表示されるため、全マップを重ね合わせないと識別することができないようになっている。このため、一般的には次のようなアルゴリズムで識別する。即ち、理論マップ１１ＢのＸ座標をＸｒｆ、Ｙ座標をＹｒｆ とし、ＤＣテストの良品、不良品マップ１６ＢのＸ座標をＸｄｃ、Ｙ座標をＹｄｃとすると、
Ｘｒｆ＝Ｘｄｃ−Ｘｏ Ｙｒｆ＝Ｙｄｃ−Ｙｏ
ただし、Ｘｏは、−Ｘ１〜＋Ｘ１、Ｙｏは、−Ｙ１〜＋Ｙ１、Ｘ１、Ｙ１はマップサイズを超えない自然数である。
オフセット量をＸｏ、Ｙｏ、ＴＥＧ識別のための検索範囲をＸ１、Ｙ１とする。
ＲＦテスタはＤＣマップデータを全て取り込み、検索範囲：Ｘ１、Ｙ１内で検索し、理論マップ１１ＢのＴＥＧパターン△がＤＣテストの良品、不良品マップ１６ＢのＴＥＧパターンＺに全て一致した場合にＴＥＧパターンは一致したと判断し、Ｘｏ、Ｙｏを決定する。
【００２１】
実施の形態４は以上のような構成及び手順でＤＣテストの良品、不良品マップあるいはデータの座標系を理論マップの座標系に変換するため、当初、座標系が一致していない場合でも、実施の形態１あるいは２のＲＦテストを実施することができる。
【００２２】
【発明の効果】
この発明に係る高周波用半導体ウェハのテスト装置は、高周波用半導体ウェハに対して、高周波テストの対象チップ及び非対象チップを示す理論マップにもとづいて高周波テストを実施するようにしたテスト装置において、上記高周波テストに先行して実施される直流テストで得られたデータを読み込む手段及び上記データと上記理論マップとを照合する照合手段を備え、上記直流テストにおける良品で、かつ上記理論マップのテスト対象チップについてのみ高周波テストを実施するようにしたため、テスト時間を短縮すると共に、高価なＲＦプローブのプロービング回数を削減することができ、テストコストを低減することができる。
【００２３】
この発明に係る高周波用半導体ウェハのテスト装置は、また、上記高周波用半導体ウェハに形成されている複数個のテストエレメントグループ（ＴＥＧ）パターンを基準として上記データの座標系と上記理論マップの座標系とのオフセットを補正する手段を設けたため、当初、座標系が一致していない場合でも、ＤＣテストにおける良品で、かつＲＦテストの理論マップのテスト対象チップについてのみＲＦテストを実施することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１の構成及びＲＦテストのテスト手順を説明するための概略図である。
【図２】この発明の実施の形態２の構成及びＲＦテストのテスト手順を説明するための概略図である。
【図３】この発明の実施の形態３の構成及びＲＦテストのテスト手順を説明するための概略図である。
【図４】ＤＣテストの良品、不良品マップ及びＲＦテストの理論マップにおけるＴＥＧパターンの形成状況を例示する概略図である。
【図５】従来の高周波用半導体ウェハのテスト手順を示すフロー図である。
【符号の説明】
１０ ＲＦテスタ、 １１ ＲＦテストの理論マップ、 １２ ＤＣテストデータ、 １３ ＤＣテストデータ読み込み手段、 １４ 照合手段、
１５ ＲＦテスト手段。
Claims (2)
- 高周波用半導体ウェハに対して、高周波テストの対象チップ及び非対象チップを示す理論マップにもとづいて高周波テストを実施するようにしたテスト装置において、上記高周波テストに先行して実施される直流テストで得られたデータを読み込む手段及び上記データと上記理論マップとを照合する照合手段を備え、上記直流テストにおける良品で、かつ上記理論マップのテスト対象チップについてのみ高周波テストを実施するようにしたことを特徴とする高周波用半導体ウェハのテスト装置。
- 上記高周波用半導体ウェハに形成されている複数個のテストエレメントグループ（ＴＥＧ）パターンを基準として上記データの座標系と上記理論マップの座標系とのオフセットを補正する手段を設けたことを特徴とする請求項１記載の高周波用半導体ウェハのテスト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002237751A JP2004079764A (ja) | 2002-08-19 | 2002-08-19 | 高周波用半導体ウェハのテスト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002237751A JP2004079764A (ja) | 2002-08-19 | 2002-08-19 | 高周波用半導体ウェハのテスト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004079764A true JP2004079764A (ja) | 2004-03-11 |
Family
ID=32021362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002237751A Pending JP2004079764A (ja) | 2002-08-19 | 2002-08-19 | 高周波用半導体ウェハのテスト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004079764A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7876119B2 (en) | 2005-11-04 | 2011-01-25 | Mitsubishi Denki Kabushiki Kaisha | Method of inspecting semiconductor device chip patterns on a wafer |
-
2002
- 2002-08-19 JP JP2002237751A patent/JP2004079764A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7876119B2 (en) | 2005-11-04 | 2011-01-25 | Mitsubishi Denki Kabushiki Kaisha | Method of inspecting semiconductor device chip patterns on a wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10304178B2 (en) | Method and system for diagnosing a semiconductor wafer | |
| CN104637781A (zh) | 一种在处理机台上生成用于定位晶圆的制程的方法 | |
| CN112908874B (zh) | 半导体结构的量测方法及量测装置 | |
| US6992499B2 (en) | Test method and test apparatus for semiconductor device | |
| US6963213B1 (en) | Auto-recovery wafer testing apparatus and wafer testing method | |
| JP2004079764A (ja) | 高周波用半導体ウェハのテスト装置 | |
| US8400174B2 (en) | Method of correcting a position of a prober | |
| JP2001337439A (ja) | 半導体集積回路の設計、製造方法および検査方法並びに半導体集積回路 | |
| JP2005150224A (ja) | プローブ情報を用いた半導体検査装置及び検査方法 | |
| JP2004163174A (ja) | 座標補正方法及び外観検査方法 | |
| TW201013199A (en) | Testing and sorting method for LED backend process | |
| US6785413B1 (en) | Rapid defect analysis by placement of tester fail data | |
| CN109065474B (zh) | 一种针对晶圆缺陷的自动打墨方法 | |
| US20040185581A1 (en) | Method of aligning a semiconductor substrate with a semiconductor alignment apparatus | |
| JP5581835B2 (ja) | 半導体装置の検査方法及び、半導体装置の検査システム | |
| JPH0645428A (ja) | 半導体装置の製造方法 | |
| JP2001165636A (ja) | プリント基板配線パターン欠陥検出方法及び装置 | |
| US20190164264A1 (en) | Method and system for diagnosing a semiconductor wafer | |
| US6847855B2 (en) | Method for fault analysis in wafer production | |
| JP3346707B2 (ja) | 半導体集積回路装置の検査方法 | |
| US20030080335A1 (en) | Semiconductor device, and verification method for semiconductor testing apparatus and method using the semiconductor device | |
| JP2002184819A (ja) | ウェハテスト装置およびウェハテスト方法 | |
| JP2006261391A (ja) | 半導体装置およびその検査方法 | |
| Patel et al. | Diagnosis using quiescent signal analysis on a commercial power grid | |
| US20200373209A1 (en) | Inspection system and method for inspecting semiconductor package, and method of fabricating semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050727 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20070416 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070619 |
|
| A02 | Decision of refusal |
Effective date: 20070911 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071106 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071127 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071221 |