CN109065474B - 一种针对晶圆缺陷的自动打墨方法 - Google Patents

一种针对晶圆缺陷的自动打墨方法 Download PDF

Info

Publication number
CN109065474B
CN109065474B CN201810786461.4A CN201810786461A CN109065474B CN 109065474 B CN109065474 B CN 109065474B CN 201810786461 A CN201810786461 A CN 201810786461A CN 109065474 B CN109065474 B CN 109065474B
Authority
CN
China
Prior art keywords
wafer
coordinate information
defect
automatic inking
inking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810786461.4A
Other languages
English (en)
Other versions
CN109065474A (zh
Inventor
沈美丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201810786461.4A priority Critical patent/CN109065474B/zh
Publication of CN109065474A publication Critical patent/CN109065474A/zh
Application granted granted Critical
Publication of CN109065474B publication Critical patent/CN109065474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Abstract

本发明涉及半导体技术领域，尤其涉及一种针对晶圆缺陷的自动打墨方法，包括：步骤S1，对每个晶圆分别进行缺陷检测；步骤S2，分别记录检测到的每个缺陷在晶圆上的晶圆坐标信息，以及反映进行缺陷扫描的开始时间的缺陷扫描时间信息；步骤S3，判断晶圆的缺陷扫描时间信息反映的开始时间是否落后于一预设时间点；若是，则转向步骤S4；若否，则转向步骤S5；步骤S4，按照一预设规则对晶圆坐标信息进行坐标转换，以形成新的晶圆坐标信息，并转向步骤S5；步骤S5，将当前的晶圆坐标信息转换为晶片坐标信息，晶片坐标信息用于反映缺陷对应的晶片在对应的晶圆上的坐标；步骤S6，按照晶片坐标信息对相应的晶片进行打墨；能够实现自动打墨，效率高，出错率低。

Description

一种针对晶圆缺陷的自动打墨方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种针对晶圆缺陷的自动打墨方法。
背景技术
晶圆缺陷检测是半导体产品制备过程中一个至关重要的过程，决定了晶圆产品的良率。晶圆产品进行缺陷检测后，往往需要在晶圆上进行打墨以标记处缺陷的位置。
例如需要进行键合的晶圆，需要判断打墨过程是在晶圆键合之前还是之后，坐标是否发生改变。单个晶圆的打墨时间一般需要10分钟，而一个批次的晶圆的打墨过程则长达数小时，并且晶圆的情况也各不相同。因此，当前大多采用人工的方法对晶圆进行打墨，耗费时间长，错误率高。
发明内容
针对上述问题，本发明提出了一种针对晶圆缺陷的自动打墨方法，其中，应用于进行键合的复数个晶圆，每个所述晶圆上包括复数个晶片；所述自动打墨方法包括：
步骤S1，对每个所述晶圆分别进行缺陷检测；
步骤S2，分别记录检测到的每个缺陷在所述晶圆上的晶圆坐标信息，以及反映进行缺陷扫描的开始时间的缺陷扫描时间信息；
步骤S3，判断所述晶圆的所述缺陷扫描时间信息反映的开始时间是否落后于一预设时间点；若是，则转向步骤S4；若否，则转向步骤S5；
步骤S4，按照一预设规则对所述晶圆坐标信息进行坐标转换，以形成新的所述晶圆坐标信息，并转向步骤S5；
步骤S5，将当前的所述晶圆坐标信息转换为晶片坐标信息，所述晶片坐标信息用于反映缺陷对应的所述晶片在对应的所述晶圆上的坐标；
步骤S6，按照所述晶片坐标信息对相应的所述晶片进行打墨。
上述的自动打墨方法，其中，所述晶圆坐标信息包括横向坐标信息和纵向坐标信息；
所述预设规则具体为：
对所述横向坐标信息反映的缺陷在所述晶圆上的横向坐标进行预设次数的左右镜像；
对所述晶圆坐标信息反映的缺陷在所述晶圆上的纵向坐标保持不变。
上述的自动打墨方法，其中，所述左右镜像的镜像轴为所述晶圆的纵向对称轴。
上述的自动打墨方法，其中，所述预设次数为奇数。
上述的自动打墨方法，其中，所述预设次数为1次。
上述的自动打墨方法，其中，所述预设次数为偶数。
上述的自动打墨方法，其中，所述预设次数为2次。
上述的自动打墨方法，其中，所述晶圆具有多个类别，所述预设次数根据所述晶圆的类别进行设定。
上述的自动打墨方法，其中，所述预设时间点为所述晶圆键合时的起始时间点。
上述的自动打墨方法，其中，采用一缺陷检测系统完成缺陷检测，以及采用一打墨系统完成所述步骤S2～S6。
上述的自动打墨方法，其中，还包括：
步骤S7，关联每个所述晶圆坐标信息和对应的所述晶片坐标信息，形成关联链接。
上述的自动打墨方法，其中，还包括：在所述晶圆上定义打墨区和外缘区；
所述步骤S1中，对所述晶圆的所述打墨区进行缺陷检测。
有益效果：本发明提出的一种针对晶圆缺陷的自动打墨方法，能够实现自动打墨，效率高，出错率低。
附图说明
图1为本发明一实施例中针对晶圆缺陷的自动打墨方法的步骤流程图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
在一个较佳的实施例中，如图1所示，提出了一种针对晶圆缺陷的自动打墨方法，其中，可以应用于进行键合的复数个晶圆，每个晶圆上包括复数个晶片；该自动打墨方法可以包括：
步骤S1，对每个晶圆分别进行缺陷检测；
步骤S2，分别记录检测到的每个缺陷在晶圆上的晶圆坐标信息，以及反映进行缺陷扫描的开始时间的缺陷扫描时间信息；
步骤S3，判断晶圆的缺陷扫描时间信息反映的开始时间是否落后于一预设时间点；若是，则转向步骤S4；若否，则转向步骤S5；
步骤S4，按照一预设规则对晶圆坐标信息进行坐标转换，以形成新的晶圆坐标信息，并转向步骤S5；
步骤S5，将当前的晶圆坐标信息转换为晶片坐标信息，晶片坐标信息用于反映缺陷对应的晶片在对应的晶圆上的坐标；
步骤S6，按照晶片坐标信息对相应的晶片进行打墨。
上述技术方案中，每个晶圆从缺陷检测到最终打墨的过程可以是按一定顺序单独进行的，也可以是按照批次进行的；传统对每个晶圆进行打墨一般需要10分钟的时间，一个批次的晶圆则一般长达数小时，这样耗时长且人工打墨容易出错。最终形成的晶片上只要存在打墨痕迹，则可以将该晶片作报废处理；上述自动打墨方法还可以包括对晶圆划定打墨区和外缘区，外缘区内的缺陷可以作为无效缺陷，不需要进行打墨，从而进一步缩短打墨时间。
在一个较佳的实施例中，晶圆坐标信息包括横向坐标信息和纵向坐标信息；
预设规则具体可以为：
对横向坐标信息反映的缺陷在晶圆上的横向坐标进行预设次数的左右镜像；
对晶圆坐标信息反映的缺陷在晶圆上的纵向坐标保持不变。
上述技术方案中，举例来说，晶圆坐标信息若是d1(x1,y1)，左右镜像后的新的晶圆坐标信息为D1(X,Y)，则X＝n-x1，Y＝y1，n为晶圆地图中横轴的最大坐标值；镜像以后的晶圆坐标信息反映的坐标可以与晶圆键合以后的实际坐标相对应，避免晶圆键合的过程使得缺陷的位置。
上述实施例中，优选地，左右镜像的镜像轴可以为晶圆的纵向对称轴。
上述实施例中，优选地，预设次数为奇数。
上述实施例中，优选地，预设次数可以为1次。
上述实施例中，优选地，预设次数为偶数。
上述实施例中，优选地，预设次数为可以2次。
上述技术方案中，当镜像次数为两次或偶数次时，如若两次或偶数次镜像的镜像轴相同，则可以认为两次镜像相抵消，即等同于未进行镜像。
上述实施例中，优选地，晶圆具有多个类别，预设次数根据晶圆的类别进行设定。
上述技术方案中，不同类别的晶圆可以具有不同的镜像要求，还可以采用其他几何方式进行坐标转换。
在一个较佳的实施例中，预设时间点为晶圆键合时的起始时间点。
在一个较佳的实施例中，采用一缺陷检测系统完成缺陷检测，以及采用一打墨系统完成步骤S2～S6。
在一个较佳的实施例中，还可以包括：
步骤S7，关联每个晶圆坐标信息和对应的晶片坐标信息，形成关联链接。
上述技术方案中，还可以对所有相关的信息进行合并，形成晶圆出库时需要的数据包括数据列表。
在一个较佳的实施例中，还可以包括：在每个晶圆上定义打墨区和外缘区；
所述步骤S1中，对晶圆的所述打墨区进行缺陷检测。
综上所述，本发明提出的一种针对晶圆缺陷的自动打墨方法，其特征在于，应用于进行键合的复数个晶圆，每个晶圆上包括复数个晶片；自动打墨方法包括：步骤S1，对每个晶圆分别进行缺陷检测；步骤S2，分别记录检测到的每个缺陷在晶圆上的晶圆坐标信息，以及反映进行缺陷扫描的开始时间的缺陷扫描时间信息；步骤S3，判断晶圆的缺陷扫描时间信息反映的开始时间是否落后于一预设时间点；若是，则转向步骤S4；若否，则转向步骤S5；步骤S4，按照一预设规则对晶圆坐标信息进行坐标转换，以形成新的晶圆坐标信息，并转向步骤S5；步骤S5，将当前的晶圆坐标信息转换为晶片坐标信息，晶片坐标信息用于反映缺陷对应的晶片在对应的晶圆上的坐标；步骤S6，按照晶片坐标信息对相应的晶片进行打墨；能够实现自动打墨，效率高，出错率低。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种针对晶圆缺陷的自动打墨方法，其特征在于，应用于进行键合的复数个晶圆，每个所述晶圆上包括复数个晶片；所述自动打墨方法包括：
步骤S1，对每个所述晶圆分别进行缺陷检测；
步骤S2，分别记录检测到的每个缺陷在所述晶圆上的晶圆坐标信息，以及反映进行缺陷扫描的开始时间的缺陷扫描时间信息；
步骤S3，判断所述晶圆的所述缺陷扫描时间信息反映的开始时间是否落后于一预设时间点；若是，则转向步骤S4；若否，则转向步骤S5；
所述预设时间点为所述晶圆键合时的起始时间点；
步骤S4，按照一预设规则对所述晶圆坐标信息进行坐标转换，以形成新的所述晶圆坐标信息，并转向步骤S5；
所述晶圆坐标信息包括横向坐标信息和纵向坐标信息；
所述预设规则具体为：
对所述横向坐标信息反映的缺陷在所述晶圆上的横向坐标进行预设次数的左右镜像；
对所述晶圆坐标信息反映的缺陷在所述晶圆上的纵向坐标保持不变；
步骤S5，将当前的所述晶圆坐标信息转换为晶片坐标信息，所述晶片坐标信息用于反映缺陷对应的所述晶片在对应的所述晶圆上的坐标；
步骤S6，按照所述晶片坐标信息对相应的所述晶片进行打墨。
2.根据权利要求1所述的自动打墨方法，其特征在于，所述左右镜像的镜像轴为所述晶圆的纵向对称轴。
3.根据权利要求1所述的自动打墨方法，其特征在于，所述预设次数为奇数。
4.根据权利要求3所述的自动打墨方法，其特征在于，所述预设次数为1次。
5.根据权利要求1所述的自动打墨方法，其特征在于，所述预设次数为偶数。
6.根据权利要求5所述的自动打墨方法，其特征在于，所述预设次数为2次。
7.根据权利要求1所述的自动打墨方法，其特征在于，所述晶圆具有多个类别，所述预设次数根据所述晶圆的类别进行设定。
8.根据权利要求1所述的自动打墨方法，其特征在于，采用一缺陷检测系统完成缺陷检测，以及采用一打墨系统完成所述步骤S2～S6。
9.根据权利要求1所述的自动打墨方法，其特征在于，还包括：
步骤S7，关联每个所述晶圆坐标信息和对应的所述晶片坐标信息，形成关联链接。
10.根据权利要求1所述的自动打墨方法，其特征在于，还包括：在所述晶圆上定义打墨区和外缘区；
所述步骤S1中，对所述晶圆的所述打墨区进行缺陷检测。
CN201810786461.4A 2018-07-17 2018-07-17 一种针对晶圆缺陷的自动打墨方法 Active CN109065474B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810786461.4A CN109065474B (zh) 2018-07-17 2018-07-17 一种针对晶圆缺陷的自动打墨方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810786461.4A CN109065474B (zh) 2018-07-17 2018-07-17 一种针对晶圆缺陷的自动打墨方法

Publications (2)

Publication Number Publication Date
CN109065474A CN109065474A (zh) 2018-12-21
CN109065474B true CN109065474B (zh) 2020-11-03

Family

ID=64816994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810786461.4A Active CN109065474B (zh) 2018-07-17 2018-07-17 一种针对晶圆缺陷的自动打墨方法

Country Status (1)

Country Link
CN (1) CN109065474B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620104B (zh) * 2019-09-20 2021-10-26 武汉新芯集成电路制造有限公司 测试片及其制造方法和晶圆键合缺陷的检测方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6340327A (ja) * 1986-08-05 1988-02-20 Mitsubishi Electric Corp ダイボンダ−装置
KR100379084B1 (ko) * 1998-08-31 2003-07-07 앰코 테크놀로지 코리아 주식회사 반도체패키지제조방법
CN106601646B (zh) * 2016-12-26 2023-04-25 珠海市中芯集成电路有限公司 晶圆打点坐标文件的转换方法、晶圆打点及控制方法

Also Published As

Publication number Publication date
CN109065474A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
JP4951811B2 (ja) 半導体装置の製造方法
CN113034435B (zh) 一种缺陷检测方法
CN101311668A (zh) 生成探针测试机用地图数据的装置及方法
KR20130091287A (ko) Cad­기반 레지스트레이션을 위한 시스템, 방법 및 컴퓨터 프로그램 제품
CN102623368A (zh) 一种晶圆缺陷检测方法
KR20130091286A (ko) Cad­기반 레지스트레이션을 위한 시스템, 방법 및 컴퓨터 프로그램 제품
CN103531500A (zh) 晶圆缺陷检测设备的校准方法
CN108122801B (zh) 晶圆标记方法及晶圆标记系统
CN112635346B (zh) 晶圆检测方法、半导体检测设备及存储介质
CN104103541A (zh) 一种对缺陷进行选择性检测的方法
CN109065474B (zh) 一种针对晶圆缺陷的自动打墨方法
CN103531498B (zh) 晶圆缺陷分析系统
CN108735627B (zh) 用于半导体管芯封装的数据结构
CN100498603C (zh) 用于制造程序反馈控制的计算机执行自动方法及自动系统
US7931186B2 (en) Method of teaching eyepoints for wire bonding and related semiconductor processing operations
JP2007095953A (ja) 半導体装置の選別方法及び半導体装置の選別装置
US20080085588A1 (en) Method of arranging dies in a wafer for easy inkless partial wafer process
CN105740540A (zh) 掩膜版设计中版图的特征图形的查找方法
CN109816640B (zh) 一种基于图片对比的产品校验方法
CN103646885A (zh) 一种减小电子显微镜观察晶圆缺陷误差的方法
CN103928365A (zh) 一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法
US7582542B2 (en) Die attaching method
TW201013199A (en) Testing and sorting method for LED backend process
CN103646898B (zh) 电子束检测晶圆缺陷的方法
CN105204377A (zh) 一种改进产品标准的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant