KR100652421B1

KR100652421B1 - 도넛형 병렬 프로브 카드 및 이를 이용한 웨이퍼 검사방법

Info

Publication number: KR100652421B1
Application number: KR1020050072995A
Authority: KR
Inventors: 유상규; 강성모; 조창현
Original assignee: 삼성전자주식회사
Priority date: 2005-08-09
Filing date: 2005-08-09
Publication date: 2006-12-01
Anticipated expiration: 2025-08-09
Also published as: US20070035318A1; JP2007049161A; CN1912637A

Abstract

검사 효율을 높일 수 있는 도넛형 병렬 프로브 카드 및 이를 이용한 웨이퍼 검사방법에 관해 개시한다. 이를 위해 본 발명은 프로브 카드에 있는 프로빙 블록(probing block)의 형태가 도넛형이고 내부에 타원형 공간이 설치된 프로브 카드를 제공하고, 이를 이용한 웨이퍼 검사방법을 제공한다.

EDS 검사, 번인 검사, 프로브 카드, 타원형.

Description

도넛형 병렬 프로브 카드 및 이를 이용한 웨이퍼 검사방법{Doughnut type parallel probe card and method of wafer testing using the same}

도 1은 일반적인 수직형 탐침을 갖는 프로브 카드가 웨이퍼를 검사하는 것을 설명하기 위한 단면도이다.

도 2는 종래 기술에 의한 프로브 카드에 있는 프로빙 블록의 형태를 보여주는 평면도이다.

도 3 내지 도 5는 종래 기술에 의한 프로브 카드를 이용한 웨이퍼 검사방법을 설명하기 위해 도시한 평면도들이다.

도 6은 본 발명에 의한 도넛형 병렬 프로빙 블록을 갖는 프로브 카드를 설명하기 위해 도시한 평면도이다.

도 7 및 도 8은 본 발명에 의한 도넛형 병렬 프로브 카드를 이용한 웨이퍼 검사방법을 설명하기 위해 도시한 평면도들이다.

도 9는 도넛형 프로브 카드에 있는 하나의 프로빙 블록에 대한 탐침의 배열을 설명하기 위해 도시한 평면도들이다.

도 10은 본 발명에 의한 프로브 카드가 사용되는 것을 설명하기 위한 반도체 패키지의 제조공정의 플로차트(flowchart)이다.

본 발명은 반도체 웨이퍼의 전기적 검사에 관한 것으로, 더욱 상세하게는 웨이퍼를 전기적으로 검사하는 이.디.에스(EDS: Electronic Die Sort, 이하 'EDS'라 함) 검사 및 웨이퍼 번인 검사(wafer burn-in test)에 사용되는 병렬 프로브 카드(parallel probe card)에 관한 것이다.

EDS 검사는 반도체 웨이퍼의 제조를 완료한 후, 웨이퍼에 있는 개별 칩들의 기능을 전기적으로 검사하는 공정이다. 상기 EDS 검사에서 양품으로 판정된 칩들은 조립공정을 통해 반도체 패키지로 만들어지고, 불량으로 판명된 칩들은 초기에 폐기 처리(scrap disposal)되어 조립 공정에서 소요되는 비용을 절약하게 된다.

통상적으로 EDS 검사는, 테스터(tester)와 프로브 스테이션(probe station)을 사용하여 진행된다. 상기 테스터는 웨이퍼에 있는 개별 칩에 전압, 전류, 클락 등의 전기적 신호를 인가하여 칩의 전기적 기능을 검사하는 자동검사 장치(ATE: Automatic Test Equipment)이다. 상기 프로브 스테이션은 웨이퍼를 이송하여 웨이퍼에 있는 칩들이 프로브 카드에 있는 탐침을 통해 정확히 테스터와 연결되게 하는 자동 이송 및 정렬 장비이다.

이러한 EDS 검사 공정에 사용되는 자동검사장비(ATE)는 상당히 고가이기 때문에 검사효율을 높이기 위한 여러 가지 방법들이 개발되어 왔다. 이러한 검사효율을 높이기 위한 방법중 하나가 검사 시간의 단축(test time reduction)이다. 즉 웨이퍼 하나를 검사하는데 소요되는 시간을 반으로 줄이게 되면 검사 효율은 2배로 늘어나기 때문에 이를 위해 많은 방법들이 연구되고 있다. 검사 효율을 높이기 위한 방법중 다른 하나는, 병렬 검사(parallel test)를 채택하여 1 회(one shot)에 검사되는 칩의 개수를 최대한 증가시키는 것이다. 대부분의 메모리 소자용 칩들은 병렬검사를 통하여 검사효율을 높이고 있다. 현재는 프로브 카드를 이용하여 1 회에 검사할 수 있는 칩들의 개수가 64개에서 256개까지 증가되고 있다.

도 1은 일반적인 수직형 탐침(vertical needle)을 갖는 프로브 카드가 웨이퍼를 검사하는 것을 설명하기 위한 단면도이다.

도 1을 참조하면, 종래에는 탐침의 형태가 수평 혹은 사선형으로 구성되었다. 그러나 반도체 칩의 집적도가 개선되고, 보다 미세한 폭을 갖는 탐침을 만들기 위하여 수직형 탐침(100)의 사용이 일반화되고 있는 추세이다.

도면에서 웨이퍼(600)는 프로브 스테이션에 있는 검사 테이블(700)로 로딩(loading)되어 정렬된다. 하나의 웨이퍼(600)에는 수십 내지 수백개의 개별 칩(610)들이 만들어진다. 상기 개별 칩(610)에 있는 패드(611)를 테스터(미도시)와 정확하게 연결하는 인터페이스(interface) 수단이 프로브 카드(500)이다.

상기 프로브 카드(500)는 회로패턴(310)이 형성된 배선기판(300)에 가이드 평판(guide plate, 210, 220)과 기둥(post, 250)을 사용하여 만들어지고, 배선기판 및 가이드 평판에 있는 관통홀(320)을 통해 수직형 탐침(100)을 설치한 구조이다. 이에 따라, 탐침(100)의 끝부분인 팁(tip, 110)이 개별 칩(610)의 패드(611)와 접촉되어 웨이퍼(600)에 있는 개별 칩(610)에 대한 EDS 검사를 수행하게 된다.

이러한 수직형 탐침을 이용한 웨이퍼의 전기적 검사방법에 관한 종래 기술이 미국 특허 US 6,853,208호(Title: Vertical Probe Card, Date of Patent: Feb,8, 2005)에 개시되어 있다.

도 2를 참조하면, 프로브 카드(500)는 회로패턴이 형성된 배선기판(300)과 연결된 복수개의 프로빙 블록(400)을 포함하고 있다. 여기서 프로빙 블록(Probing block, 400)이란 하나의 개별 칩을 전기적으로 검사하는 탐침(110)의 묶음을 가리킨다. 따라서 256개가 병렬로 검사되는 EDS 검사인 경우, 256개의 프로빙 블록(400)이 존재하게 된다. 이러한 프로빙 블록(400)의 전체 형태는 통상적으로 도면과 같이 사각형으로 만들어진다. 도면에서 가로, 세로 16개의 프로빙 블록(400)이 결합되어 256개의 병렬검사용 프로브 카드(500)가 만들어진 것을 보여준다.

도 3 내지 도 5를 참조하면, 도 3은 도 2에 도시된 프로브 카드(500)를 이용하여 첫 번째 검사(First shot)를 통해 300㎜ 크기의 웨이퍼(600)의 좌측에 있는 개별 칩(610)을 검사하는 것을 도시한 평면도이고, 도 4는 두 번째 검사(Second shot)를 통해 300㎜ 크기의 웨이퍼(600)의 우측에 있는 개별 칩(610)을 검사하는 것을 도시한 평면도이고, 도 5는 세 번째 검사(Third shot)를 통해 300㎜ 크기의 웨이퍼(600)의 중앙에 있는 개별 칩(610)을 검사하는 것을 도시한 평면도이다.

이때, 3번째 검사를 수행하는 이유는 전체의 형태가 사각형으로 된 프로빙 블록(도2의 400)이 원형으로 이루어진 웨이퍼(600)의 개별칩(610)과 효과적으로 연결되지 못하고, 동작하지 못하는 부분(도3 및 도 4의 620)이 첫 번째 및 두 번째 검사에서 발생하기 때문이다.

이에 따라, 2회의 검사만으로 웨이퍼(600) 내부에 있는 개별 칩(610)들을 완전히 검사할 수 없기 때문에 추가로 세 번째 검사를 더 수행하게 되는 것이다. 이에 따라 검사 효율이 떨어지고, 하나의 웨이퍼(600)를 검사하는 시간이 상대적으로 길어지는 문제가 발생한다.

본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있고 검사 효율을 높일 수 있는 도넛형 병렬 프로브 카드를 제공하는데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는 상술한 문제점들을 해결할 수 있고 검사 효율을 높일 수 있는 웨이퍼 번인용 도넛형 병렬 프로브 카드를 제공하는데 있다.

본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 도넛형 병렬 프로브 카드 또한 웨이퍼 번인용 도넛형 병렬 프로브 카드를 이용한 웨이퍼 검사방법을 제공하는데 있다.

상기 기술적 과제를 달성하기 위해 본 발명에 의한 도넛형 병렬 프로브 카드는, 칩 상태의 반도체 소자를 검사하는데 사용되는 프로브 카드용 배선기판 및 상기 배선기판의 일 표면에 설치되고 웨이퍼의 단위 칩에 대응하는 탐침들이 설치된 복수개의 프로빙 블록을 구비하는 프로브 카드에 있어서, 상기 프로빙 블록은 상기 배선기판에 타원형으로 설치된 제1 영역과, 상기 제1 영역 내부에 프로빙 블록이 설치되지 않은 제2 영역을 포함하는 것을 특징으로 한다.

본 발명의 바람직한 실시예에 의하면, 상기 프로브 카드는 메모리 기능의 칩을 검사하기 위한 프로브 카드이고, 상기 프로빙 블록은 300㎜ 크기의 웨이퍼를 검사하기 위한 것이고, 상기 프로빙 블록의 제2 영역은 타원형인 것이고, 상기 프로빙 블록에 설치된 탐침은 수직형인 것이 적합하다

또한 본 발명의 바람직한 실시예에 의하면, 상기 프로빙 블록은 64개, 128개 및 256개 중에 하나인 것이 적합하다.

바람직하게는, 상기 배선기판에 타원형으로 형성된 프로빙 블록의 크기는 2회의 검사로 웨이퍼에 있는 모든 칩을 검사할 수 있는 크기인 것이 적합하다.

상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 웨이퍼 번인용 도넛형 병렬 프로브 카드는, 칩 상태의 반도체 소자를 검사하는데 사용되는 프로브 카드용 배선기판 및 상기 배선기판의 일 표면에 설치되고 웨이퍼의 단위 칩에 대응하는 탐침들이 설치된 복수개의 프로빙 블록을 구비하는 프로브 카드에 있어서, 상기 프로빙 블록은 상기 배선기판에 타원형으로 설치된 제1 영역과, 상기 제1 영역 내부에 프로빙 블록이 설치되지 않은 제2 영역을 포함하는 것을 특징으로 한다.

상기 또 다른 기술적 과제를 달성하기 위한 본 발명에 의한 도넛형 병렬 프로브 카드를 이용한 웨이퍼 검사방법은, 배선기판에 복수개의 프로빙 블록들이 타원형으로 설치되고 중앙에는 프로빙 블록이 설치되지 않은 제2 영역을 포함하는 프 로브 카드를 준비하는 단계와, 상기 프로브 카드를 이용하여 웨이퍼 1/2 면적에 있는 칩들에 대한 전기적 검사를 시작하되 상기 제2 영역에 대응하는 칩들은 검사하지 않는 첫 번째 전기적 검사를 수행하는 단계와, 상기 프로브 카드를 이용하여 웨이퍼의 나머지 1/2 면적에 있는 칩들을 전기적으로 검사하되 상기 제2 영역에 대응하는 칩들은 검사하지 않고, 상기 첫 번째 전기적 검사에서 검사하지 않았던 제2 영역에 대응하는 칩들을 검사하는 2번째 전기적 검사를 수행하는 단계와, 상기 웨이퍼에 대한 전기적 검사를 종료하는 단계를 구비하는 것을 특징으로 한다.

본 발명의 바람직한 실시예에 의하면, 상기 프로빙 블록은 상기 웨이퍼에 있는 칩에 대응하는 탐침이 수직이고, 형태가 센터형, 가장자리형 및 탑 다운형 중에서 선택된 하나의 형태인 것이 적합하다.

본 발명에 따르면, 프로브 카드에서 프로빙 블록의 형태를 변경하여 기존에 3회에 걸쳐 웨이퍼에 대한 전기적 검사를 완료하던 것을 2회에 전기적 검사만으로 웨이퍼에 대한 전기적 검사를 완료할 수 있기 때문에 웨이퍼 번인 검사 및 EDS 검사의 검사효율을 높일 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.

도 6은 본 발명에 의한 도넛형 병렬 프로빙 블록을 갖는 프로브 카드를 설명 하기 위해 도시한 평면도이다.

도 6을 참조하면, 본 발명에 의한 프로브 카드(1000)는, 회로패턴이 형성된 배선기판(1100)의 일 표면에 복수개의 프로빙 블록(1002)들이 설치되어 있다. 상기 프로빙 블록(1002)에는 개별칩에 있는 패드에 대응하는 탐침들이 각각 형성되어 있다. 이에 대해서는 추후 도 9를 참조하여 설명하기로 한다. 그러나 본 발명에 의한 프로브 카드(1000)의 프로빙 블록(1002)이 만들어진 형태는 종래 기술과 같이 사각형이 아니라, 도넛형이다.

즉 제1 타원(1004) 내부에 있는 제1 영역(1200)에 복수개의 프로빙 블록(1002)이 설치되고, 상기 제1 타원형(1004) 내부에는 프로빙 블록(1002)이 설치되지 않은 제2 영역(1300)이 제2 타원(1006) 내에 있다. 따라서, 본 발명에 의한 프로빙 블록(1002)의 설치 구조는, 프로브 카드(1000)를 이용한 1회의 전기적 검사시에 프로빙 블록(1002)이 웨이퍼에 있는 개별칩과 연결되지 않는 경우를 최소화시킬 수 있다. 그리고 웨이퍼에 있는 개별칩들이 두 번째 전기적 검사 때에 중복되어 검사되는 것을 최소한으로 줄일 수 있는 구조이다.

도면에서 프로빙 블록(1002)의 개수를 256개로 예시적으로 설명하였으나, 이는 128, 64, 32개 등으로 변경이 가능하며, 추후 병렬 검사시 한번에 검사할 수 있는 개별칩의 개수가 늘어나면, 512, 1024개까지에도 확장 적용이 가능하다.

도 7 및 도 8을 참조하면, 도 7은 첫 번째 전기적 검사가 진행된 경우, 본 발명에 의한 병렬 프로브 카드의 도넛형 프로빙 블록(도6의 1002)들이 웨이퍼(1600)의 좌측 상부에 있는 개별 칩(1610)에 대하여 전기적 검사를 수행한 상태이고, 도 8은 두 번째 전기적 검사가 진행된 경우, 본 발명에 의한 병렬 프로브 카드의 도넛형 프로빙 블록(도6의 1002)들이 웨이퍼(1600)의 우측 하부에 있는 개별 칩(1610)에 대하여 전기적 검사를 수행한 상태이다.

이때, 첫 번째 전기적 검사에서 프로브 카드에 있는 제2 영역(도6의 1300)으로 인해 검사가 수행되지 않은 영역은, 두 번째 전기적 검사에서 이 영역(도8의 1300)에 대한 검사가 수행된다. 그리고 두 번째 전기적 검사에서 전기적 검사가 수행되지 않은 영역(도8의 1400)은, 이미 첫 번째 전기적 검사에서 검사가 수행된 영역이다.

따라서, 기존의 사각형의 프로빙 블록이 설치된 프로브 카드로는 3회의 전기적 검사를 통해 웨이퍼에 대한 전기적 검사가 완료되던 것이 본 발명에서는 2회의 검사만으로도 웨이퍼에 대한 전기적 검사를 완료할 수 있다. 따라서 1매의 웨이퍼에 대한 전기적 검사를 3회에서 2회로 줄여서 검사가 가능하기 때문에 약 50%의 검사 효율을 높일 수 있다.

일반적으로 4 기가(Giga) NAND Flash 메모리 소자의 EDS 검사인 경우, 1회의 EDS 검사 시간이 1000초로 약 17분이 소요된다. 따라서 본 발명에 의한 도넛형 병렬 프로브 카드를 이용하여 4 기가(Giga) NAND Flash 메모리 소자의 전기적 검사를 수행하면, 웨이퍼 2매를 전기적으로 검사하는데 소요되는 시간이 기존에는 총 6회의 전기적 검사로 1시간 42분(17 X 6 = 102분)이 소요되었으나, 본 발명에 의하면 4회의 전기적 검사만으로 가능하기 때문에 1시간 8분(17 X 4 = 68분)으로 단축된다. 따라서 반도체 소자의 생산업체 측면에서는, 정해진 매수의 웨이퍼를 전기적으로 검사하는데 소요되는 고가의 테스터 대수를 줄일 수 있기 때문에 제조 원가를 절감하는 효과를 얻을 수 있다.

본 발명에 의한 프로브 카드는, 모든 구경의 웨이퍼에 적용이 가능하나, 본 발명에서는 300㎜ 구경의 웨이퍼에 적용되는 것을 예시적으로 나타내었다. 또한 본 발명에 의한 프로브 카드는 병렬 검사가 가능한 모든 종류의 반도체 소자에 대한 EDS 검사에 적용할 수 있으나, 본 발명에서는 NAND Flash 메모리용 웨이퍼에 사용되는 것을 예시적으로 나타내었다.

도 9를 참조하면, 프로빙 블록(400A, 400B, 400C)에 설치된 탐침(402)은 모두 수직형으로 프로빙 블록(400A, 400B, 400C)에 각각 설치되어 있다. 이러한 탐침(402)의 설치 모양은 웨이퍼에 있는 개별 칩에서 패드가 형성된 모양에 대응되도록 탑 다운형(Top-Down type, 도9a), 센터형(Center type, 도 9b), 가장자리형(Edge type, 도9c) 형태로 각각 적용할 수 있다.

도 10은 본 발명에 의한 프로브 카드가 사용되는 것을 설명하기 위한 반도체 패키지 제조공정의 플로차트(flowchart)이다.

도 10을 참조하면, 일반적인 반도체 패키지의 제조공정은, 메모리 소자의 경우, 웨이퍼 번인 검사(S100), EDS 검사(S110), 레이저 리페어(LASER Repair, S120), 조립(Assembly, S130) 및 최종 전기적 검사(S140) 순서로 진행된다. 여기서 상기 웨이퍼 번인 검사(S100)는, 반도체 칩에 있는 초기 불량을 제거할 목적으로 웨이퍼 상태에서 수행하는 검사로서 지금까지 설명된 EDS 검사(S110)와 전기적 검사를 수행하는 방식이 동일하다. 따라서 본 발명에 의한 도넛형 병렬 프로브 카드는 웨이퍼 번인용으로 사용되는 프로브 카드에도 동일한 형태로 적용이 가능하다.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.

따라서, 상술한 본 발명에 따르면, 프로브 카드에서 프로빙 블록의 형태를 변경하여 기존에 3회에 걸쳐 웨이퍼에 대한 전기적 검사를 완료하던 것을 2회의 전기적 검사만으로 웨이퍼에 대한 전기적 검사를 완료할 수 있기 때문에 웨이퍼 번인 검사 및 EDS 검사의 검사효율을 높일 수 있다.

Claims

칩 상태의 반도체 소자를 검사하는데 사용되는 프로브 카드용 배선기판(1100); 및

상기 배선기판(1100)의 일 표면에 설치되고 웨이퍼의 단위 칩에 대응하는 탐침들이 설치된 복수개의 프로빙 블록(1002)을 구비하는 프로브 카드(1000)에 있어서,

상기 프로빙 블록(1002)은 상기 배선기판(1100)에 타원형으로 설치된 제1 영역(1200)과,

상기 제1 영역(1200) 내부에 프로빙 블록이 설치되지 않은 제2 영역(1300)을 포함하는 것을 특징으로 하는 도넛형 병렬 프로브 카드.
제1항에 있어서,

상기 프로브 카드는 메모리 기능의 칩을 검사하기 위한 프로브 카드인 것을 특징으로 하는 도넛형 병렬 프로브 카드.
제1항에 있어서,

상기 프로빙 블록은 300㎜ 구경의 웨이퍼를 검사하기 위한 것을 특징으로 하는 도넛형 병렬 프로브 카드.
제1항에 있어서,

상기 프로빙 블록의 제2 영역은 타원형인 것을 특징으로 하는 도넛형 병렬 프로브 카드.
제1항에 있어서,

상기 복수개의 프로빙 블록은 64개, 128개 또는 256개 중에 하나인 것을 특징으로 하는 도넛형 병렬 프로브 카드.
제1항에 있어서,

상기 배선기판에 타원형으로 형성된 프로빙 블록의 크기는 2회의 검사로 웨이퍼에 있는 모든 칩을 검사할 수 있는 크기인 것을 특징으로 하는 도넛형 병렬 프로브 카드.
제1항에 있어서,

상기 프로빙 블록에 설치된 탐침은 수직형인 것을 특징으로 하는 도넛형 병렬 프로브 카드.
제7항에 있어서,

상기 프로빙 블록에 설치된 탐침은 센터(center) 패드형 칩에 대응하는 구조인 것을 특징으로 하는 도넛형 병렬 프로브 카드.
제7항에 있어서,

상기 프로빙 블록에 설치된 탐침은 에지(edge) 패드형 칩에 대응하는 구조인 것을 특징으로 하는 도넛형 병렬 프로브 카드.
제7항에 있어서,

상기 프로빙 블록에 설치된 탐침은 탑-다운(top-down) 패드형 칩에 대응하는 구조인 것을 특징으로 하는 도넛형 병렬 프로브 카드.
칩 상태의 반도체 소자를 검사하는데 사용되는 프로브 카드용 배선기판(1100); 및

상기 배선기판(1100)의 일 표면에 설치되고 웨이퍼의 단위 칩에 대응하는 탐침들이 설치된 복수개의 프로빙 블록(1002)을 구비하는 프로브 카드(1000)에 있어서,

상기 프로빙 블록(1002)은 상기 배선기판(1100)에 타원형으로 설치된 제1 영역(1200)과,

상기 제1 영역(1200) 내부에 프로빙 블록(1002)이 설치되지 않은 제2 영역(1300)을 포함하는 것을 특징으로 하는 웨이퍼 번인용 도넛형 병렬 프로브 카드.
제11항에 있어서,

상기 배선기판에 타원형으로 형성된 프로빙 블록의 크기는 2회의 검사로 웨이퍼에 있는 모든 칩을 검사할 수 있는 크기인 것을 특징으로 하는 웨이퍼 번인용 도넛형 병렬 프로브 카드.
제11항에 있어서,

상기 프로빙 블록에 설치된 탐침은 수직형인 것을 특징으로 하는 웨이퍼 번 인용 도넛형 병렬 프로브 카드.
제11항에 있어서,

상기 프로빙 블록의 제2 영역은 타원형인 것을 특징으로 하는 웨이퍼 번인용 도넛형 병렬 프로브 카드.
배선기판(1100)에 복수개의 프로빙 블록(1002)들이 타원형으로 설치되고 중앙에는 프로빙 블록이 설치되지 않은 제2 영역(1300)을 포함하는 프로브 카드(1000)를 준비하는 단계;

상기 프로브 카드(1000)를 이용하여 웨이퍼 1/2 면적에 있는 칩들에 대한 전기적 검사를 시작하되 상기 제2 영역(1300)에 대응하는 칩들은 검사하지 않는 첫 번째 전기적 검사를 수행하는 단계;

상기 프로브 카드(1000)를 이용하여 웨이퍼의 나머지 1/2 면적에 있는 칩들을 전기적으로 검사하되 상기 제2 영역(1300)에 대응하는 칩들은 검사하지 않고, 상기 첫 번째 전기적 검사에서 검사하지 않았던 제2 영역(1300)에 대응하는 칩들을 검사하는 2번째 전기적 검사를 수행하는 단계; 및

상기 웨이퍼에 대한 전기적 검사를 종료하는 단계를 구비하는 것을 특징으로 하는 도넛형 병렬 프로브 카드를 이용한 웨이퍼 검사방법.
제15항에 있어서,

상기 전기적 검사는 EDS 검사인 것을 특징으로 하는 도넛형 병렬 프로브 카 드를 이용한 웨이퍼 검사방법.
제15항에 있어서,

상기 전기적 검사는 웨이퍼 상태의 번인 검사인 것을 특징으로 하는 도넛형 병렬 프로브 카드를 이용한 웨이퍼 검사방법.
제15항에 있어서,

상기 프로빙 블록은 상기 웨이퍼에 있는 칩에 대응하는 탐침이 수직으로 형성된 것을 특징으로 하는 도넛형 병렬 프로브 카드를 이용한 웨이퍼 검사방법.
제18항에 있어서,

상기 칩에 대응하는 탐침은 센터형, 가장자리형 및 탑 다운형 중에서 선택된 하나의 형태인 것을 특징으로 하는 도넛형 병렬 프로브 카드를 이용한 웨이퍼 검사방법.
제15항에 있어서,

상기 제2 영역은 형태가 타원형인 것을 특징으로 하는 도넛형 병렬 프로브 카드를 이용한 웨이퍼 검사방법.