JP2720688B2 - 回路基板の検査方法 - Google Patents

回路基板の検査方法

Info

Publication number
JP2720688B2
JP2720688B2 JP4040745A JP4074592A JP2720688B2 JP 2720688 B2 JP2720688 B2 JP 2720688B2 JP 4040745 A JP4040745 A JP 4040745A JP 4074592 A JP4074592 A JP 4074592A JP 2720688 B2 JP2720688 B2 JP 2720688B2
Authority
JP
Japan
Prior art keywords
electrode
circuit board
tester
inspected
axis direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4040745A
Other languages
English (en)
Other versions
JPH05218168A (ja
Inventor
裕一 春田
潔 木村
啓吉 楊井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JSR Corp
Original Assignee
JSR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JSR Corp filed Critical JSR Corp
Priority to JP4040745A priority Critical patent/JP2720688B2/ja
Priority to US08/009,230 priority patent/US5381104A/en
Priority to DE4302509A priority patent/DE4302509B4/de
Publication of JPH05218168A publication Critical patent/JPH05218168A/ja
Application granted granted Critical
Publication of JP2720688B2 publication Critical patent/JP2720688B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は回路基板の検査方法、特
に多数のパターン電極を有するプリント回路基板につい
て、当該パターン電極の電気的接続状態を検査するため
の回路基板の検査方法に関する。
【0002】
【従来の技術】一般に、多数のパターン電極が形成され
た回路基板の電気的性能を検査するためには、当該回路
基板の被検査電極に対し、当該被検査電極と同一のパタ
ーン配列を有するテスターの検査電極を接触させて両者
の電気的な接続を達成することが必要である。このた
め、従前から、例えばテスターにおける位置決めピンに
回路基板の対応するピン孔を嵌合させる手段、その他の
いわば機械的な位置決め機構により、回路基板とテスタ
ーの検査電極部との位置合わせを達成することが行われ
てきた。
【0003】然るに、近年においては、回路基板におけ
る素子集積度の増大およびパターンの高密度化に伴っ
て、回路基板の電極の微小化および配列の高密度化が進
められている。このため、回路基板の検査において、回
路基板とテスターの検査電極部について、機械的な位置
決め機構によって位置合わせを行っても、それのみでは
概略的な位置合わせ状態が得られるに過ぎず、目的とす
る被検査電極とこれに対応する検査電極との電気的な接
続を十分に達成することはできない。
【0004】その理由は、回路基板の被検査電極とテス
ターの検査電極とが基本的に同一のパターンによるもの
であっても、当該回路基板およびテスターの製造上の理
由による微小の位置誤差またはそれ自体の変形などによ
る位置誤差が原因となって、実際には回路基板における
設計上の位置とは微小ながらも変位した位置に電極が存
在することとなるからであり、また同様の事情がテスタ
ーの検査電極部においてもあるからである。
【0005】以上のような事情から、検査すべき回路基
板をテスターの検査電極部に対する一応の規定位置に例
えば機械的な位置決め機構によって保持し、その上で更
に回路基板の被検査電極とテスターの検査電極との位置
の整合を達成するための微小位置合わせを行うことが必
要とされている。
【0006】従来、このような微小位置合わせを行うた
めの手段として、回路基板において被検査電極と特定の
位置関係をもって適宜のアライメントマークを形成する
と共に、テスターの検査電極部においても検査電極と同
一の位置関係をもって対照アライメントマークを形成
し、また回路基板を縦方向、横方向および回転方向に移
動可能な可動ステージ上に保持しておき、回路基板およ
びテスターの検査電極部の両アライメントマークの重な
り状態を適宜の検出機構によって検出し、その結果得ら
れる位置ずれが解消されるよう、可動ステージを介して
回路基板をテスターの検査電極部と相対的に変位させ、
両アライメントマークが一致した状態を得る方法が知ら
れている。
【0007】
【発明が解決しようとする課題】しかしながら、このよ
うな微小位置合わせ手段によれば、回路基板とテスター
の検査電極部におけるアライメントマークを検出するた
めに、例えばアライメントマーク観察用カメラ、その他
のアライメントマーク検出機構を設けることが必要であ
る。しかも、そのようなアライメントマーク検出機構
は、回路基板とテスターの検査電極部とが重なる方向に
おいて配置される必要があると共に、テスターの検査電
極部は当然のことながら回路基板の表面を覆うよう配置
される必要性があるため、実際にはアライメントマーク
検出機構とテスターの検査電極部を共に同じ場所に設け
ることが必要となり、結局、両者を共に好適に配置する
ことが非常に困難である、という問題がある。
【0008】また、回路基板およびテスターの検査電極
部に形成されたアライメントマーク自体についても、そ
の形成に伴う位置または形状上の誤差を完全に除去する
ことができず、またアライメントマークの整合状態の検
出にもある程度の誤差が含まれるため、目的とする微小
位置合わせが十分に達成された状態となるまでに煩雑な
操作が必要とされ、しかも微小位置合わせが達成された
状態は、再現性などの点においてなお十分信頼できるも
のではない。
【0009】以上のように、従来の微小位置合わせの方
法は、いずれも、回路基板の被検査電極とテスターの検
査電極との電極間の位置の整合を目的としながら、それ
らと特定の位置関係にある間接的な位置ずれ検出手段を
利用するものであるため、常に十分に高い信頼性を得る
ことはできない、という問題がある。
【0010】本発明の目的は、特別な位置ずれ検出機構
を用いることなしに、回路基板の被検査電極とテスター
の検査電極との間の位置ずれ状態を正確に検出すること
ができ、その結果、電極間微小位置合わせをきわめて容
易に達成することができ、しかも十分に高い信頼性を得
ることができ、従って非常に高い効率で所期の回路基板
の検査を行うことのできる方法を提供することにある。
【0011】
【課題を解決するための手段】本発明の回路基板の検査
方法は、検査すべき回路基板の被検査電極と、当該被検
査電極に対応するテスターの検査電極とを電気的に接続
した状態で、当該テスターにより当該回路基板の被検査
電極の電気的な状態を検査する方法であって、テスター
の検査電極部に対して保持された回路基板に対し、当該
回路基板の被検査電極とテスターの検査電極との導通状
態を測定する作業を、テスターの検査電極部と当該回路
基板との相対的な位置関係を少しづつ変えて繰り返すこ
とにより、テスターの検査電極部が形成する面内の一軸
方向と、テスターの検査電極部が形成する面内で前記一
軸方向とは平行ではない他軸方向について、それぞれ、
高導通状態(後述する導通優良状態または導通良好状
態)位置を少なくとも1ケ所とその両側において低導通
状態(後述する導通可能状態または導通不良状態)とな
る位置を少なくとも2ケ所検出し、これらの情報から、
当該検査電極が一軸方向および/または他軸方向におい
て当該検査電極部に対して最も高い導通状態となるべき
目標接続位置を求める第1手続きと、前記第1手続きに
よって割り出される目標接続位置に検査電極が位置され
ることとなるよう、テスターの検査電極部を回路基板と
相対的に一軸方向および/または他軸方向に移動させる
第2手続きと、を含む電極間微小位置合わせ操作がなさ
れることを特徴とする。
【0012】以上の方法においては、第1手続きにおい
て、相対的に変位された当該検査電極が、当該被検査電
極に隣接して配置された隣接被検査電極と導通したこと
を検出し、第2手続きにおいて、当該検査電極が、当該
隣接被検査電極から当該被検査電極に至る方向に移動す
るよう、テスターの検査電極部を回路基板と相対的に移
動させることもできる。
【0013】また、検査すべき回路基板の第1の面積領
域における被検査電極について、上述の第1手続きを実
施する第1操作と、前記第1の面積領域と離間した第2
の面積領域における被検査電極について、上述の第1手
続きを実施する第2操作と、前記第1操作および第2操
作によって割り出される回路基板とテスターの検査電極
部との位置ずれ状態が解消されるよう、テスターの検査
電極部を回路基板と相対的に一軸方向、他軸方向および
/またはテスターの検査電極部が形成する面に垂直な方
向の回転軸のまわりについて移動させる第3操作と、を
含む電極間微小位置合わせ操作がなされることを特徴と
する。
【0014】
【作用】本発明に係る回路基板の検査方法においては、
第1手続きにおいて、保持された回路基板における被検
査電極とこれに対応するテスターの検査電極との導通状
態が検出されることにより、ある一軸方向および/また
は他軸方向における位置ずれ状態が検出されると共に、
当該一軸方向および/または他軸方向における最高の導
通状態が達成される検査電極と被検査電極との相対的位
置関係、すなわち目標接続位置が求められる。そして、
第2手続きにより、この目標接続位置に検査電極が位置
されることとなるため、当該検査電極が一軸方向および
他軸方向において当該被検査電極に対して最高の導通状
態が得られる位置関係が実現されることとなる。そし
て、この状態は、電極間微小位置合わせが達成された状
態であるから、そのまま当該テスターによって当該回路
基板について所期の検査を行うことができる。
【0015】以上の方法の第1手続きにおいて、変位さ
れた当該検査電極が、当該被検査電極に隣接して配置さ
れた隣接被検査電極と導通したことを検出すれば、これ
により、当該検査電極が当該被検査電極に対して実際に
変位している具体的な方向を判定することができ、従っ
て第2手続きにおいて、当該検査電極を当該変位方向と
は逆方向すなわち当該隣接被検査電極から当該被検査電
極に至る方向に移動させることにより、無駄な試行操作
を回避することができて高い効率で目的とする電極間微
小位置合わせを達成することができる。
【0016】また、回路基板の第1の面積領域の被検査
電極について、対応する検査電極の目標接続位置を求め
る(第1操作)と共に、当該第1の面積領域とは異なる
他の面積領域における被検査電極について、対応する検
査電極の目標接続位置を同様にして求める(第2操作)
ことにより、回路基板に対するテスターの全体的な位置
ずれの状態、すなわち一軸方向、他軸方向および回転軸
まわりにおける位置ずれの状態を判定することができ、
従ってこの情報に基づいてテスターの検査電極部を回路
基板と相対的に一軸方向、他軸方向および回転軸まわり
において移動させる(第3操作)ことにより、回路基板
の全体において、被検査電極と、これに対応する検査電
極との電極間微小位置合わせを達成することができる。
【0017】
【実施例】本発明においては、以下のようにして、回路
基板の被検査電極と、テスターの検査電極との電極間微
小位置合わせが達成され、この状態で、当該テスターに
より、回路基板の電気的な性能が検査される。この実施
例では、説明のため、第1手続きを、或る一軸方向につ
いて目標接続位置を求める第1工程および他軸方向につ
いて目標接続位置を求める第2工程に細分している。
【0018】図1は、検査すべき回路基板がテスターの
検査電極部に対する一応の規定位置に、例えば機械的な
位置決め機構によって保持された状態において、回路基
板の被検査電極群における1つの被検査電極P1と、こ
の被検査電極P1に対応し従って検査においてはこれに
電気的に接続されるべきテスターの検査電極群の検査電
極D1とが、回路基板を基準にしてX軸方向(図の横軸
方向)およびこれと直角のY軸方向(図の縦軸方向)に
それぞれΔxおよびΔyだけ位置ずれしている場合を示
している。P2は被検査電極P1とX軸正方向に離間し
て形成された隣接被検査電極、D2は被検査電極向P2
に対応する検査電極である。
【0019】検査電極と被検査電極との間において実際
に起こる導通不良状態には、両者間の電気抵抗値が高く
なって場合によっては導通が全く得られなくなる接触不
良状態と、検査電極と被検査電極の位置関係がずれて検
査電極が対応する被検査電極に隣接する他の被検査電極
に接触して生ずる短絡状態とがある。以下において説明
する実施例においては、主に接触不良状態に着目して位
置合わせが行われている。しかし、後述するように、短
絡状態についても、それが位置ずれによって生ずる導通
不良状態であれば、接触不良状態の場合と同様に、当該
短絡状態から得られる情報を、位置合わせを達成するた
めに有効な情報として用いることもできる。
【0020】回路基板の一例における各被検査電極の寸
法は、例えば縦が0.25mm、横が0.125mmで
あり、隣接する被検査電極間の離間距離dは0.125
mmである。各検査電極の寸法および隣接する検査電極
間の離間距離は被検査電極と同じである。従って、この
場合には、被検査電極P1に完全に重なるよう検査電極
D1が位置された状態、すなわち被検査電極P1のX軸
方向およびY軸方向における中心CPと、検査電極D1
のX軸方向およびY軸方向における中心CDとが一致し
てΔxおよびΔyがいずれも零となれば、その状態では
被検査電極P1と、これに対応する検査電極D1間の電
気抵抗値が最小となる。また、逆にΔxが0.125m
m以上またはΔyが0.25mm以上になったようなと
きは、被検査電極P1と、これに対応する検査電極D1
との間で電気的な導通が得られなくなり、電気抵抗値は
事実上無限大となる。
【0021】而して、図1の状態において、選ばれた複
数の被検査電極、例えば回路基板の選定された面積領域
における例えば100個のパターン電極を被検査電極と
し、この被検査電極と、これに対応する検査電極の組
(以下「電極の組」という。)のすべてについて、電気
抵抗値を測定する。
【0022】次に、この状態を基準として、回路基板を
固定状態に保持したまま、テスターの検査電極部をX軸
正方向(図の右方)に微小距離、例えば10μmづつ変
位させ、その各位置においてすべての電極の組について
電気抵抗値の測定を行い、更にテスターの検査電極部を
X軸負方向(図の左方)に微小距離、例えば10μmづ
つ変位させ、その各位置においてすべての電極の組につ
いて電気抵抗値の測定を行う。
【0023】このようにして得られる、或る回路基板の
X軸方向における各位置状態での電気抵抗値によって評
価された接続状態は、例えば図2の記号列Aで示すとお
りである。図2において、X軸およびY軸は回路基板上
に想定された基準軸であり、X軸とY軸との交点Oが被
検査電極(例えばP1の中心CP)に対応する。この記
号列Aの例においては、X軸正方向に変位させて7ポイ
ントおよび同負方向に変位させて9ポイントの位置で測
定がなされており、従って最初の測定を含めて合計17
ポイントの位置で測定がなされている。
【0024】図2の記号列における各記号は、基準位置
(O)からのX軸方向における変位した当該ポイントの
位置における電極の組の接続状態を示しており、測定さ
れた電気抵抗値が次の4段階によって評価されている。
【0025】「◎」(導通優良状態)この状態は、すべ
ての電極の組のうち、電気抵抗値が標準抵抗値(例えば
1Ω)以下である電極の組の割合が100%であり、き
わめて満足すべき接続状態である。
【0026】「○」(導通良好状態)この状態は、すべ
ての電極の組のうち、電気抵抗値が標準抵抗値以下であ
る電極の組の割合が90%以上であり、かつ残りの10
%の電極の組においても標準抵抗値に準ずる程度(例え
ば10Ω以下)の電気抵抗値で接続されており、検査の
ためには十分に許容され得る接続状態である。
【0027】「△」(導通可能状態)この状態は、すべ
ての電極の組のうち、電気抵抗値が標準抵抗値以下であ
る電極の組の割合が50〜90%であり、かつ残りの電
極の組においては標準抵抗値に準ずる程度の電気抵抗値
で接続されているものや、より高い電気抵抗値で接続さ
れているものなどがあり、検査を行うことはできるが信
頼性が低い接続状態である。
【0028】「×」(導通不良状態)この状態は、すべ
ての電極の組のうち、電気抵抗値が標準抵抗値以下であ
る電極の組の割合が50%未満、または1つ以上の導通
が得られていない電極の組がある状態であり、検査を行
うことができない接続状態である。
【0029】図2の記号列Aにおいて、固定状態に保持
された回路基板の被検査電極における中心CP(基準位
置O)における接続状態は、微小な位置ずれのために導
通優良状態(◎)ではない。然るに、全体的な接続状態
の様相を見ると、好適な検査が可能な導通優良状態
(◎)の領域および導通良好状態(○)の領域を中央に
挟んで、その両側に、検査には不適な導通可能状態
(△)の領域および導通不良状態(×)の領域がこの順
に並んでいることが理解される。図3は、この記号列A
に基づいて得られた導通不良率曲線を示しており、この
図3からも以上のことが明らかである。これは、各電極
の組において、変位距離が大きくなるほど接触面積が小
さくなるからである。
【0030】以上のような情報から、最も良好な接続状
態が達成される記号列A上の中心位置、すなわち目標接
続位置を割り出すことが可能である。すなわち、少なく
とも1つの高導通状態位置とその両側における少なくと
も2つの低導通状態位置を検出することにより、最高の
導通状態の位置を算出することができる。例えば、記号
列Aにおいて、唯一の導通優良状態(◎)の位置A1を
基準としてその右方および左方において最初の導通可能
状態(△)が現れる2点A2およびA3に着目し、この
2点A2およびA3の中心位置を求めると、この位置が
当該記号列Aにおいて最高の導通状態が得られる中心位
置A0である。この記号列Aでは、この中心位置A0
は、たまたまA1に一致している。このようして、第1
工程が達成される。
【0031】図2の記号列Bは、記号列Aにおける中心
位置A0を含むY軸方向における上記と同様の測定によ
る記号列である。この場合にも、記号列Aと同様の結果
が得られ、その中心位置B0が求められる。図2の記号
列Cは、記号列Bにおける中心位置B0を含むX軸方向
における上記と同様の測定による記号列である。この場
合にも、記号列Aと同様の結果が得られ、その中心位置
C0が求められる。この中心位置C0は、検査電極の中
心CDに相当する。このようにして、第2工程が達成さ
れる。
【0032】以上において、記号列Cを求めることは必
ずしも必要ではない。その理由は、第1工程によるX軸
方向の中心位置A0の位置情報と、第2工程によるY軸
方向の中心位置B0の位置情報とに基づいて、両方向の
中心位置を求めることが可能だからであり、実際に記号
列Bの中心位置B0は、多くの場合に記号列Cの中心位
置C0と一致する。
【0033】斯くして、被検査電極の中心CP(基準位
置Oと一致している)の、検査電極の中心CD(中心位
置B0またはC0と一致している)に対するX軸方向お
よびY軸方向における位置ずれの量を知ることができる
から、この位置ずれ量が減少するようテスターの検査電
極部を回路基板と相対的に移動させる第2手続きによ
り、被検査電極の中心CPに検査電極の中心CDを一致
させることができる。この移動は、テスターの検査電極
部を、固定された回路基板に対して移動させる手段、回
路基板をテスターの検査電極部に対して移動させる手
段、両者を移動させる手段のいずれによっても行うこと
ができるが、実際には、例えば回路基板を保持する可動
ステージを、X軸方向および/またはY軸方向に駆動さ
せることによって行うことができる。
【0034】この第2手続きが完了したときには、回路
基板の被検査電極に対して、これに対応するテスターの
検査電極が最高の導通状態となる位置関係となってお
り、従って当該テスターにより直ちに回路基板の所期の
電気的な検査を実行することができる。そして、同一の
プロセスで製造された回路基板は、設計値からの同様な
位置ずれを有する傾向があるため、後続の回路基板につ
いては、多くの場合に、それを先行する回路基板と同一
の状態に保持することのみにより、先行する回路基板に
おけると同程度の電極間微小位置合わせが達成された状
態を得ることができる。
【0035】以上の一連の工程の中で、第1工程および
第2工程(第1手続き)において、短絡の情報も用いて
以下に述べるような方法を採ることにより、より迅速に
位置ずれの状態を把握することができる。
【0036】第1工程および第2工程(第1手続き)に
おいて、接触不良のみならず、当該被検査電極に隣接し
て位置された隣接被検査電極(例えば当該被検査電極が
P1であれば、P2は隣接被検査電極の一つである。)
との間に電気的な導通が得られているか否か、すなわち
短絡しているか否かをも検出する。そして、検査電極が
隣接被検査電極と短絡したことが検出された場合には、
テスターにおいては短絡した隣接被検査電極と当該被検
査電極との位置関係より、いずれの方向に位置ずれが生
じているかを判定することができる。
【0037】従って、この状態から、当該変位に係る特
定の方向とは逆の方向にテスターを移動させることによ
り、無駄な試行を行うことが回避されて直ちに目標接続
位置に向かってテスターの検査電極部を相対的に移動さ
せることができ、その結果、短時間のうちに、必要な電
極間微小位置合わせを高い効率で達成することができ
る。
【0038】更に本発明においては、検査すべき回路基
板における、互いに異なる複数の面積領域の被検査電極
について、以上の第1工程および第2工程(第1手続
き)からなる位置ずれ検出操作を行うことができ、これ
により、回路基板とテスターとの全体的な位置ずれの状
態を明確に検出することができ、その結果、回路基板の
全体に存在するパターン電極について、テスターの対応
検査電極との電極間微小位置合わせを非常に高い精度で
容易に達成することができる。
【0039】さらに具体的に説明すると、図4に示すよ
うに、回路基板10の一隅部(図では左上隅部)におけ
る第1の面積領域11の被検査電極について、以上の第
1工程および第2工程からなる位置ずれ検出操作(第1
操作)を行い、またこの第1の面積領域11とはX軸方
向に異なる、図では右上隅部の第2の面積領域12、第
1の面積領域11とはY軸方向に異なる、図では左下隅
部の第3の面積領域13、並びに第1の面積領域11と
はX軸方向およびY軸方向に異なる、図では右下隅部の
第4の面積領域14の被検査電極についても、同様の位
置ずれ検出操作(第2操作)を行う。
【0040】そして、各面積領域11〜14の位置ずれ
状態の情報を処理することにより、回路基板10に対す
るテスターの検査電極部20の全体的な位置ずれ状態、
すなわちX軸方向の位置ずれ、Y軸方向の位置ずれおよ
び回転軸(θ軸)まわりの位置ずれの程度を検出するこ
とができる。従って、すべての位置ずれが消失する方向
に、テスターの検査電極部20を回路基板10と相対的
に移動させることにより、回路基板全体について、電極
間微小位置合わせを達成することができる。
【0041】以上においては、4つの面積領域を対象と
したが、原理的には、2つの面積領域を対象とすれば、
目的とする位置ずれの状態を検出するために必要な情報
を得ることができる。この場合において、高い信頼性を
得るためには、1の面積領域から他の面積領域が離間し
ていること、特に一軸方向および他軸方向に離間してい
ることが好ましい。尤も、対象とされる面積領域の数は
多いことが一層好ましいことは勿論である。
【0042】また、対象とするそれぞれの面積領域の導
通状態の検査を独立して行って位置ずれを検出するこ
と、および、回路基板とテスターの検査電極部の一つの
相対位置関係において二つまたはそれ以上の面積領域の
導通状態の検査を行うことも可能であり、さらに一度に
回路基板の全面にわたる導通検査を行ったのち、それぞ
れの面積領域に相当する情報のみを用いて該当する面積
領域の位置ずれを求めることも可能である。
【0043】以上の実施例において、位置合わせは毎回
独立したプロセスとして説明されている。しかし、第1
手続きの際に得られる、不良を起こした検査電極、不良
の種類、位置ずれの度合いなどの情報を整理し記録して
おけば、検出された不良の情報と、記録されている不良
の状態を比較することにより、より迅速に検査電極と被
検査電極との位置ずれの状態を見積もることが可能とな
る。このような方法によれば、複数品種の回路基板を交
互に生産しているような場合において、品種の切り替え
時に生ずる位置合わせ達成のための所要時間を短縮する
ことが可能となると共に、位置合わせそのものの再現性
が向上することも期待できる。
【0044】本発明において、検査電極部はテスターの
一部として説明されているが、この検査電極部は、回路
基板の被検査電極に接触されると共に検査ヘッドに電気
的に接続される検査電極を支持するものを意味し、機能
上、テスターの一部を構成するものである。従って、例
えばシート状のコネクタを介挿して検査ヘッドに被検査
電極を電気的に接続させるシステムのテスターにおいて
は、当該コネクタが検査電極部を構成するものである。
【0045】また、本発明において、被検査電極とは、
回路基板における検査に供される電極をいい、当該電極
が当該回路基板における機能素子に通ずる端子を構成す
るか否かとは無関係である。従って、例えば回路基板に
検査専用の電極を設けて、これを被検査電極の一部また
は全部として使用することもできる。
【0046】本発明において、検査電極の寸法、離間距
離の大きさは被検査電極と同一であることは必ずしも必
要ではない。例えば被検査電極の寸法より小さい寸法の
検査電極を用いることも可能である。しかし、実際の検
査において良好な状態を得るるためには、実質上それら
が同一であることが望ましい。
【0047】第1操作および第2操作の各々において対
象とする具体的な面積領域の個所、並びに被検査電極の
数は、適宜選ぶことができる。被検査電極の数は多い
程、位置ずれの検出結果の信頼性が高くなり、従って一
層高い信頼性で電極間微小位置合わせを達成することが
可能となる。
【0048】第1工程または第2工程を行うためのテス
ターの検査電極部の回路基板に対する変位に係る微小距
離の幅は、上記実施例においては10μmとされている
が、導通状態が異なる3つのポイントであって中央のポ
イントの導通状態がその両側の2つのポイントの導通状
態より高い結果が得られれば、目標接続位置関係を求め
るための情報として十分である。従って、変位させた軸
方向における被検査電極の幅を3以上の区域に分割した
ときにその各区域における導通状態が測定されればそれ
で十分である場合がある。勿論、この変位に係る微小距
離の幅は小さいほど精度の高い情報が得られ、精度の高
い電極間微小位置合わせを達成することができるが、所
要時間は長くなる。実際上は、一軸方向について5〜1
0ポイント程度以上の位置で測定がなされることが好ま
しい。
【0049】
【発明の効果】本発明の方法によれば、保持された回路
基板の被検査電極とテスターの検査電極との電気的な接
続状態を調べることにより両者の位置ずれの状態を検出
し、その結果に基づいて当該位置ずれが解消されるよ
う、すなわち最高の導通状態が達成される状態を目標接
続位置としてテスターの検査電極部を回路基板と相対的
に移動させることにより、検査に必要とされる被検査電
極と検査電極との微小位置合わせを達成するため、非常
に合理的であり、きわめて高い効率と高い信頼性をもっ
て電極間微小位置合わせが達成される。
【0050】また、テスターそのものを微小位置合わせ
に用いるため、別にアライメントマーク検出機構などの
位置ずれ検出機構を用いることが不要であり、この点か
らも高い効率が達成され、占有空間的にも非常に有利で
ある。従って、本発明の方法によれば、きわめて高い効
率でしかも高い信頼性をもって所期の回路基板の検査を
行うことができる。
【図面の簡単な説明】
【図1】本発明の回路基板の検査方法について説明する
ための、回路基板の被検査電極とテスターの検査電極の
位置ずれの状態の例を示す説明図である。
【図2】本発明回路基板の検査方法における位置ずれ検
出操作の結果の一例を示す説明図である。
【図3】図2の結果から得られる、変位距離の大きさと
導通不良率との関係を示す説明用曲線図である。
【図4】本発明の他の検査方法を説明するための、回路
基板とテスターの検査電極部との位置ずれの状態の例を
示す説明図である。
【符号の説明】
P1,P2 被検査電極 D1,D2 検
査電極 CP 被検査電極の中心 CD 検査電極
の中心 A,B,C 記号列 10 回路基板 11〜14 面積領域 20 テスター
の検査電極部

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 検査すべき回路基板の被検査電極と、当
    該被検査電極に対応するテスターの検査電極とを電気的
    に接続した状態で、当該テスターにより当該回路基板の
    被検査電極の電気的な状態を検査する方法であって、 テスターの検査電極部に対して保持された回路基板に対
    し、当該回路基板の被検査電極とテスターの検査電極と
    の導通状態を測定する作業を、テスターの検査電極部と
    当該回路基板との相対的な位置関係を少しづつ変えて繰
    り返すことにより、テスターの検査電極部が形成する面
    内の一軸方向と、テスターの検査電極部が形成する面内
    で前記一軸方向とは平行ではない他軸方向について、そ
    れぞれ、高導通状態位置を少なくとも1ケ所とその両側
    において低導通状態となる位置を少なくとも2ケ所検出
    し、これらの情報から、当該検査電極が一軸方向および
    /または他軸方向において当該検査電極部に対して最も
    高い導通状態となるべき目標接続位置を求める第1手続
    きと、 前記第1手続きによって割り出される目標接続位置に検
    査電極が位置されることとなるよう、テスターの検査電
    極部を回路基板と相対的に一軸方向および/または他軸
    方向に移動させる第2手続きと、を含む電極間微小位置
    合わせ操作がなされることを特徴とする回路基板の検査
    方法。
  2. 【請求項2】 検査すべき回路基板の第1の面積領域に
    おける被検査電極について、請求項1に記載の第1手続
    きを実施する第1操作と、 前記第1の面積領域と離間した第2の面積領域における
    被検査電極について、請求項1に記載の第1手続きを実
    施する第2操作と、 前記第1操作および第2操作によって割り出される回路
    基板とテスターの検査電極部との位置ずれ状態が解消さ
    れるよう、テスターの検査電極部を回路基板と相対的に
    一軸方向、他軸方向および/またはテスターの検査電極
    部が形成する面に垂直な方向の回転軸のまわりについて
    移動させる第3操作と、を含む電極間微小位置合わせ操
    作がなされることを特徴とする回路基板の検査方法。
JP4040745A 1992-01-31 1992-01-31 回路基板の検査方法 Expired - Lifetime JP2720688B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4040745A JP2720688B2 (ja) 1992-01-31 1992-01-31 回路基板の検査方法
US08/009,230 US5381104A (en) 1992-01-31 1993-01-26 Method for the inspection of circuit board
DE4302509A DE4302509B4 (de) 1992-01-31 1993-01-29 Verfahren zur Prüfung von Schaltungskarten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4040745A JP2720688B2 (ja) 1992-01-31 1992-01-31 回路基板の検査方法

Publications (2)

Publication Number Publication Date
JPH05218168A JPH05218168A (ja) 1993-08-27
JP2720688B2 true JP2720688B2 (ja) 1998-03-04

Family

ID=12589174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4040745A Expired - Lifetime JP2720688B2 (ja) 1992-01-31 1992-01-31 回路基板の検査方法

Country Status (3)

Country Link
US (1) US5381104A (ja)
JP (1) JP2720688B2 (ja)
DE (1) DE4302509B4 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833402B2 (ja) * 1993-03-02 1998-12-09 ジェイエスアール株式会社 被検査電極板の検査方法
DE4406538A1 (de) 1994-02-28 1995-08-31 Mania Gmbh Leiterplatten-Prüfeinrichtung mit Prüfadapter und Verfahren zum Einstellen desselben
DE4414770A1 (de) * 1994-04-27 1995-11-02 Hubert Driller Testsystem für bestückte und unbestückte Leiterplatten
DE4438316A1 (de) * 1994-05-20 1995-11-23 Luther & Maelzer Gmbh System und Verfahren zum Prüfen der korrekten Position einer Kontaktinseln und Leiterbahnen aufweisenden Leiterplatte in einer Prüfvorrichtung
JPH10508373A (ja) * 1994-05-20 1998-08-18 ルーテル ウント マールツェル ゲーエムベーハー 接触アイランド及び導体路を有する印刷回路基板の検査装置における正しい位置を検査するシステム及び方法
DE29616272U1 (de) * 1996-09-18 1998-01-29 Atg Test Systems Gmbh Adapter zum Prüfen von elektrischen Leiterplatten
DE19703982B4 (de) * 1997-02-03 2004-06-09 Atg Test Systems Gmbh & Co.Kg Verfahren zum Prüfen von Leiterplatten
IT1291643B1 (it) * 1997-04-22 1999-01-19 Circuit Line Spa Metodo di regolazione automatica per l'eliminazione dell'errore di centraggio in fase di test elettrico di circuiti stampati
DE20005123U1 (de) 2000-03-20 2001-08-02 Atg Test Systems Gmbh Vorrichtung zum Prüfen von Leiterplatten
JP2002277502A (ja) * 2001-01-12 2002-09-25 Nidec-Read Corp 基板検査装置及び基板検査方法
DE102009004555A1 (de) 2009-01-14 2010-09-30 Atg Luther & Maelzer Gmbh Verfahren zum Prüfen von Leiterplatten
CN111948567B (zh) * 2019-04-30 2023-04-25 烽火通信科技股份有限公司 一种主板上电前短路检测方法及系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4571542A (en) * 1982-06-30 1986-02-18 Japan Synthetic Rubber Co., Ltd. Method and unit for inspecting printed wiring boards
JPH01184935A (ja) * 1988-01-20 1989-07-24 Toshiba Corp 半導体装置
US4918374A (en) * 1988-10-05 1990-04-17 Applied Precision, Inc. Method and apparatus for inspecting integrated circuit probe cards
JP3038859B2 (ja) * 1989-09-29 2000-05-08 ジェイエスアール株式会社 異方導電性シート
DE4007221A1 (de) * 1990-03-07 1991-09-12 Gao Ges Automation Org Pruefkopf fuer kontaktflaechen von wertkarten mit eingelagertem halbleiterchip
US5065092A (en) * 1990-05-14 1991-11-12 Triple S Engineering, Inc. System for locating probe tips on an integrated circuit probe card and method therefor
US5057772A (en) * 1990-05-29 1991-10-15 Electro Scientific Industries, Inc. Method and system for concurrent electronic component testing and lead verification

Also Published As

Publication number Publication date
JPH05218168A (ja) 1993-08-27
DE4302509B4 (de) 2005-12-22
US5381104A (en) 1995-01-10
DE4302509A1 (en) 1993-08-05

Similar Documents

Publication Publication Date Title
JP2720688B2 (ja) 回路基板の検査方法
US7573281B2 (en) Probe for inspecting one or more semiconductor chips
JP3394620B2 (ja) 探針組立体および検査装置
WO1994029816A1 (en) Integrated circuit probe card inspection system
JP3821171B2 (ja) 検査装置及び検査方法
JP4652699B2 (ja) 基板検査装置、位置調整方法
US7977957B2 (en) Method and apparatus for electrical testing of a unit under test, as well as a method for production of a contact-making apparatus which is used for testing
US5263240A (en) Method of manufacturing printed wiring boards for motors
KR20070076539A (ko) 신호 및 전력 콘택트의 어레이를 갖는 패키지를 구비하는집적회로를 시험하는 테스트 콘택트 시스템
JP2833402B2 (ja) 被検査電極板の検査方法
JPH09107011A (ja) 半導体装置、およびこの半導体装置の位置合わせ方法
JP2000009755A (ja) プリント基板検査用治具基板およびプリント基板検査方法
JPH05235557A (ja) 位置ずれ量測定システム
JPH06216214A (ja) パッケージ試験方法、パッケージ位置合せ方法、プローブ接触状態判別装置及びロウ付け装置
JP3256729B2 (ja) 導通チェッカー
JP4369002B2 (ja) 回路基板検査装置
JPH04355379A (ja) 回路基板検査装置
JP3894670B2 (ja) 検査治具の接続方法
KR20230167644A (ko) 정렬 정밀도가 높은 프로브 카드
JPH07287042A (ja) インサーキット検査方法
JP4261887B2 (ja) 電子部品の位置合わせ方法
JPH07280868A (ja) セラミック基板の配線パターン検査装置と方法
KR20090092935A (ko) 프로브 본딩 방법
JPS6142998A (ja) 高密度多層配線基板の製造方法
JPS6122268A (ja) プリント基板検査機

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971021

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 15