JPH09260443A - 半導体装置及びそのテスト方法 - Google Patents
半導体装置及びそのテスト方法Info
- Publication number
- JPH09260443A JPH09260443A JP8062542A JP6254296A JPH09260443A JP H09260443 A JPH09260443 A JP H09260443A JP 8062542 A JP8062542 A JP 8062542A JP 6254296 A JP6254296 A JP 6254296A JP H09260443 A JPH09260443 A JP H09260443A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- positioning
- pair
- probe
- positioning pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 コンタクトの位置合わせの確認はできるが、
コンタクトの位置がずれた場合、ずれの方向が目視以外
では確認できないという問題がある。 【解決手段】 スクライブライン領域８内の、一の集積
回路形成領域７毎に、一方の位置決めパッドＶ１，Ｖ
２，Ｖ３，Ｖ４に電源電圧が印加されており、他方の位
置決めパッドＧ１，Ｇ２，Ｇ３，Ｇ４が接地されてお
り、所定の間隔を有する位置決めパッド対１〜４が形成
されており、第１の位置決めパッド対１はＸ軸方向に平
行に隣接しており、第２の位置決めパッド対２はＹ軸方
向に平行に隣接しており、第３の位置決めパッド対３は
Ｘ軸方向に対して時計回りに４５°回転した方向に平行
に隣接しており、第４の位置決めパッド対４はＸ軸方向
に対して反時計回りに４５°回転した方向に平行に隣接
している。
コンタクトの位置がずれた場合、ずれの方向が目視以外
では確認できないという問題がある。 【解決手段】 スクライブライン領域８内の、一の集積
回路形成領域７毎に、一方の位置決めパッドＶ１，Ｖ
２，Ｖ３，Ｖ４に電源電圧が印加されており、他方の位
置決めパッドＧ１，Ｇ２，Ｇ３，Ｇ４が接地されてお
り、所定の間隔を有する位置決めパッド対１〜４が形成
されており、第１の位置決めパッド対１はＸ軸方向に平
行に隣接しており、第２の位置決めパッド対２はＹ軸方
向に平行に隣接しており、第３の位置決めパッド対３は
Ｘ軸方向に対して時計回りに４５°回転した方向に平行
に隣接しており、第４の位置決めパッド対４はＸ軸方向
に対して反時計回りに４５°回転した方向に平行に隣接
している。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造途中で
実施されるウエハ状態での、ウエハに形成された集積回
路のテスト工程において、テスタに装着されるプローブ
と集積回路の入出力端子や電源端子となるパッドとのコ
ンタクト位置合わせを行う半導体装置及びそのテスト方
法に関するものである。
実施されるウエハ状態での、ウエハに形成された集積回
路のテスト工程において、テスタに装着されるプローブ
と集積回路の入出力端子や電源端子となるパッドとのコ
ンタクト位置合わせを行う半導体装置及びそのテスト方
法に関するものである。
【０００２】
【従来の技術】ウエハ状態でのウエハに形成された集積
回路の電気的及び機能的なテストを実施する場合、テス
トにて生成した信号の入力や電源を、プローバに装着し
たプローブカードに介して集積回路内部に供給する。そ
して、この集積回路は、テストから供給された入力信号
や電源に対して動作信号を出力し、今度は逆にプローブ
カードを介してその出力信号をテスタへ供給することに
より良否判定を行っていた。
回路の電気的及び機能的なテストを実施する場合、テス
トにて生成した信号の入力や電源を、プローバに装着し
たプローブカードに介して集積回路内部に供給する。そ
して、この集積回路は、テストから供給された入力信号
や電源に対して動作信号を出力し、今度は逆にプローブ
カードを介してその出力信号をテスタへ供給することに
より良否判定を行っていた。
【０００３】したがって、ウエハ状態で集積回路のテス
トを実施する場合、プローブカードとパッドとのコンタ
クト位置にずれが生じていると、入力及び出力信号がテ
スタもしくは集積回路は供給されないため、集積回路の
正確な良否判定を行うことができない。
トを実施する場合、プローブカードとパッドとのコンタ
クト位置にずれが生じていると、入力及び出力信号がテ
スタもしくは集積回路は供給されないため、集積回路の
正確な良否判定を行うことができない。
【０００４】従来のプローブとパッドとの位置決めは、
プローバ装置の画像処理によるアライメント機能の有無
に関係無く、最終的には目視による徴調整を行ってい
た。その結果、多ピン化、狭ピッチ化が進むと目視での
コンタクト位置合わせ及び徴調整が困難になる。
プローバ装置の画像処理によるアライメント機能の有無
に関係無く、最終的には目視による徴調整を行ってい
た。その結果、多ピン化、狭ピッチ化が進むと目視での
コンタクト位置合わせ及び徴調整が困難になる。
【０００５】上記問題点を解決するために、特開平１−
１２９４３２号公報に示されるように、位置決め探針５
１ａ〜５１ｄがＬＳＩチップ５０の４コーナに設けられ
た位置決め端子５２ａ〜５２ｄを示している。この場
合、位置決め探針５１ａ、ＬＳＩ内の配線パターン５３
ａ、位置決め探針５１ｂ、外部配線５４、位置決め探針
５１ｃ、ＬＳＩ内の配線パターン５３ｂ、位置決め探針
５１ｄという閉ループがオープンモニタ５５を介して構
成されている。
１２９４３２号公報に示されるように、位置決め探針５
１ａ〜５１ｄがＬＳＩチップ５０の４コーナに設けられ
た位置決め端子５２ａ〜５２ｄを示している。この場
合、位置決め探針５１ａ、ＬＳＩ内の配線パターン５３
ａ、位置決め探針５１ｂ、外部配線５４、位置決め探針
５１ｃ、ＬＳＩ内の配線パターン５３ｂ、位置決め探針
５１ｄという閉ループがオープンモニタ５５を介して構
成されている。
【０００６】そして、オープンモニタ５５で位置決め探
針５１ａ、５１ｄ間の抵抗値を測定することにより、探
針の位置決めが正確に行われているときは低抵抗値を示
すことになる。また、１本以上が位置決め端子から外れ
ている場合、位置決め探針間の一部がオープン状態にな
り、オープンモニタでの抵抗値は非常に大きい値或は無
限大を示すことになる。
針５１ａ、５１ｄ間の抵抗値を測定することにより、探
針の位置決めが正確に行われているときは低抵抗値を示
すことになる。また、１本以上が位置決め端子から外れ
ている場合、位置決め探針間の一部がオープン状態にな
り、オープンモニタでの抵抗値は非常に大きい値或は無
限大を示すことになる。
【０００７】
【発明が解決しようとする課題】しかしながら、上述の
特開平１−１２９４３２号公報に示される方法では、コ
ンタクトの位置合わせの確認はできるが、コンタクトの
位置がずれた場合、ずれの方向が目視以外では確認でき
ないという問題がある。また、チップ内にコンタクト位
置ずれ確認用パッド等の回路を設ける必要があるため、
チップ面積の増大等の問題が発生する。
特開平１−１２９４３２号公報に示される方法では、コ
ンタクトの位置合わせの確認はできるが、コンタクトの
位置がずれた場合、ずれの方向が目視以外では確認でき
ないという問題がある。また、チップ内にコンタクト位
置ずれ確認用パッド等の回路を設ける必要があるため、
チップ面積の増大等の問題が発生する。
【０００８】また、図１１（ａ）、（ｂ）に示すよう
に、チップ内に２重構造のコンタクト位置決めパッドを
設け、例えば、その２重構造パッドの外周部をｎ分割
し、それぞれのパッド６１ａ〜６１ｅに５種類の抵抗Ｒ
１〜Ｒ５を設け、この抵抗値を検出することにより、正
確なコンタクト位置合わせと、コンタクト位置ずれが発
生した場合、どの方向にずれが生じているかの確認を行
う方法を出願人は提案している（特願平７−２６２９０
３号）。尚、６０は半導体チップ、６２は集積回路内の
電源端子や入出力端子となるパッドを示す。
に、チップ内に２重構造のコンタクト位置決めパッドを
設け、例えば、その２重構造パッドの外周部をｎ分割
し、それぞれのパッド６１ａ〜６１ｅに５種類の抵抗Ｒ
１〜Ｒ５を設け、この抵抗値を検出することにより、正
確なコンタクト位置合わせと、コンタクト位置ずれが発
生した場合、どの方向にずれが生じているかの確認を行
う方法を出願人は提案している（特願平７−２６２９０
３号）。尚、６０は半導体チップ、６２は集積回路内の
電源端子や入出力端子となるパッドを示す。
【０００９】尚、図１１（ａ）は関連技術による半導体
装置の平面図であり、同（ｂ）は図１１（ａ）の一部拡
大図を示す。
装置の平面図であり、同（ｂ）は図１１（ａ）の一部拡
大図を示す。
【００１０】しかしながら、この方法では、ずれの方向
はわかるが、２重構造のコンタクト位置決めパッドそれ
ぞれに設けられている抵抗の抵抗値が、ウエハ特性及び
ウエハ製造時の問題により、目標抵抗値と実抵抗値とは
異なる可能性があるため、場合によっては、正確にコン
タクト位置ずれの方向が検出できなくなる恐れがある。
はわかるが、２重構造のコンタクト位置決めパッドそれ
ぞれに設けられている抵抗の抵抗値が、ウエハ特性及び
ウエハ製造時の問題により、目標抵抗値と実抵抗値とは
異なる可能性があるため、場合によっては、正確にコン
タクト位置ずれの方向が検出できなくなる恐れがある。
【００１１】本発明は、コンタクト位置合わせが正しく
されているか否かの確認と、コンタクト位置ずれが生じ
た場合に、各端子のパッドからプローブがはみ出る前
に、どの方向にどれだけずれているかを容易に認識する
手段を提供することを目的とするものである。
されているか否かの確認と、コンタクト位置ずれが生じ
た場合に、各端子のパッドからプローブがはみ出る前
に、どの方向にどれだけずれているかを容易に認識する
手段を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】請求項１記載の本発明の
半導体装置は、複数の集積回路が形成された半導体ウエ
ハからなる半導体装置において、上記半導体ウエハの所
定の領域に、一方のパッドに電源電圧が印加されてお
り、他方のパッドが接地されており、所定の間隔を有す
るパッド対が少なくとも４組形成されており、第１の上
記パッド対のパッド同士はＸ軸方向に平行に隣接してお
り、第２の上記パッド対のパッド同士はＹ軸方向に平行
に隣接しており、第３の上記パッド対のパッド同士はＸ
軸方向に対して時計回りに４５°回転した方向に平行に
隣接しており、第４の上記パッド対のパッド同士はＸ軸
方向に対して反時計回りに４５°回転した方向に平行に
隣接していることを特徴とするものである。
半導体装置は、複数の集積回路が形成された半導体ウエ
ハからなる半導体装置において、上記半導体ウエハの所
定の領域に、一方のパッドに電源電圧が印加されてお
り、他方のパッドが接地されており、所定の間隔を有す
るパッド対が少なくとも４組形成されており、第１の上
記パッド対のパッド同士はＸ軸方向に平行に隣接してお
り、第２の上記パッド対のパッド同士はＹ軸方向に平行
に隣接しており、第３の上記パッド対のパッド同士はＸ
軸方向に対して時計回りに４５°回転した方向に平行に
隣接しており、第４の上記パッド対のパッド同士はＸ軸
方向に対して反時計回りに４５°回転した方向に平行に
隣接していることを特徴とするものである。
【００１３】また、請求項２記載の本発明の半導体装置
は、上記第１のパッド対、第２のパッド対、第３のパッ
ド対及び第４のパッド対が、上記半導体ウエハのスクラ
イブライン領域内の、一の上記集積回路毎、又は複数の
上記集積回路が形成された所定の領域毎に形成されてい
ることを特徴とする、請求項１記載の半導体装置であ
る。
は、上記第１のパッド対、第２のパッド対、第３のパッ
ド対及び第４のパッド対が、上記半導体ウエハのスクラ
イブライン領域内の、一の上記集積回路毎、又は複数の
上記集積回路が形成された所定の領域毎に形成されてい
ることを特徴とする、請求項１記載の半導体装置であ
る。
【００１４】更に、請求項３記載の本発明の半導体装置
のテスト方法は、請求項１又は請求項２記載の半導体装
置におけるテスト方法であって、上記第１のパッド対、
第２のパッド対、第３のパッド対及び第４のパッド対と
上記集積回路の所定のパッドとに同時にプローブをコン
タクトさせ、上記第１のパッド対、第２のパッド対、第
３のパッド対及び第４のパッド対における電圧状態の検
出出力に基づいて、上記プローブの上記集積回路内のパ
ッドに対する位置ずれの方向を判断して、上記プローブ
と上記集積回路内のパッドとの位置合わせを行った後、
上記プローブを用いた所定のテストを行うことを特徴と
するものである。
のテスト方法は、請求項１又は請求項２記載の半導体装
置におけるテスト方法であって、上記第１のパッド対、
第２のパッド対、第３のパッド対及び第４のパッド対と
上記集積回路の所定のパッドとに同時にプローブをコン
タクトさせ、上記第１のパッド対、第２のパッド対、第
３のパッド対及び第４のパッド対における電圧状態の検
出出力に基づいて、上記プローブの上記集積回路内のパ
ッドに対する位置ずれの方向を判断して、上記プローブ
と上記集積回路内のパッドとの位置合わせを行った後、
上記プローブを用いた所定のテストを行うことを特徴と
するものである。
【００１５】
【発明の実施の形態】以下、発明の一実施の形態に基づ
いて本発明について詳細に説明する。
いて本発明について詳細に説明する。
【００１６】図１（ａ）は本発明の一実施の形態の半導
体装置のコンタクト位置決め用パッドの配置を示す図、
同（ｂ）は図１（ａ）のプローブをコンタクトした状態
での一部拡大図、図２は図１の半導体装置において、プ
ローブがコンタクト位置決め用パッド（以下、「位置決
めパッド」と略す。）及び集積回路内の電源端子や入出
力端子となるパッド（以下、「集積回路内パッド」と略
す。）に対して、位置ずれの無いコンタクト状態を示す
図、図３は図１の半導体装置において、プローブが位置
決めパッド及び集積回路内パッドに対して、上方向への
位置ずれが生じた場合のコンタクト状態を示す図、図４
は図１の半導体装置において、プローブが位置決めパッ
ド及び集積回路内パッドに対して、下方向への位置ずれ
が生じた場合のコンタクト状態を示す図、図５は図１の
半導体装置において、プローブが位置決めパッド及び集
積回路内パッドに対して、左斜め上方向への位置ずれが
生じた場合のコンタクト状態を示す図、図６は図１の半
導体装置において、プローブが位置決めパッド及び集積
回路内パッドに対して、右斜め下方向へのずれが生じた
場合のコンタクト状態を示す図、図７は図１の半導体装
置において、プローブが位置決めパッド及び集積回路内
パッドに対して、左回転方向（＋θ）への位置ずれが生
じた場合のコンタクト状態を示す図である。
体装置のコンタクト位置決め用パッドの配置を示す図、
同（ｂ）は図１（ａ）のプローブをコンタクトした状態
での一部拡大図、図２は図１の半導体装置において、プ
ローブがコンタクト位置決め用パッド（以下、「位置決
めパッド」と略す。）及び集積回路内の電源端子や入出
力端子となるパッド（以下、「集積回路内パッド」と略
す。）に対して、位置ずれの無いコンタクト状態を示す
図、図３は図１の半導体装置において、プローブが位置
決めパッド及び集積回路内パッドに対して、上方向への
位置ずれが生じた場合のコンタクト状態を示す図、図４
は図１の半導体装置において、プローブが位置決めパッ
ド及び集積回路内パッドに対して、下方向への位置ずれ
が生じた場合のコンタクト状態を示す図、図５は図１の
半導体装置において、プローブが位置決めパッド及び集
積回路内パッドに対して、左斜め上方向への位置ずれが
生じた場合のコンタクト状態を示す図、図６は図１の半
導体装置において、プローブが位置決めパッド及び集積
回路内パッドに対して、右斜め下方向へのずれが生じた
場合のコンタクト状態を示す図、図７は図１の半導体装
置において、プローブが位置決めパッド及び集積回路内
パッドに対して、左回転方向（＋θ）への位置ずれが生
じた場合のコンタクト状態を示す図である。
【００１７】以下、図１を用いて、本発明の一実施の形
態の複数の集積回路が形成された半導体ウエハからなる
半導体装置に設けられた位置決めパッドについて説明す
る。
態の複数の集積回路が形成された半導体ウエハからなる
半導体装置に設けられた位置決めパッドについて説明す
る。
【００１８】図１（ｂ）に示すように、長方形の位置決
めパッドＶ１，Ｖ２，Ｖ３，Ｖ４は電源に接続されてお
り、パッドＧ１、Ｇ２、Ｇ３、Ｇ４は接地されている。
そして、位置決めパッドＶ１と位置決めパッドＧ１とが
所定の間隔を有して隣接してなる第１の位置決めパッド
対（以下、「第１の位置決めパッド対」と略す。）１、
位置決めパッドＶ２と位置決めパッドＧ２とが所定の間
隔を有して隣接してなる第２位置決めパッド対（以下、
「第２の位置決めパッド対」と略す。）２、位置決めパ
ッドＶ３と位置決めパッドＧ３とが所定の間隔を有して
隣接してなる第３位置決めパッド対（以下、「第３の位
置決めパッド対」と略す。）３、位置決めパッドＶ４と
位置決めパッドＧ４とが所定の間隔を有して隣接してな
る第４位置決めパッド対（以下、「第４の位置決めパッ
ド対」と略す。）４がそれぞれ、図１（ａ）に示すよう
にスクライブライン領域８上の集積回路領域７の４隅に
配置されている。
めパッドＶ１，Ｖ２，Ｖ３，Ｖ４は電源に接続されてお
り、パッドＧ１、Ｇ２、Ｇ３、Ｇ４は接地されている。
そして、位置決めパッドＶ１と位置決めパッドＧ１とが
所定の間隔を有して隣接してなる第１の位置決めパッド
対（以下、「第１の位置決めパッド対」と略す。）１、
位置決めパッドＶ２と位置決めパッドＧ２とが所定の間
隔を有して隣接してなる第２位置決めパッド対（以下、
「第２の位置決めパッド対」と略す。）２、位置決めパ
ッドＶ３と位置決めパッドＧ３とが所定の間隔を有して
隣接してなる第３位置決めパッド対（以下、「第３の位
置決めパッド対」と略す。）３、位置決めパッドＶ４と
位置決めパッドＧ４とが所定の間隔を有して隣接してな
る第４位置決めパッド対（以下、「第４の位置決めパッ
ド対」と略す。）４がそれぞれ、図１（ａ）に示すよう
にスクライブライン領域８上の集積回路領域７の４隅に
配置されている。
【００１９】また、図１（ａ）に示すように、第１の位
置決めパッド対１はＸ軸方向に平行に、第２の位置決め
パッド対２はＹ軸方向に平行に、第３の位置決めパッド
対３はＸ軸方向に対して時計回りに４５°回転した方向
に平行に、第４の位置決めパッド対４はＸ軸方向に対し
て反時計回りに４５°回転した方向に平行に配置されて
いる。
置決めパッド対１はＸ軸方向に平行に、第２の位置決め
パッド対２はＹ軸方向に平行に、第３の位置決めパッド
対３はＸ軸方向に対して時計回りに４５°回転した方向
に平行に、第４の位置決めパッド対４はＸ軸方向に対し
て反時計回りに４５°回転した方向に平行に配置されて
いる。
【００２０】尚、位置決めパッドＶｎ、Ｇｎの形状は長
方形に限定されない。また、位置決めパッドＶｎには同
一電源又はそれぞれ異なる電源と接続してもよい。
方形に限定されない。また、位置決めパッドＶｎには同
一電源又はそれぞれ異なる電源と接続してもよい。
【００２１】更に、図１（ｂ）に示すように、位置決め
パッドＶｎと位置決めパッドＧｎとの間隔ｄｎ（ｎ＝１
〜４）が、位置決めパッドＶｎ、Ｇｎとコンタクトする
プローブ５ｂの先端径と等しければ、コンタクト位置ず
れ検出を高精度で行えるが、プローブ５ｂの先端径のバ
ラツキを考慮しなければならず、プローブカードの作製
が困難である。また、間隔ｄｎがプローブ５ｂの先端径
の３倍以上である場合はコンタクトがプローブ５ｂの１
本分ずれた場合でもコンタクト位置ずれが検出不可能と
なり、精度は悪くなる。また、位置決めパッドＶｎ、Ｇ
ｎの長さＬ、パッドの幅Ｗはコンタクト位置ずれの大き
さに関係しており、大きいほどコンタクト位置ずれの大
きさに対して余裕度がある。このような理由から、位置
決めパッドＶｎ、Ｇｎ間の間隔ｄｎ、位置決めパッドＶ
ｎ、Ｇｎの長さＬ、位置決めパッドＶｎ、Ｇｎの幅Ｗは
プローブ５ｂの先端径及びコンタクト位置ずれを検出し
たときに集積回路内パッド６から集積回路内パッド６と
コンタクトするプローブ５ａが外れないことを考慮し、
必要とするコンタクト位置ずれ検出精度に応じて適宜設
定する。
パッドＶｎと位置決めパッドＧｎとの間隔ｄｎ（ｎ＝１
〜４）が、位置決めパッドＶｎ、Ｇｎとコンタクトする
プローブ５ｂの先端径と等しければ、コンタクト位置ず
れ検出を高精度で行えるが、プローブ５ｂの先端径のバ
ラツキを考慮しなければならず、プローブカードの作製
が困難である。また、間隔ｄｎがプローブ５ｂの先端径
の３倍以上である場合はコンタクトがプローブ５ｂの１
本分ずれた場合でもコンタクト位置ずれが検出不可能と
なり、精度は悪くなる。また、位置決めパッドＶｎ、Ｇ
ｎの長さＬ、パッドの幅Ｗはコンタクト位置ずれの大き
さに関係しており、大きいほどコンタクト位置ずれの大
きさに対して余裕度がある。このような理由から、位置
決めパッドＶｎ、Ｇｎ間の間隔ｄｎ、位置決めパッドＶ
ｎ、Ｇｎの長さＬ、位置決めパッドＶｎ、Ｇｎの幅Ｗは
プローブ５ｂの先端径及びコンタクト位置ずれを検出し
たときに集積回路内パッド６から集積回路内パッド６と
コンタクトするプローブ５ａが外れないことを考慮し、
必要とするコンタクト位置ずれ検出精度に応じて適宜設
定する。
【００２２】次に、図２〜図７を用いて、プローブ５ａ
が集積回路内パッド６に対してしてどのように位置ずれ
した場合に、プローブ５ｂが第１の位置決めパッド対
１、第２の位置決めパッド対２、第３の位置決めパッド
対及び、第４の位置決めパッド対４に対してどのような
位置にコンタクトしているかについて説明する。
が集積回路内パッド６に対してしてどのように位置ずれ
した場合に、プローブ５ｂが第１の位置決めパッド対
１、第２の位置決めパッド対２、第３の位置決めパッド
対及び、第４の位置決めパッド対４に対してどのような
位置にコンタクトしているかについて説明する。
【００２３】尚、説明のため、位置ずれのない場合のプ
ローブ５ａの集積回路内パッド６に対するコンタクト位
置をＸＹ座標の原点とする。このとき、プローブ５ｂは
位置決めパッドＶ１、Ｖ２、Ｖ３、Ｖ４、Ｇ１、Ｇ２、
Ｇ３、Ｇ４のいずれにもコンタクトしないため、すべて
のプローブ５ｂに検出される電位はオープンとなる。
ローブ５ａの集積回路内パッド６に対するコンタクト位
置をＸＹ座標の原点とする。このとき、プローブ５ｂは
位置決めパッドＶ１、Ｖ２、Ｖ３、Ｖ４、Ｇ１、Ｇ２、
Ｇ３、Ｇ４のいずれにもコンタクトしないため、すべて
のプローブ５ｂに検出される電位はオープンとなる。
【００２４】次に、プローブ５ａの集積回路内パッド６
に対するコンタクト位置が、集積回路内パッド６の中心
から上方向（＋Ｙ）にずれた場合について説明する。図
３に示すように、この場合のプローブ５ａの集積回路内
パッド６に対するコンタクト位置は、ＸＹ座標における
Ｙ軸上正方向に位置する。このとき検出されるプローブ
５ｂの電位は第１の位置決めパッド対１においてはオー
プン、第２の位置決めパッド対２においては接地電位、
第３の位置決めパッド対３においては電源電位、第４の
位置決めパッド対４においては電源電位となる。
に対するコンタクト位置が、集積回路内パッド６の中心
から上方向（＋Ｙ）にずれた場合について説明する。図
３に示すように、この場合のプローブ５ａの集積回路内
パッド６に対するコンタクト位置は、ＸＹ座標における
Ｙ軸上正方向に位置する。このとき検出されるプローブ
５ｂの電位は第１の位置決めパッド対１においてはオー
プン、第２の位置決めパッド対２においては接地電位、
第３の位置決めパッド対３においては電源電位、第４の
位置決めパッド対４においては電源電位となる。
【００２５】次に、プローブ５ａの集積回路内パッド６
に対するコンタクト位置が、集積回路内パッド６の中心
から下方向（−Ｙ）にずれた場合について説明する。図
４に示すように、この場合のプローブ５ａの集積回路内
パッド６に対するコンタクト位置は、ＸＹ座標における
Ｙ軸上負方向に位置する。このとき検出されるプローブ
５ｂの電位は、第１の位置決めパッド対１においてはオ
ープン、第２の位置決めパッド対２においては電源電
位、第３の位置決めパッド対３及び第４の位置決めパッ
ド対４においては接地電位となる。
に対するコンタクト位置が、集積回路内パッド６の中心
から下方向（−Ｙ）にずれた場合について説明する。図
４に示すように、この場合のプローブ５ａの集積回路内
パッド６に対するコンタクト位置は、ＸＹ座標における
Ｙ軸上負方向に位置する。このとき検出されるプローブ
５ｂの電位は、第１の位置決めパッド対１においてはオ
ープン、第２の位置決めパッド対２においては電源電
位、第３の位置決めパッド対３及び第４の位置決めパッ
ド対４においては接地電位となる。
【００２６】次に、プローブ５ａの集積回路内パッド６
に対するコンタクト位置が、集積回路内パッド６の中心
から左斜め上方向にずれた場合について説明する。図５
に示すように、この場合のプローブ５ａの集積回路内パ
ッド６に対するコンタクト位置は、ＸＹ座標における第
２象限に位置する。このとき検出されるプローブ５ｂの
電位は、第１の位置決めパッド対１においては電源電
位、第２の位置決めパッド対２においては接地電位、第
３の位置決めパッド対３においては電源電位、第４の位
置決めパッド対４においてはオープンとなる。
に対するコンタクト位置が、集積回路内パッド６の中心
から左斜め上方向にずれた場合について説明する。図５
に示すように、この場合のプローブ５ａの集積回路内パ
ッド６に対するコンタクト位置は、ＸＹ座標における第
２象限に位置する。このとき検出されるプローブ５ｂの
電位は、第１の位置決めパッド対１においては電源電
位、第２の位置決めパッド対２においては接地電位、第
３の位置決めパッド対３においては電源電位、第４の位
置決めパッド対４においてはオープンとなる。
【００２７】次に、プローブ５ａの集積回路内パッド６
に対するコンタクト位置が、集積回路内パッド６の中心
から右斜め下方向にずれた場合について説明する。図６
に示すように、この場合のプローブ５ａの集積回路内パ
ッド６に対するコンタクト位置は、ＸＹ座標における第
４象限に位置する。このとき検出されるプローブ５ｂ電
位は、第１の位置決めパッド対１においては接地電位、
第２の位置決めパッド対２においては電源電位、第３の
位置決めパッド対３においては接地電位、第４の位置決
めパッド対４においてはオープンとなる。
に対するコンタクト位置が、集積回路内パッド６の中心
から右斜め下方向にずれた場合について説明する。図６
に示すように、この場合のプローブ５ａの集積回路内パ
ッド６に対するコンタクト位置は、ＸＹ座標における第
４象限に位置する。このとき検出されるプローブ５ｂ電
位は、第１の位置決めパッド対１においては接地電位、
第２の位置決めパッド対２においては電源電位、第３の
位置決めパッド対３においては接地電位、第４の位置決
めパッド対４においてはオープンとなる。
【００２８】次に、プローブ５ａの集積回路内パッド６
に対するコンタクト位置が、左回転方向（＋θ）にずれ
た場合について説明する。図７に示すように、この場
合、プローブ５ａの集積回路内パッド６に対するコンタ
クト位置はＸＹ座標における第３象限、第１の位置決め
パッド対１はＸＹ座標における第４象限、第２の位置決
めパッド対２はＸＹ座標における第１象限、第３の位置
決めパッド対３はＸＹ座標における第３象限、第４の位
置決めパッド対４はＸＹ座標における第２象限に位置す
るとすると、このとき検出されるプローブ５ｂの電位
は、第１の位置決めパッド対１及び第２の位置決めパッ
ド対２は接地電位、第３の位置決めパッド対３及び第４
の位置決めパッド対４はオープンとなる。
に対するコンタクト位置が、左回転方向（＋θ）にずれ
た場合について説明する。図７に示すように、この場
合、プローブ５ａの集積回路内パッド６に対するコンタ
クト位置はＸＹ座標における第３象限、第１の位置決め
パッド対１はＸＹ座標における第４象限、第２の位置決
めパッド対２はＸＹ座標における第１象限、第３の位置
決めパッド対３はＸＹ座標における第３象限、第４の位
置決めパッド対４はＸＹ座標における第２象限に位置す
るとすると、このとき検出されるプローブ５ｂの電位
は、第１の位置決めパッド対１及び第２の位置決めパッ
ド対２は接地電位、第３の位置決めパッド対３及び第４
の位置決めパッド対４はオープンとなる。
【００２９】また、右方向、左方向、左斜め下方向、右
斜め上方向、右回転方向にずれた場合も同様にしてコン
タクト位置ずれを検出する。すべてのコンタクト位置ず
れについての各プローブ５ｂに検出される電位を表１に
示す。
斜め上方向、右回転方向にずれた場合も同様にしてコン
タクト位置ずれを検出する。すべてのコンタクト位置ず
れについての各プローブ５ｂに検出される電位を表１に
示す。
【００３０】
【表１】
【００３１】このように、コンタクト位置ずれ方向によ
って検出される電位の組み合わせがすべて異なるため、
コンタクト位置ずれ及びずれ方向を検出することが可能
となる。
って検出される電位の組み合わせがすべて異なるため、
コンタクト位置ずれ及びずれ方向を検出することが可能
となる。
【００３２】そして、第１の位置決めパッド対１、第２
の位置決めパッド対２、第３の位置決めパッド対３、第
４の位置決めパッド対４にプローブ５ｂをコンタクトさ
せ、電源及び接地に対する導通チェックを行うことによ
り、プローブ５ａの集積回路内パッド６に対するコンタ
クト位置を検出する。
の位置決めパッド対２、第３の位置決めパッド対３、第
４の位置決めパッド対４にプローブ５ｂをコンタクトさ
せ、電源及び接地に対する導通チェックを行うことによ
り、プローブ５ａの集積回路内パッド６に対するコンタ
クト位置を検出する。
【００３３】以下、本発明のプローブ５ａと集積回路内
パッド５ａとの位置決め工程を示す図８を用いて、本発
明の半導体装置を用いたウエハ状態での集積回路の電気
的テスト及び機能的テストを行う際の、プローブ５ａと
集積回路内パッド６との位置合わせ方法について説明す
る。
パッド５ａとの位置決め工程を示す図８を用いて、本発
明の半導体装置を用いたウエハ状態での集積回路の電気
的テスト及び機能的テストを行う際の、プローブ５ａと
集積回路内パッド６との位置合わせ方法について説明す
る。
【００３４】尚、テスタで集積回路の各種の電気的特性
を試験する場合には、テスタに装着されるプローブカー
ドにおいて、通常の入出力端子や、電源端子となる集積
回路内パッド６に接触すべきプローブ５ａとは別に、位
置決めパッド対１〜４に対応したプローブ５ｂを設けて
おく。そして、初期状態で、プローブ５ａ、５ｂと位置
決めパッド対１〜４及び集積回路内パッド６とのコンタ
クトずれがないようにプローブ５ａ、５ｂを設定してお
く。
を試験する場合には、テスタに装着されるプローブカー
ドにおいて、通常の入出力端子や、電源端子となる集積
回路内パッド６に接触すべきプローブ５ａとは別に、位
置決めパッド対１〜４に対応したプローブ５ｂを設けて
おく。そして、初期状態で、プローブ５ａ、５ｂと位置
決めパッド対１〜４及び集積回路内パッド６とのコンタ
クトずれがないようにプローブ５ａ、５ｂを設定してお
く。
【００３５】次に、プローブ５ａ、５ｂと位置決めパッ
ド対１〜４及び集積回路内パッド６とコンタクトさせ、
位置決めパッド対１〜４におけるプローブ５ｂの状態確
認し、ずれがない場合すなわち４隅の位置決めパッド対
１〜４におけるプローブ５ｂが全てオープン状態である
場合は、通常のプローブ５ａによる集積回路の各種電気
的特性等のテストフローに移る。
ド対１〜４及び集積回路内パッド６とコンタクトさせ、
位置決めパッド対１〜４におけるプローブ５ｂの状態確
認し、ずれがない場合すなわち４隅の位置決めパッド対
１〜４におけるプローブ５ｂが全てオープン状態である
場合は、通常のプローブ５ａによる集積回路の各種電気
的特性等のテストフローに移る。
【００３６】また、ずれが発生し、いずれかの位置決め
パッド対１〜４におけるプローブ５ｂが電源もしくは接
地レベルであれば、どの位置決めパッド対１〜４におけ
るプローブ５ｂが電源又は接地レベルであるかを判断
し、表１に基づいて、どの方向にずれているかを判定す
る。
パッド対１〜４におけるプローブ５ｂが電源もしくは接
地レベルであれば、どの位置決めパッド対１〜４におけ
るプローブ５ｂが電源又は接地レベルであるかを判断
し、表１に基づいて、どの方向にずれているかを判定す
る。
【００３７】その後、プローブ５ａ、５ｂのずれを補正
し、再び、位置決めパッド対１〜４の電位状態確認す
る。そして、ずれがなくなるまで、上記工程を繰り返
し、プローブ５ａ、５ｂのずれを修正する。
し、再び、位置決めパッド対１〜４の電位状態確認す
る。そして、ずれがなくなるまで、上記工程を繰り返
し、プローブ５ａ、５ｂのずれを修正する。
【００３８】尚、上記位置決め工程において、コンタク
ト位置ずれが検出された場合、コンタクト位置補正機能
をもったプローブ５ａであれば、プローブ５ｂと位置決
めパッド対１〜４との、コンタクト状態を検出し、位置
ずれの補正を行うことにより、正確なコンタクトの位置
での電気的特性等の集積回路のテストが可能となる。
ト位置ずれが検出された場合、コンタクト位置補正機能
をもったプローブ５ａであれば、プローブ５ｂと位置決
めパッド対１〜４との、コンタクト状態を検出し、位置
ずれの補正を行うことにより、正確なコンタクトの位置
での電気的特性等の集積回路のテストが可能となる。
【００３９】以上、本実施の形態においては、集積回路
領域のサイズ縮小のため、位置決めパッド対１〜４はス
クライブライン領域８上に形成したが、図９に示すよう
に、集積回路形成領域７内の例えば４隅に位置決めパッ
ド対１〜４を形成しても、位置ずれの方向の検出は可能
である。
領域のサイズ縮小のため、位置決めパッド対１〜４はス
クライブライン領域８上に形成したが、図９に示すよう
に、集積回路形成領域７内の例えば４隅に位置決めパッ
ド対１〜４を形成しても、位置ずれの方向の検出は可能
である。
【００４０】
【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、ウエハ製造時の特性バラツキの影響
を受けることなく、プローブと集積回路内の電源端子や
入出力端子となるパッドとのコンタクト位置ずれ方向を
容易に検出でき、半導体ウエハに搭載させた集積回路内
の入出力端子又は電源、接地のパッドからプローブがは
み出す前にコンタクト位置ずれを検出しながら徴調整を
行うことできるので、ウエハに搭載された集積回路を破
壊することはなく、正確な位置合わせができ、ウエハテ
スト時におけるコンタクト位置ずれ不良を防ぐことがで
きる。
用いることにより、ウエハ製造時の特性バラツキの影響
を受けることなく、プローブと集積回路内の電源端子や
入出力端子となるパッドとのコンタクト位置ずれ方向を
容易に検出でき、半導体ウエハに搭載させた集積回路内
の入出力端子又は電源、接地のパッドからプローブがは
み出す前にコンタクト位置ずれを検出しながら徴調整を
行うことできるので、ウエハに搭載された集積回路を破
壊することはなく、正確な位置合わせができ、ウエハテ
スト時におけるコンタクト位置ずれ不良を防ぐことがで
きる。
【００４１】また、集積回路形成領域の外部のスクライ
ブライン上に電源又は接地に接続した位置決めパッド対
を設けることにより、チップ面積を増大させることはな
い。
ブライン上に電源又は接地に接続した位置決めパッド対
を設けることにより、チップ面積を増大させることはな
い。
【図１】（ａ）は本発明の一実施の形態の半導体装置の
コンタクト位置決め用パッドの配置を示す図であり、
（ｂ）は（ａ）におけるプローブをコンタクトした状態
での一部拡大図である。
コンタクト位置決め用パッドの配置を示す図であり、
（ｂ）は（ａ）におけるプローブをコンタクトした状態
での一部拡大図である。
【図２】図１の半導体装置において、プローブがコンタ
クト位置決め用パッド及び集積回路内の電源端子や入出
力端子となるパッドに対して、位置ずれの無いコンタク
状態を示す図である。
クト位置決め用パッド及び集積回路内の電源端子や入出
力端子となるパッドに対して、位置ずれの無いコンタク
状態を示す図である。
【図３】図１の半導体装置において、プローブがコンタ
クト位置決め用パッド及び集積回路内の電源端子や入出
力端子となるパッドに対して、上方向への位置ずれが生
じた場合のコンタクト状態を示す図である。
クト位置決め用パッド及び集積回路内の電源端子や入出
力端子となるパッドに対して、上方向への位置ずれが生
じた場合のコンタクト状態を示す図である。
【図４】図１の半導体装置において、プローブがコンタ
クト位置決め用パッド及び集積回路内の電源端子や入出
力端子となるパッドに対して、下方向への位置ずれが生
じた場合のコンタクト状態を示す図である。
クト位置決め用パッド及び集積回路内の電源端子や入出
力端子となるパッドに対して、下方向への位置ずれが生
じた場合のコンタクト状態を示す図である。
【図５】図１の半導体装置において、プローブがコンタ
クト位置決め用パッド及び集積回路内の電源端子や入出
力端子となるパッドに対して、左斜め上方向への位置ず
れが生じた場合のコンタクト状態を示す図である。
クト位置決め用パッド及び集積回路内の電源端子や入出
力端子となるパッドに対して、左斜め上方向への位置ず
れが生じた場合のコンタクト状態を示す図である。
【図６】図１の半導体装置において、プローブがコンタ
クト位置決め用パッド及び集積回路内の電源端子や入出
力端子となるパッドに対して、右斜め下方向への位置ず
れが生じた場合のコンタクト状態を示す図である。
クト位置決め用パッド及び集積回路内の電源端子や入出
力端子となるパッドに対して、右斜め下方向への位置ず
れが生じた場合のコンタクト状態を示す図である。
【図７】図１の半導体装置において、プローブがコンタ
クト位置決め用パッド及び集積回路内の電源端子や入出
力端子となるパッドに対して、左回転方向への位置ずれ
が生じた場合のコンタクト状態を示す図である。
クト位置決め用パッド及び集積回路内の電源端子や入出
力端子となるパッドに対して、左回転方向への位置ずれ
が生じた場合のコンタクト状態を示す図である。
【図８】本発明のプローブとパッドとの位置決め工程を
示す図である。
示す図である。
【図９】本発明の他の実施の形態の半導体装置の平面図
である。
である。
【図１０】第１の従来の半導体装置の平面図である。
【図１１】（ａ）は関連技術における半導体装置の平面
図であり、（ｂ）は同（ａ）の一部拡大図である。
図であり、（ｂ）は同（ａ）の一部拡大図である。
１ 第１の位置決めパッド対 ２ 第２の位置決めパッド対 ３ 第３の位置決めパッド対 ４ 第４の位置決めパッド対 ５ａ、５ｂ プローブ ６ 集積回路内のパッド ７ 集積回路形成領域 ８ スクライブライン領域 Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｇ１、Ｇ２、Ｇ３、Ｇ４ 位
置決めパッド
置決めパッド
Claims (3)
- 【請求項１】 複数の集積回路が形成された半導体ウエ
ハからなる半導体装置において、 上記半導体ウエハの所定の領域に、一方のパッドに電源
電圧が印加されており、他方のパッドが接地されてお
り、所定の間隔を有するパッド対が少なくとも４組形成
されており、 第１の上記パッド対のパッド同士はＸ軸方向に平行に隣
接しており、 第２の上記パッド対のパッド同士はＹ軸方向に平行に隣
接しており、 第３の上記パッド対のパッド同士はＸ軸方向に対して時
計回りに４５°回転した方向に平行に隣接しており、 第４の上記パッド対のパッド同士はＸ軸方向に対して反
時計回りに４５°回転した方向に平行に隣接しているこ
とを特徴とする半導体装置。 - 【請求項２】 上記第１のパッド対、第２のパッド対、
第３のパッド対及び第４のパッド対が、上記半導体ウエ
ハのスクライブライン領域内の、一の上記集積回路毎、
又は複数の上記集積回路が形成された所定の領域毎に形
成されていることを特徴とする、請求項１記載の半導体
装置。 - 【請求項３】 請求項１又は請求項２記載の半導体装置
におけるテスト方法であって、 上記第１のパッド対、第２のパッド対、第３のパッド対
及び第４のパッド対と上記集積回路の所定のパッドとに
同時にプローブをコンタクトさせ、上記第１のパッド
対、第２のパッド対、第３のパッド対及び第４のパッド
対における電圧状態の検出出力に基づいて、上記プロー
ブの上記集積回路内のパッドに対する位置ずれの方向を
判断して、上記プローブと上記集積回路内のパッドとの
位置合わせを行った後、上記プローブを用いた所定のテ
ストを行うことを特徴とする、請求項１又は請求項２記
載の半導体装置のテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8062542A JPH09260443A (ja) | 1996-03-19 | 1996-03-19 | 半導体装置及びそのテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8062542A JPH09260443A (ja) | 1996-03-19 | 1996-03-19 | 半導体装置及びそのテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09260443A true JPH09260443A (ja) | 1997-10-03 |
Family
ID=13203231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8062542A Pending JPH09260443A (ja) | 1996-03-19 | 1996-03-19 | 半導体装置及びそのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09260443A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066561A (ja) * | 2004-08-26 | 2006-03-09 | Nec Electronics Corp | 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法 |
| US8404496B2 (en) | 1999-11-11 | 2013-03-26 | Fujitsu Semiconductor Limited | Method of testing a semiconductor device and suctioning a semiconductor device in the wafer state |
| CN106093750A (zh) * | 2016-06-17 | 2016-11-09 | 深圳市燕麦科技股份有限公司 | 用于电路板测试的转接电路板和转接装置 |
| CN112449721A (zh) * | 2018-05-15 | 2021-03-05 | 深圳市柔宇科技股份有限公司 | 衬垫、覆晶薄膜及柔性装置 |
-
1996
- 1996-03-19 JP JP8062542A patent/JPH09260443A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8404496B2 (en) | 1999-11-11 | 2013-03-26 | Fujitsu Semiconductor Limited | Method of testing a semiconductor device and suctioning a semiconductor device in the wafer state |
| US8759119B2 (en) | 1999-11-11 | 2014-06-24 | Fujitsu Semiconductor Limited | Method of testing a semiconductor device and suctioning a semiconductor device in the wafer state |
| JP2006066561A (ja) * | 2004-08-26 | 2006-03-09 | Nec Electronics Corp | 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法 |
| JP4519571B2 (ja) * | 2004-08-26 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法 |
| CN106093750A (zh) * | 2016-06-17 | 2016-11-09 | 深圳市燕麦科技股份有限公司 | 用于电路板测试的转接电路板和转接装置 |
| CN112449721A (zh) * | 2018-05-15 | 2021-03-05 | 深圳市柔宇科技股份有限公司 | 衬垫、覆晶薄膜及柔性装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3910406B2 (ja) | 半導体装置の検査方法 | |
| US6548827B2 (en) | Semiconductor apparatus with misalignment mounting detection | |
| JP2005333128A (ja) | プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター | |
| JP2000164620A (ja) | 半導体集積回路装置及び半導体集積回路装置の組立方法 | |
| KR100933413B1 (ko) | 반도체 집적 회로 | |
| JP2008071999A (ja) | 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法 | |
| US8624619B2 (en) | Semiconductor device and method of performing electrical test on same | |
| KR910007510B1 (ko) | 반도체장치 | |
| JPH09107011A (ja) | 半導体装置、およびこの半導体装置の位置合わせ方法 | |
| JPH06168991A (ja) | マルチプロービング半導体検査方法 | |
| JPH09260443A (ja) | 半導体装置及びそのテスト方法 | |
| JP3214420B2 (ja) | フィルムキャリア型半導体装置及び検査用プローブヘッド並びに位置合わせ方法 | |
| US20030030456A1 (en) | Method of measuring contact alignment in a semiconductor device including an integrated circuit | |
| JP3346707B2 (ja) | 半導体集積回路装置の検査方法 | |
| JP2006318965A (ja) | 半導体デバイスの検査方法および半導体デバイス検査装置 | |
| JP2006261391A (ja) | 半導体装置およびその検査方法 | |
| US20040032271A1 (en) | Anisotropic probing contactor | |
| JPH065674A (ja) | 半導体集積回路装置 | |
| JP4137082B2 (ja) | 半導体装置の試験装置 | |
| JPH10223710A (ja) | 半導体集積回路装置およびそのテスト方法 | |
| JPS6030147A (ja) | 半導体ウェ−ハ | |
| JP2891908B2 (ja) | 半導体集積回路の試験装置およびその試験方法 | |
| JPS63211642A (ja) | 半導体試験装置 | |
| JP2003004801A (ja) | 半導体装置の検査装置 | |
| US20030107035A1 (en) | Semiconductor chip |