JP2000164620A - 半導体集積回路装置及び半導体集積回路装置の組立方法 - Google Patents
半導体集積回路装置及び半導体集積回路装置の組立方法Info
- Publication number
- JP2000164620A JP2000164620A JP10337184A JP33718498A JP2000164620A JP 2000164620 A JP2000164620 A JP 2000164620A JP 10337184 A JP10337184 A JP 10337184A JP 33718498 A JP33718498 A JP 33718498A JP 2000164620 A JP2000164620 A JP 2000164620A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- integrated circuit
- semiconductor integrated
- bonding
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 微細化が進む半導体集積回路装置において、
電極パッドの面積の最適化を図りながら、半導体集積回
路装置の検査及び組立を確実に行なえる方法を提供す
る。 【解決手段】 ボンディング用電極領域１１０と、検査
用ボンディング領域１０９をボンディング用電極領域の
中心１０３と、検査用ボンディング領域の中心１０４の
間隔が間隔１０７以上あるように配置したことにより、
生成された電極パッド１０２を有し、検査と組立を、そ
れぞれの領域の中心１０３と１０４を用いて行なうこと
により、検査とボンディングを容易に確実に行なえるこ
とを特徴とした半導体集積回路装置。
電極パッドの面積の最適化を図りながら、半導体集積回
路装置の検査及び組立を確実に行なえる方法を提供す
る。 【解決手段】 ボンディング用電極領域１１０と、検査
用ボンディング領域１０９をボンディング用電極領域の
中心１０３と、検査用ボンディング領域の中心１０４の
間隔が間隔１０７以上あるように配置したことにより、
生成された電極パッド１０２を有し、検査と組立を、そ
れぞれの領域の中心１０３と１０４を用いて行なうこと
により、検査とボンディングを容易に確実に行なえるこ
とを特徴とした半導体集積回路装置。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の高密度化、高集積化の実現に関し、特に、高集積化
された半導体集積回路装置の電気特性検査とパッケージ
へのボンディングを確実に実現し、かつ半導体集積回路
装置の面積をできる限り小さくするためのパッド配置
と、前記パッドを用いた半導体集積回路装置の電気的特
性検査及び組立を行なう方法を提供するものである。
置の高密度化、高集積化の実現に関し、特に、高集積化
された半導体集積回路装置の電気特性検査とパッケージ
へのボンディングを確実に実現し、かつ半導体集積回路
装置の面積をできる限り小さくするためのパッド配置
と、前記パッドを用いた半導体集積回路装置の電気的特
性検査及び組立を行なう方法を提供するものである。
【０００２】
【従来の技術】近年の半導体集積回路装置の微細化技術
の向上に伴って、半導体集積回路装置の内部と、外部と
の電気信号のやりとりを行なうための、信号の方向制御
や、保護回路が搭載されているパッドセルの面積も大幅
に削減され、このパッドセルのピッチも小さなものにな
ってきている。
の向上に伴って、半導体集積回路装置の内部と、外部と
の電気信号のやりとりを行なうための、信号の方向制御
や、保護回路が搭載されているパッドセルの面積も大幅
に削減され、このパッドセルのピッチも小さなものにな
ってきている。
【０００３】半導体製造技術における微細化技術は、急
激なスピードで向上しているが、電極パッドにピンを当
て電気特性を評価する検査技術や、電極パッドを介して
半導体集積回路とパッケージとの接続を実現するボンデ
ィング技術においては、半導体製造技術におけるほどの
微細化を実現することが困難になって来ている。
激なスピードで向上しているが、電極パッドにピンを当
て電気特性を評価する検査技術や、電極パッドを介して
半導体集積回路とパッケージとの接続を実現するボンデ
ィング技術においては、半導体製造技術におけるほどの
微細化を実現することが困難になって来ている。
【０００４】実際に、電気特性検査においては、検査装
置における、検査用ピンの太さや、動きのずれの精度よ
り決定される領域を電極パッドが確保する必要がある
し、パッケージへのボンディングにおいても、リード線
の幅などによって定義される領域を電極パッドが確保す
る必要がある。
置における、検査用ピンの太さや、動きのずれの精度よ
り決定される領域を電極パッドが確保する必要がある
し、パッケージへのボンディングにおいても、リード線
の幅などによって定義される領域を電極パッドが確保す
る必要がある。
【０００５】これらの課題を回避する方法の１つとし
て、特開平５−２０６３８３号公報では、電極パッドと
は別に、電気特性検査用のパッドを設け、これを半導体
ウエハー上で半導体集積回路の領域外のダイシングライ
ン上に配置することで、電気特性検査用パッドの検査を
実行するために必要となる面積を確保し、ＩＣの検査、
測定の容易化を図っている。
て、特開平５−２０６３８３号公報では、電極パッドと
は別に、電気特性検査用のパッドを設け、これを半導体
ウエハー上で半導体集積回路の領域外のダイシングライ
ン上に配置することで、電気特性検査用パッドの検査を
実行するために必要となる面積を確保し、ＩＣの検査、
測定の容易化を図っている。
【０００６】
【発明が解決しようとする課題】しかしながら、特開平
５−２０６３８３号公報では、電気特性の検査に関して
は、確実に行なうことを可能としているが、従来技術で
述べているように、ボンディングのためにも電極パッド
に一定の幅を持たせる必要があり、この問題を解決する
ことができない。
５−２０６３８３号公報では、電気特性の検査に関して
は、確実に行なうことを可能としているが、従来技術で
述べているように、ボンディングのためにも電極パッド
に一定の幅を持たせる必要があり、この問題を解決する
ことができない。
【０００７】また、現在では半導体ウエハーの加工技術
の向上にともない、ダイシングラインも微細化が進み、
ダイシングラインの幅よりも電気特性検査用パッドの幅
の方が大きくなることがあり、特開平５−２０６３８３
号公報の手法を用いても、ＩＣの検査の容易化と半導体
集積回路の面積の最適化を両立することが困難になって
いる。
の向上にともない、ダイシングラインも微細化が進み、
ダイシングラインの幅よりも電気特性検査用パッドの幅
の方が大きくなることがあり、特開平５−２０６３８３
号公報の手法を用いても、ＩＣの検査の容易化と半導体
集積回路の面積の最適化を両立することが困難になって
いる。
【０００８】また、検査、及びボンディングを行なうた
めに必要最低限の大きさを持った電極パッドを用いて、
電気的特性検査を行ない、この後同一の電極パッドを用
いてボンディングを行なおうとした時に、ボンディング
に失敗することがある。これは、特性検査をする時に当
てた検査ツールのプローブピンが電極パッドにプローブ
痕を残すことが大きな原因となっている。
めに必要最低限の大きさを持った電極パッドを用いて、
電気的特性検査を行ない、この後同一の電極パッドを用
いてボンディングを行なおうとした時に、ボンディング
に失敗することがある。これは、特性検査をする時に当
てた検査ツールのプローブピンが電極パッドにプローブ
痕を残すことが大きな原因となっている。
【０００９】電極パッドの微細化が進むにつれて、電極
パッドの大きさに対するプローブ痕の占める割合が大き
くなり、ボンディングの際にこのプローブ痕が、圧着
や、合金形成の妨げとなるからである。
パッドの大きさに対するプローブ痕の占める割合が大き
くなり、ボンディングの際にこのプローブ痕が、圧着
や、合金形成の妨げとなるからである。
【００１０】
【課題を解決するための手段】上記の課題を解決し、確
実な電気的特性の検査とボンディングを実現するため
に、電極パッドの面積を拡大して検査後のプローブ痕の
面積割合を削減し、ボンディングを可能とするか、電極
パッドを性能検査用の部分と、ボンディング用の部分に
わけて作成しボンディング用のパッドの部分にはプロー
ブ痕が残らないようにする方法が考えられる。
実な電気的特性の検査とボンディングを実現するため
に、電極パッドの面積を拡大して検査後のプローブ痕の
面積割合を削減し、ボンディングを可能とするか、電極
パッドを性能検査用の部分と、ボンディング用の部分に
わけて作成しボンディング用のパッドの部分にはプロー
ブ痕が残らないようにする方法が考えられる。
【００１１】本特許では、確実な検査とボンディングを
実現し、さらに面積の最適化を図るために、電極パッド
は、プローブする場所とボンディングする場所を変更す
ることとし、さらに、半導体集積回路装置の面積の最適
化を図るために、検査のルール、ボンディングのルー
ル、パッドピッチといった情報に基づいて電極パッド配
置を決定する。
実現し、さらに面積の最適化を図るために、電極パッド
は、プローブする場所とボンディングする場所を変更す
ることとし、さらに、半導体集積回路装置の面積の最適
化を図るために、検査のルール、ボンディングのルー
ル、パッドピッチといった情報に基づいて電極パッド配
置を決定する。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図を用いて説明する。
て、図を用いて説明する。
【００１３】（第１の実施の形態）第１の実施の形態で
は、請求項１に係る発明について図を用いて説明する。
は、請求項１に係る発明について図を用いて説明する。
【００１４】図１は本発明に基づいて設計された、電極
用パッド及び、この電極パッドの配置の一例である。１
０１は、パッドセル本体であり、保護回路、制御論理が
搭載されている。
用パッド及び、この電極パッドの配置の一例である。１
０１は、パッドセル本体であり、保護回路、制御論理が
搭載されている。
【００１５】領域１０９は検査用の電極領域であり、領
域１１０はボンディング用の電極領域である。ここで、
領域１１０は、ボンディング装置の精度やボンディング
ワイヤーの物理的な要因から、ボンディングを確実に行
なえるようにするために最小の大きさが規定されてお
り、その幅は１０５となる。また、領域１０９は、検査
装置の精度や、検査用のピン物理的特性から、検査が確
実に行なえるように最小の大きさが規定されており、そ
の幅は１０６となる。
域１１０はボンディング用の電極領域である。ここで、
領域１１０は、ボンディング装置の精度やボンディング
ワイヤーの物理的な要因から、ボンディングを確実に行
なえるようにするために最小の大きさが規定されてお
り、その幅は１０５となる。また、領域１０９は、検査
装置の精度や、検査用のピン物理的特性から、検査が確
実に行なえるように最小の大きさが規定されており、そ
の幅は１０６となる。
【００１６】電極パッド１０２は前記領域１０９と領域
１１０を隣接あるいは一部を重ね合わせて配置すること
により形成されている。本発明では、電極パッド１０２
の様に凸型になることが一つの特徴である。
１１０を隣接あるいは一部を重ね合わせて配置すること
により形成されている。本発明では、電極パッド１０２
の様に凸型になることが一つの特徴である。
【００１７】１０３はボンディング用パッド領域１１０
の中心位置であり、１０４は性能検査用パッド領域１０
９の中心位置となっている。
の中心位置であり、１０４は性能検査用パッド領域１０
９の中心位置となっている。
【００１８】ここで、間隔１０７は、ボンディング用パ
ッド領域１１０の中心１０３と、検査用パッド領域１０
９の中心１０４の距離の最小幅を示している。この距離
は、特性検査の際にプローブ用ピンを置いた後のパッド
上にピンのプローブ痕が残っていても、この間隔だけを
維持しておけば確実にボンディングを行なえることを保
証するための距離で、今回の発明にとって最も重要な距
離となる。このように、間隔１０７を定義することによ
り、領域１０９と領域１１０をそれぞれの中心１０３と
１０４が間隔１０７以上の距離を維持したまま重ね合わ
せ配置したとしても検査とボンディングを確実に実現で
きることが保証できるので、電極パッドの削減の効果も
期待できる。
ッド領域１１０の中心１０３と、検査用パッド領域１０
９の中心１０４の距離の最小幅を示している。この距離
は、特性検査の際にプローブ用ピンを置いた後のパッド
上にピンのプローブ痕が残っていても、この間隔だけを
維持しておけば確実にボンディングを行なえることを保
証するための距離で、今回の発明にとって最も重要な距
離となる。このように、間隔１０７を定義することによ
り、領域１０９と領域１１０をそれぞれの中心１０３と
１０４が間隔１０７以上の距離を維持したまま重ね合わ
せ配置したとしても検査とボンディングを確実に実現で
きることが保証できるので、電極パッドの削減の効果も
期待できる。
【００１９】図２は、本発明に基づいて設計された電極
用パッド及び、この電極用パッドの配置の一例である。
図２は、図１においてボンディング用の電極領域の幅１
０５と検査用の電極領域の幅１０６同一の値の時の状態
である。このような状態では、ボンディング用電極領域
の中心２０３と検査用電極領域の中心２０４には区別が
なくなるためボンディング及び、検査を行なう際に、ど
ちらを使うかの選択が可能となり、効率の良い検査、ボ
ンディングが可能となる。
用パッド及び、この電極用パッドの配置の一例である。
図２は、図１においてボンディング用の電極領域の幅１
０５と検査用の電極領域の幅１０６同一の値の時の状態
である。このような状態では、ボンディング用電極領域
の中心２０３と検査用電極領域の中心２０４には区別が
なくなるためボンディング及び、検査を行なう際に、ど
ちらを使うかの選択が可能となり、効率の良い検査、ボ
ンディングが可能となる。
【００２０】（第２の実施の形態）第２の実施の形態で
は、請求項２に係る発明について図を用いて説明する。
は、請求項２に係る発明について図を用いて説明する。
【００２１】図３は、本発明で実現されるテスト方法の
一例を示している。ここで、３０１は検証のプローブピ
ンであり、これをテスト用電極領域の中心１０４に接触
させ電気的特性検査を実行する。この時検査用プローブ
ピンのピン間隔の精度、検査装置のプローブピン移動に
関する精度、検査用プローブピンの電極パッドに対する
進入角等の要因により、ピン３０１の電極パッド１０２
への接触場所は中心位置１０４からはずれるが、検査用
電極領域１０９が幅１０６を確保しているので確実に検
査を行なうことが可能となっている。
一例を示している。ここで、３０１は検証のプローブピ
ンであり、これをテスト用電極領域の中心１０４に接触
させ電気的特性検査を実行する。この時検査用プローブ
ピンのピン間隔の精度、検査装置のプローブピン移動に
関する精度、検査用プローブピンの電極パッドに対する
進入角等の要因により、ピン３０１の電極パッド１０２
への接触場所は中心位置１０４からはずれるが、検査用
電極領域１０９が幅１０６を確保しているので確実に検
査を行なうことが可能となっている。
【００２２】図４は、本発明で実現される半導体回路装
置の組立方法の一例を示している。ここで、４０１はパ
ッケージの端子であり、４０２はパッケージと半導体集
積回路装置とを接続するリード線である。４０３は、図
３の様に検査用のプローブピンが接触したところに生じ
るプローブ痕であり、パッドの表面が大きく傷ついてい
る。
置の組立方法の一例を示している。ここで、４０１はパ
ッケージの端子であり、４０２はパッケージと半導体集
積回路装置とを接続するリード線である。４０３は、図
３の様に検査用のプローブピンが接触したところに生じ
るプローブ痕であり、パッドの表面が大きく傷ついてい
る。
【００２３】このように、検査とボンディングを同じと
ころで実行した場合には、４０３のようなプローブ痕が
ある上にリード線等を接続するような形になるので、接
続がうまくいかなくなる。今回の発明では、ボンディン
グは、ボンディング用電極領域の中心１０３を用いて実
行されるので、接続不良が起こるようなことにはならな
い。また、ボンディング装置の精度や、リード線幅のよ
うな物理的条件から規定される、ボンディング用電極領
域の幅１０５を電極１０２が確保しているので、接続不
良や、隣接する電極用パッドとのショート等が起こるこ
ともなく確実な組立を実現できている。今回の図面で
は、ワイヤーボンディングタイプの説明をしているが、
この考え方は、チップサイズパッケージやエリアパッド
のような接続方法に対しても十分有効なものとなる。
ころで実行した場合には、４０３のようなプローブ痕が
ある上にリード線等を接続するような形になるので、接
続がうまくいかなくなる。今回の発明では、ボンディン
グは、ボンディング用電極領域の中心１０３を用いて実
行されるので、接続不良が起こるようなことにはならな
い。また、ボンディング装置の精度や、リード線幅のよ
うな物理的条件から規定される、ボンディング用電極領
域の幅１０５を電極１０２が確保しているので、接続不
良や、隣接する電極用パッドとのショート等が起こるこ
ともなく確実な組立を実現できている。今回の図面で
は、ワイヤーボンディングタイプの説明をしているが、
この考え方は、チップサイズパッケージやエリアパッド
のような接続方法に対しても十分有効なものとなる。
【００２４】
【発明の効果】以上説明した様に、本発明では、微細化
が進む半導体集積回路装置において、電極パッドを検査
用の領域と、ボンディング用の領域に分けて考え、これ
らの領域の幅と間隔の最小値を、検査装置、ボンディン
グ装置の精度や、プローブ用ピンの加工精度、等の情報
に基づいて決定しておき、この最小値を確保するように
この電極パッドの設計を実現することで、半導体集積回
路装置の検査と組立を確実に行なえるとともに、面積の
最適化も実現できる。
が進む半導体集積回路装置において、電極パッドを検査
用の領域と、ボンディング用の領域に分けて考え、これ
らの領域の幅と間隔の最小値を、検査装置、ボンディン
グ装置の精度や、プローブ用ピンの加工精度、等の情報
に基づいて決定しておき、この最小値を確保するように
この電極パッドの設計を実現することで、半導体集積回
路装置の検査と組立を確実に行なえるとともに、面積の
最適化も実現できる。
【図１】本発明の第１の実施の形態における電極用パッ
ドの配置例を示す図
ドの配置例を示す図
【図２】本発明の第１の実施の形態における電極用パッ
ドの配置例を示す図
ドの配置例を示す図
【図３】本発明の第２の実施の形態における半導体集積
回路装置の検査方法の一例を示す図
回路装置の検査方法の一例を示す図
【図４】本発明の第２の実施の形態における半導体集積
回路装置の組立方法の一例を示す図
回路装置の組立方法の一例を示す図
１０１ パッドセル １０２ 電極パッド １０３ ボンディング用電極領域の中心位置 １０４ 検査用電極領域の中心位置 １０５ ボンディング用電極領域の最小幅 １０６ 検査用電極領域の最小幅 １０７ ボンディング用電極領域の中心位置と検査用電
極領域の中心位置の最小間隔 １０８ パッドセル幅 １０９ 検査用電極領域 １１０ ボンディング用電極領域
極領域の中心位置の最小間隔 １０８ パッドセル幅 １０９ 検査用電極領域 １１０ ボンディング用電極領域
フロントページの続き (72)発明者 石井 英雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2G032 AB01 AD08 AF01 AK04 4M106 AD01 AD24 BA01 5F044 EE01 EE03 EE07 EE11 QQ06
Claims (2)
- 【請求項１】 各外部端子に対して、ボンディング用の
第１の矩形状の電極領域と、 テスト用の第２の矩形状の電極領域とを接して配置する
ことにより形成される電極パッドを備えていることを特
徴とする半導体集積回路装置。 - 【請求項２】 請求項１記載の半導体集積回路装置に対
して、 前記の第２の電極パッドに対してテストプローブピンを
接触させて当該半導体集積回路装置の電気特性検査を行
ない、 前記の第１の電極パッドに対して外部信号線のボンディ
ングを行なうことを特徴とする半導体集積回路装置の検
査組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33718498A JP3843624B2 (ja) | 1998-11-27 | 1998-11-27 | 半導体集積回路装置及び半導体集積回路装置の組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33718498A JP3843624B2 (ja) | 1998-11-27 | 1998-11-27 | 半導体集積回路装置及び半導体集積回路装置の組立方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000164620A true JP2000164620A (ja) | 2000-06-16 |
| JP3843624B2 JP3843624B2 (ja) | 2006-11-08 |
Family
ID=18306250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33718498A Expired - Fee Related JP3843624B2 (ja) | 1998-11-27 | 1998-11-27 | 半導体集積回路装置及び半導体集積回路装置の組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3843624B2 (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060051A (ja) * | 2001-08-10 | 2003-02-28 | Rohm Co Ltd | 半導体集積回路装置及びそれを用いた電子装置 |
| US6856022B2 (en) | 2003-03-31 | 2005-02-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| WO2005088702A1 (ja) * | 2004-03-16 | 2005-09-22 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
| JP2005286266A (ja) * | 2004-03-31 | 2005-10-13 | Nec Electronics Corp | 半導体装置およびその検査方法と製造方法 |
| US6992356B2 (en) | 2003-03-28 | 2006-01-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US7030503B2 (en) | 2003-03-27 | 2006-04-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| JP2007109746A (ja) * | 2005-10-12 | 2007-04-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| CN100426497C (zh) * | 2005-02-08 | 2008-10-15 | 恩益禧电子股份有限公司 | 半导体装置及其制造方法 |
| CN100433281C (zh) * | 2004-01-22 | 2008-11-12 | 川崎微电子股份有限公司 | 在有源元件上具有连接焊盘的半导体集成电路 |
| CN100435327C (zh) * | 2002-03-13 | 2008-11-19 | 飞思卡尔半导体公司 | 具有接合焊盘的半导体器件及其制造方法 |
| JP2009218264A (ja) * | 2008-03-07 | 2009-09-24 | Elpida Memory Inc | 半導体装置 |
| JP2009260373A (ja) * | 2009-07-27 | 2009-11-05 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法及び半導体基板 |
| US7687900B2 (en) | 2007-02-28 | 2010-03-30 | Panasonic Corporation | Semiconductor integrated circuit device and fabrication method for the same |
| US8013455B2 (en) | 2006-08-22 | 2011-09-06 | Samsung Electronics Co., Ltd. | Semiconductor device having pads |
| JP2012089904A (ja) * | 2012-02-10 | 2012-05-10 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| JP2012116064A (ja) * | 2010-11-30 | 2012-06-21 | Rohm Co Ltd | サーマルプリントヘッド |
| CN102529416A (zh) * | 2010-11-30 | 2012-07-04 | 罗姆股份有限公司 | 热敏打印头 |
| US8946705B2 (en) | 2009-05-20 | 2015-02-03 | Renesas Electronics Corporation | Semiconductor device |
| EP2876679A2 (en) | 2013-10-30 | 2015-05-27 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
-
1998
- 1998-11-27 JP JP33718498A patent/JP3843624B2/ja not_active Expired - Fee Related
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060051A (ja) * | 2001-08-10 | 2003-02-28 | Rohm Co Ltd | 半導体集積回路装置及びそれを用いた電子装置 |
| CN100435327C (zh) * | 2002-03-13 | 2008-11-19 | 飞思卡尔半导体公司 | 具有接合焊盘的半导体器件及其制造方法 |
| US8456024B2 (en) | 2003-03-27 | 2013-06-04 | Panasonic Corporation | Semiconductor device having a pad-disposition restriction area |
| US8212366B2 (en) | 2003-03-27 | 2012-07-03 | Panasonic Corporation | Semiconductor device |
| US7030503B2 (en) | 2003-03-27 | 2006-04-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US7847418B2 (en) | 2003-03-27 | 2010-12-07 | Panasonic Corporation | Semiconductor device |
| CN100378979C (zh) * | 2003-03-27 | 2008-04-02 | 松下电器产业株式会社 | 半导体器件 |
| US7397138B2 (en) | 2003-03-27 | 2008-07-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US7675184B2 (en) | 2003-03-27 | 2010-03-09 | Panasonic Corporation | Semiconductor device |
| US6992356B2 (en) | 2003-03-28 | 2006-01-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| CN1311543C (zh) * | 2003-03-28 | 2007-04-18 | 松下电器产业株式会社 | 半导体器件 |
| US6856022B2 (en) | 2003-03-31 | 2005-02-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US7629689B2 (en) | 2004-01-22 | 2009-12-08 | Kawasaki Microelectronics, Inc. | Semiconductor integrated circuit having connection pads over active elements |
| CN100433281C (zh) * | 2004-01-22 | 2008-11-12 | 川崎微电子股份有限公司 | 在有源元件上具有连接焊盘的半导体集成电路 |
| WO2005088702A1 (ja) * | 2004-03-16 | 2005-09-22 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
| US8304857B2 (en) | 2004-03-16 | 2012-11-06 | Panasonic Corporation | Semiconductor device |
| CN100449734C (zh) * | 2004-03-16 | 2009-01-07 | 松下电器产业株式会社 | 半导体器件 |
| US7777223B2 (en) | 2004-03-16 | 2010-08-17 | Pansonic Corporation | Semiconductor device |
| JP2005286266A (ja) * | 2004-03-31 | 2005-10-13 | Nec Electronics Corp | 半導体装置およびその検査方法と製造方法 |
| CN100426497C (zh) * | 2005-02-08 | 2008-10-15 | 恩益禧电子股份有限公司 | 半导体装置及其制造方法 |
| JP2007109746A (ja) * | 2005-10-12 | 2007-04-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4744259B2 (ja) * | 2005-10-12 | 2011-08-10 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US8013455B2 (en) | 2006-08-22 | 2011-09-06 | Samsung Electronics Co., Ltd. | Semiconductor device having pads |
| US7687900B2 (en) | 2007-02-28 | 2010-03-30 | Panasonic Corporation | Semiconductor integrated circuit device and fabrication method for the same |
| JP2009218264A (ja) * | 2008-03-07 | 2009-09-24 | Elpida Memory Inc | 半導体装置 |
| US8946705B2 (en) | 2009-05-20 | 2015-02-03 | Renesas Electronics Corporation | Semiconductor device |
| US9824944B2 (en) | 2009-05-20 | 2017-11-21 | Renesas Electronics Corporation | Semiconductor device |
| US10163740B2 (en) | 2009-05-20 | 2018-12-25 | Renesas Electronics Corporation | Semiconductor device |
| JP2009260373A (ja) * | 2009-07-27 | 2009-11-05 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法及び半導体基板 |
| JP2012116064A (ja) * | 2010-11-30 | 2012-06-21 | Rohm Co Ltd | サーマルプリントヘッド |
| CN102529416A (zh) * | 2010-11-30 | 2012-07-04 | 罗姆股份有限公司 | 热敏打印头 |
| JP2012089904A (ja) * | 2012-02-10 | 2012-05-10 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| EP2876679A2 (en) | 2013-10-30 | 2015-05-27 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3843624B2 (ja) | 2006-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000164620A (ja) | 半導体集積回路装置及び半導体集積回路装置の組立方法 | |
| US7271484B2 (en) | Substrate for producing a soldering connection | |
| US6373143B1 (en) | Integrated circuit having wirebond pads suitable for probing | |
| US8072076B2 (en) | Bond pad structures and integrated circuit chip having the same | |
| KR20030036068A (ko) | 반도체장치, 그의 제조공정 및 그의 검사방법 | |
| JP2006351588A (ja) | 半導体装置及びその製造方法 | |
| JPH02211648A (ja) | 半導体装置 | |
| US5616931A (en) | Semiconductor device | |
| JP4864126B2 (ja) | Ｔｃｐ型半導体装置 | |
| JPH06168991A (ja) | マルチプロービング半導体検査方法 | |
| JPH11307601A (ja) | 半導体装置 | |
| KR100630756B1 (ko) | 개선된 패드 구조를 갖는 반도체 장치 | |
| US8482002B2 (en) | Semiconductor device including bonding pads and semiconductor package including the semiconductor device | |
| JP2001127256A (ja) | 半導体装置 | |
| JP2003287553A (ja) | プローブカード及びそれを製造するための基板 | |
| JPS62261139A (ja) | 半導体装置 | |
| JPWO2004093184A1 (ja) | 半導体装置及びその製造方法 | |
| JP2842430B2 (ja) | Ｔａｂテープ | |
| JP2001118994A (ja) | 半導体装置 | |
| US20030094966A1 (en) | Method for testing electrical characteristics of bumps | |
| JP2009239259A (ja) | 半導体装置 | |
| JP2008218810A (ja) | 半導体装置およびその試験方法 | |
| JPH09260443A (ja) | 半導体装置及びそのテスト方法 | |
| JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
| JPH065674A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050317 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060807 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |