JP2003060051A - 半導体集積回路装置及びそれを用いた電子装置 - Google Patents

半導体集積回路装置及びそれを用いた電子装置

Info

Publication number
JP2003060051A
JP2003060051A JP2001243672A JP2001243672A JP2003060051A JP 2003060051 A JP2003060051 A JP 2003060051A JP 2001243672 A JP2001243672 A JP 2001243672A JP 2001243672 A JP2001243672 A JP 2001243672A JP 2003060051 A JP2003060051 A JP 2003060051A
Authority
JP
Japan
Prior art keywords
narrow
width portion
bonding pads
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001243672A
Other languages
English (en)
Inventor
Takashi Naiki
崇 内貴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001243672A priority Critical patent/JP2003060051A/ja
Publication of JP2003060051A publication Critical patent/JP2003060051A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 多数設けられるボンディングパッドのピッチ
を小さくし、必要なボンディング面積を確保するととも
に、試験装置のプローブをボンディングパッドに確実に
接触させることができる、フリップチップ接続可能なＩ
Ｃを提供する。 【解決手段】 直線上に直列に接続された細幅部と太幅
部を有する複数のボンディングパッドを、その太幅部が
隣接する他のボンディングパッドの細幅部に対向するよ
うに、交互にかつ列状に配置する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板や他の半導体
集積回路装置（ＩＣ）にフリップチップ接続可能な半導
体集積回路装置（ＩＣ）及びそれを用いた電子装置に関
する。
【０００２】
【従来の技術】ＩＣは従来から、高機能化、低コスト化
のためにより微細なデザインルールを用いて高集積化さ
れてきている。
【０００３】しかし、一方で、ＩＣの多ピン化に伴い、
ＩＣ端子と基板電極等とを接続するためのボンディング
パッドが、ＩＣのチップサイズを決定する上で重要な要
素となってきている。
【０００４】このため、ボンディングのための単位スペ
ースを削減する目的でフリップチップ接続方式が多く用
いられるようになってきている。フリップチップ接続方
式は、ワイヤボンディング方式とともに、ベアチップ実
装技術の１つであり、ＩＣのボンディングパッド上にバ
ンプ（突起状電極）を形成し、相対する基板上の電極に
対して位置合わせして実装するものである。
【０００５】このフリップチップ接続方式は、一括接続
が可能、実装面積が小さい、電気特性良好などの特徴を
持つためにその適用範囲が広がっており、ＬＣＤドライ
ブＩＣ等のガラス基板へのＣＯＧ（Chip On Glass）
にも適用されてきている。
【０００６】図５は、LCDドライブＩＣ５４をフリップ
チップ接続しているＬＣＤ表示装置５０の概略構成を示
す図であり、図６はそのLCDドライブＩＣ５４の一部を
拡大して示す図である。
【０００７】図５において、ガラス基板５１上にＬＣＤ
パネル５２が設けられ、また透明導電膜からなる多数の
配線５３が狭ピッチで形成されており、その一部の保護
膜が除去されて接続用の電極５３ａ（図示せず）が形成
されている。この電極５３ａにはバンプが形成されても
よい。この配線５３はロー電極及びカラム電極の一部を
示している。また、同様に透明導電膜からなる配線５７
及び電極５７ａ（図示せず）が外部との接続のために形
成されている。このガラス基板５１にＬＣＤドライブＩ
Ｃ５４をフリップし、電極５３ａに対応して設けられた
多数の、例えば３００〜４００のボンディングパッド５
５にそれぞれ形成されたバンプを電極５３ａ上に位置合
わせし、また、電極５７ａに対応して設けられた入力側
のボンディングパッド５６にそれぞれ形成されたバンプ
電極に位置合わせして、はんだ或いは異方性導電膜（Ａ
ＣＦ）等により、一括して接続している。なお、フレキ
シブル基板５８の各配線が、配線５７の他側ではんだ或
いはＡＣＦにより接続されている。
【０００８】このようにＬＣＤドライブＩＣ５４がガラ
ス基板５１にフリップチップ接続され、ＬＣＤ表示装置
５０が構成されている。
【０００９】
【発明が解決しようとする課題】この従来のＬＣＤドラ
イブＩＣ５４のボンディングパッド５５及びガラス基板
５１上の配線５３は、微細加工技術の進展により、所望
の狭い幅及び間隔に作成できるようになってきている。
【００１０】ところで、ＬＣＤドライブＩＣ５４のよう
なＩＣは、その製造工程においてＩＣチップの良・不良
を試験する必要がある。この試験は、ウエーハを試験装
置（プローバ）にセットし、ＩＣのボンディングパッド
にプローブと呼ばれる探針を１本１本接触させた状態
で、入力された信号波形に対する出力された信号波形を
読み取ることにより行われる。
【００１１】このプローブの先端寸法がかなり大きく、
またボンディングパッドに対する試験装置の位置合わせ
精度、或いは接触確保のためのプローブのスクラブ等の
点から、ＩＣのボンディングパッドにはある程度の幅及
び長さを用意する必要がある。
【００１２】このため、ＩＣのボンディングパッドの下
限寸法が、フリップチップ接続のために必要とされる寸
法ではなく、ＩＣ試験のためのプロービング技術により
制限されることがある。
【００１３】図６を参照すると、ボンディングパッド５
５の幅はプローブ先端（例えば１５〜２０μｍ）を確実
に接触させるために広い幅（例えば６０μｍ）となって
おり、またボンディングパッド５５間の寸法も絶縁のた
めに一定量を要するから、ＩＣの寸法を大きくしてしま
うことになる。このことは、逆に、ＩＣが取り付けられ
る相手側基板もＩＣの寸法により規制され、小型化でき
ないことにもなる。
【００１４】そこで、本発明は、多数設けられるボンデ
ィングパッドのピッチをできるだけ小さくし、必要なボ
ンディング面積を確保するとともに、試験装置のプロー
ブをボンディングパッドに確実に接触させることができ
る、フリップチップ接続可能なＩＣ及びそれを用いた電
子装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】請求項１記載の半導体集
積回路装置は、内部回路に接続された複数のボンディン
グパッドを有し、フリップチップ接続可能な構造の半導
体集積回路装置において、上記複数のボンディングパッ
ドは、直線上に直列に接続された細幅部と太幅部を有し
ており、一端部側に前記細幅部が位置し、他端部側に前
記太幅部が位置する第１ボンディングパッドと、前記一
端部側に前記太幅部が位置し、前記他端部側に前記細幅
部が位置する第２ボンディングパッドとが、太幅部が隣
接する他のボンディングパッドの細幅部に対向するよう
に、交互にかつ列状に配置されていることを特徴とす
る。
【００１６】この請求項１記載の半導体集積回路装置に
よれば、ボンディング及び試験装置のプロービングに必
要な面積を確保するとともに、多数設けられるボンディ
ングパッドのピッチを小さくすることができる。
【００１７】請求項２記載の半導体集積回路装置は、請
求項１記載の半導体集積回路装置において、前記太幅部
及び前記細幅部の両方にバンプが形成されていることを
特徴とする。
【００１８】この請求項２記載の半導体集積回路装置に
よれば、さらに、太幅部にもバンプを形成しボンディン
グするから、ボンディングパッドの長さを短くすること
ができる。
【００１９】請求項３記載の半導体集積回路装置は、請
求項１記載の半導体集積回路装置において、前記細幅部
のみにバンプが形成されていることを特徴とする。
【００２０】この請求項３記載の半導体集積回路装置に
よれば、さらに、プロービングによりボンディングパッ
ドが変形した場合でも、その部分にはバンプは形成され
ていないから、基板などとの接続に影響を受けることは
なく、良好な接続状態を実現することができる。
【００２１】請求項４記載の半導体集積回路装置は、内
部回路に接続された複数のボンディングパッドを有し、
フリップチップ接続可能な構造の半導体集積回路装置に
おいて、上記複数のボンディングパッドは、直線上に直
列に接続された細幅部と太幅部を有する第１ボンディン
グパッドと、直線上に直列に接続された細幅部とこの細
幅部に連絡配線を介して接続された太幅部を有する第２
ボンディングパッドとからなり、前記第１ボンディング
パッドの前記細幅部が隣接する前記第２ボンディングパ
ッドの前記細幅部に対向するように、交互にかつ列状に
配置されていることを特徴とする。
【００２２】この請求項４記載の半導体集積回路装置に
よれば、ボンディング及び試験装置のプロービングに必
要な面積を確保するとともに、多数設けられるボンディ
ングパッドのピッチをさらに小さくし、ＩＣを小型化す
ることができる。
【００２３】請求項５記載の半導体装置は、内部回路に
接続された複数のボンディングパッドを有し、フリップ
チップ接続可能な構造の半導体集積回路装置において、
上記複数のボンディングパッドは、直線上に直列に接続
された細幅部と太幅部を有しており、一端部側に前記細
幅部が位置し、他端部側に前記太幅部が位置する第１ボ
ンディングパッドと、前記一端部側に前記太幅部が位置
し、前記他端部側に前記細幅部が位置する第２ボンディ
ングパッドとが、細幅部が隣接する他のボンディングパ
ッドの細幅部に対向するように、交互にかつ列状に配置
されていることを特徴とする。
【００２４】この請求項５記載の半導体集積回路装置に
よれば、ボンディング及び試験装置のプロービングに必
要な面積を確保するとともに、多数設けられるボンディ
ングパッドのピッチをさらに小さくし、ＩＣを小型化す
ることができる。また、細幅部と太幅部とを接続する連
結配線が不要となるから、ボンディングパッドの作成が
容易になる。
【００２５】請求項６記載の半導体装置は、請求項４，
５記載の半導体集積回路装置において、前記細幅部のみ
にバンプが形成されていることを特徴とする。
【００２６】この請求項６記載の半導体集積回路装置に
よれば、さらに、プロービングによりボンディングパッ
ドが変形した場合でも、その部分にはバンプは形成され
ていないから、基板などとの接続に影響を受けることは
なく、良好な接続状態を実現することができる。
【００２７】請求項７記載の電子装置は、請求項１〜６
記載の半導体集積回路装置が、基板或いは他の半導体集
積回路装置にフリップチップボンディングされているこ
とを特徴とする。
【００２８】この請求項７記載の電子装置によれば、請
求項１〜６に記載の半導体集積回路装置を、基板や他の
半導体集積回路装置にフリップチップボンディングして
小型化された電子装置を構成することができる。
【００２９】
【発明の実施の形態】以下、図面を参照して本発明のフ
リップチップ接続可能なＩＣ及びこのＩＣをフリップチ
ップ接続した電子装置の実施の形態について説明する。
【００３０】図１は、本発明の第１の実施の形態にかか
るフリップチップ接続可能なＩＣのボンディングパッド
部分を拡大して示す図である。
【００３１】ＩＣ１０の表面に第１ボンディングパッド
１１，第２ボンディングパッド１２が複数設けられる。
第１ボンディングパッド１１は、直線上に直列に接続さ
れた第１所定長ｄ１の細幅部Ａと第２所定長ｄ２の太幅
部Ｂとから構成されており、太幅部Ｂ側がＩＣ１０の一
端部側に位置し、細幅部Ａが他端部側に位置している。
第２ボンディングパッド１２は、同様に直線上に直列に
接続された第１所定長ｄ１の細幅部Ａと短い第２所定長
ｄ２の太幅部Ｂとから構成されているが、細幅部Ａ側が
ＩＣ１０の一端部側に位置し、太幅部Ｂが他端部側に位
置している。なお、１３は、各パッド１１，１２と図示
しない内部回路とを接続するための配線であり、例えば
保護膜に覆われている。このような配線は、他の実施の
形態でも同様に少なくとも各パッドの片側に設けられて
いる。
【００３２】そして、各ボンディングパッド１１，１２
は、太幅部Ｂが隣接する他のボンディングパッドの細幅
部Ａに対向するように、交互にかつ列状に配置されてい
る。
【００３３】また、各ボンディングパッド１１，１２に
は、細幅部Ａ及び太幅部Ｂに、斜線で示すように、バン
プが形成されている。
【００３４】さて、このようにボンディングパッド１
１，１２が形成されているＩＣ１０がフリップされて、
即ちフェースダウンで、接続相手側の基板、例えば図５
で示したＬＣＤ表示装置５０のガラス基板５１に、はん
だ或いはＡＣＦ等の接続手段によりフリップチップ接続
される。このとき、ガラス基板５１の電極５３ａに各ボ
ンディングパッド１１，１２の細幅部Ａが対応するよう
に位置合わせされている。以下、接続手段として、ＡＣ
Ｆを用いることとして説明する。
【００３５】細幅部Ａの幅ａは、ボンディングパッド、
バンプ等の作成や基板との接続方法によって決まる寸法
であるが、いずれにしても接続相手であるガラス基板５
１の電極５３ａの幅に対応した寸法に形成される。この
細幅部Ａの幅ａは、例えば２０μｍとされる。
【００３６】太幅部Ｂの幅ｂは、ボンディングパッド１
１，１２に対する試験装置の位置合わせ精度やプローブ
先端寸法（例えば１５〜２０μｍ）及びプローブ押し当
て後のスクラブなどに対処するためにその長さｄ２とと
もにある程度の寸法を必要とする。この太幅部Ｂの幅ｂ
は、例えば６０μｍとされる。
【００３７】ボンディングパッド間の間隔ｃは、ボンデ
ィングパッド、バンプの作成や基板との接続手段として
のＡＣＦの仕様により決定される。この間隔ｃの寸法の
下限がＡＣＦにより定まるとすると、隣接するボンディ
ングパッド１１，１２間や電極５３ａ間を短絡（ショー
ト）させないために、一般的にＡＣＦに含まれている導
電粒子の粒径の３倍以上の距離をとることが必要とされ
ている。この粒径を例えば５μｍとすると、間隔ｃは１
５μｍ以上にすることが必要であり、この例では２０μ
ｍとしている。
【００３８】ボンディングパッド１１、１２の長さにつ
いては、ＡＣＦによる接触信頼性及び電流能力を維持す
るために、仕様により定められているＡＣＦの押圧接触
面積を確保する観点から、主として定まる。
【００３９】まず、基板側の電極５３ａの形状が細幅部
Ａの幅ａと同じ幅の直線状である場合について説明す
る。
【００４０】必要な接触押圧面積を例えば２５００μｍ
２とすると、電極５３ａの幅及び細幅部Ａの幅ａは２０
μｍであり、また全面にバンプが形成されている太幅部
Ｂのうち有効な接触押圧面積として寄与するのは電極５
３ａと対向している部分だけであるから、ボンディング
パッド１１、１２の必要な全体の長さｄ０は、１２５μ
ｍ（＝２５００／２０）となる。
【００４１】細幅部Ａの長さｄ１と太幅部Ｂの長さｄ２
は、全体の長さｄ０を分割して配分することになるが、
太幅部Ｂの長さｄ２を細幅部Ａの長さｄ１と等しくして
いる。このように長さｄ１，ｄ２を設定することによ
り、太幅部Ｂが隣接する他のボンディングパッドの細幅
部Ａに対向する間隔ｃを、ＡＣＦの仕様により決定され
る下限寸法（２０μｍ）にすることができる。
【００４２】この場合に、太幅部Ｂの長さｄ２は、全体
の長さｄ０の半分（６２．５μｍ）まで設定することが
できるから、パッドに対する試験装置の位置合わせ精度
やプローブ先端寸法及びプローブ押し当て後のスクラブ
などに対処するための寸法を確保することができる。
【００４３】ボンディングパッドのピッチｐは、細幅部
の幅ａ、太幅部の幅ｂ、ボンディングパッド間の間隔ｃ
であるから、ｐ＝（ａ＋ｂ＋２ｃ）／２、（＝６０μ
ｍ）になるから、従来のボンディングパッドのピッチ
（対応させると、ｐ＝ｂ＋ｃ）より小さくなる。
【００４４】つぎに、基板側の電極５３ａの形状が、ボ
ンディングパッド１１，１２と同様な形状、寸法、即
ち、長さｄ１の細幅部Ａ（幅ａ）と長さｄ２の太幅部
（幅ｂ）とを有する場合について説明する。
【００４５】この場合に、電極５３ａを、ボンディング
パッド１１，１２の面積、形状と同じとし、長さｄ１と
ｄ２が等しく、間隔ｃを組み立て技術により決まる最小
値と仮定すると、パッド面積を最大にするためには、細
幅部Ａから太幅部Ｂへ移行するテーパ部間の間隔も、間
隔ｃと同じく最小値になる。
【００４６】ここで、間隔ｃの最小値を２０μｍ、細幅
部Ａの幅ａを２０μｍ、太幅部Ｂの幅ｂを６０μｍと
し、必要な接触押圧面積を同じく２５００μｍ２とする
と、そのために必要となる電極５３ａの全長ｄ０は約６
８μｍとなり、したがって、電極５３ａの太幅部Ｂの長
さｄ２は、計算上約３４μｍとなる。
【００４７】ただ、ボンディングパッド１１，１２の太
幅部Ｂの長さｄ２は、プロービングのマージンを考慮す
ると、所定の長さ、例えば６０μｍ程度は必要となる。
したがって、これに対応して、電極５３ａの太幅部の長
さｄ２を前述の計算値（３４μｍ）より長くすることに
より接触押圧面積を確保することができるから、電極５
３ａの全長を短くすることができる。
【００４８】このように、基板側の電極５３ａの形状
を、ボンディングパッド１１，１２と同様に太幅部を有
する形状とする場合には、電極５３ａの全長を小さくで
きるから、基板側の電極対向面積を小さくすることがで
きる。
【００４９】また、ボンディングパッド１１，１２の形
状として、図１では細幅部Ａの幅ａから太幅部Ｂの幅ｂ
へある傾きを持って徐々に幅を変化させているが、細幅
部Ａの幅ａから太幅部Ｂの幅ｂへ直ちに直角に変化させ
てもよく、或いはこの幅ａから幅ｂへの変化をもっと緩
やかに変化させ、例えば太幅部Ｂを三角形状としてもよ
く、具体的な形状としては種々の形状を採用することが
できる。
【００５０】この第１の実施の形態では、ボンディング
及び試験装置のプロービングに必要な面積を確保すると
ともに、多数設けられるボンディングパッドのピッチを
小さくし、ＩＣを小型化することができる。また、太幅
部Ｂにもバンプを形成しボンディングするから、ボンデ
ィングパッド１１，１２の長さや、基板の電極５３ａの
長さを短くすることができる。
【００５１】図２は、本発明の第２の実施の形態にかか
るフリップチップ接続可能なＩＣのボンディングパッド
部分を拡大して示す図である。
【００５２】この図２の第２の実施の形態においては、
ＩＣ２０の表面に複数設けられる第１ボンディングパッ
ド２１，第２ボンディングパッド２２の細幅部Ａにの
み、斜線部で示すバンプが形成され、太幅部Ｂにはバン
プは形成されない。これに伴って、細幅部Ａだけで、例
えば図５のガラス基板５１に形成された電極５３ａとボ
ンディングされることになる。その他の構成は、図１の
第１の実施の形態と同様である。
【００５３】図２において、細幅部Ａの幅ａ、太幅部Ｂ
の幅ｂ、ボンディングパッド間の間隔ｃ、及びＡＣＦの
条件を図１の第１の実施の形態と同様とすると、細幅部
Ａの長さｄ１は、接触押圧面積を得るために、１２５μ
ｍ（＝２５００μｍ２／２０μｍ）となる。太幅部Ｂの
長さｄ２は、プロービングに必要な面積を確保するとい
う条件さえ満たせば、プロービングに適した任意の長さ
に設定することができ、細幅部Ａの長さｄ１より短くで
きる。なお、この実施の形態においても、ボンディング
パッドのピッチｐは、ｐ＝（ａ＋ｂ＋２ｃ）／２であ
る。
【００５４】ボンディングパッド２１，２２の太幅部Ｂ
は、相手側基板の電極などとのボンディングには使用さ
れず、プロービングのみに使用される。
【００５５】このプロービングでは、プローブの針圧に
よりスクラブ時などにボンディングパッド２１，２２の
表面が、削られたり変形したりすることがある。太幅部
Ｂにバンプを形成している場合には、プロービングによ
りその表面が変形を受けると、その後のボンディングに
悪影響を与え、良好な接続状態を得ることができないこ
とになる。しかし、この第２の実施の形態では、プロー
ビングにより、ボンディングパッド２１，２２の太幅部
Ｂ表面が変形したとしても、その部分はボンディングに
は使用されないから、バンプによる接続状態を悪化させ
ることはない。
【００５６】なお、細幅部Ａの一部、例えば太幅部Ｂと
対向する部分をさらに幅狭に形成し、その幅狭部分には
バンプを形成しないように構成する。これにより、間隔
ｃをより小さくできるから、より狭ピッチ化することが
できる。
【００５７】また、複数設けられるボンディングパッド
２１，２２の中の一部のボンディングパッドにバンプを
形成しないように構成する。例えば、図２にＡ′として
示されるように、ボンディングパッド上に、バンプを形
成しないボンディングパッドを適宜に設ける。このよう
に、バンプを形成しないボンディングパッドを設けるこ
とにより、一部のパッドをドライバ出力以外の信号モニ
タなどに、利用することもできる。この点は、他の実施
の形態においても同様に構成することができる。
【００５８】この第２の実施の形態では、第１の実施の
形態と同様な効果を得ることができるほか、プロービン
グによりボンディングパッド２１，２２が変形した場合
でも、この部分にはバンプが形成されていないから基板
などとの接続に影響を受けることはなく、良好な接続状
態を実現することができる。
【００５９】図３は、本発明の第３の実施の形態にかか
るフリップチップ接続可能なＩＣのボンディングパッド
部分を拡大して示す図である。
【００６０】ＩＣ３０の表面に第１ボンディングパッド
３１，第２ボンディングパッド３２がそれぞれ複数設け
られる。第１ボンディングパッド３１は、直線上に直列
に接続された第１所定長ｄ１の細幅部Ａと第２所定長ｄ
２の太幅部Ｂとから構成されており、第２ボンディング
パッド３２は、直線上に直列に接続された第１所定長ｄ
１の細幅部Ａと第２所定長ｄ２より長くかつ細幅部Ａよ
りも細い幅で保護膜で覆われた連絡配線Ｃを介して接続
された第２所定長ｄ２の太幅部Ｂとから構成されてい
る。
【００６１】これら第１，第２ボンディングパッド３
１，３２の太幅部Ｂ側がＩＣ３０の一端部側に位置し、
細幅部Ａが他端部側に位置し、第１ボンディングパッド
３１の細幅部Ａが隣接する第２ボンディングパッド３２
の細幅部Ａに対向するように、交互にかつ列状に配置さ
れている。なお、細幅部Ａ側あるいは太幅部Ｂ側のいず
れの側がＩＣ３０の外側に配置されてもよい。
【００６２】また、各ボンディングパッド３１，３２に
は、細幅部Ａにのみ、斜線で示すように、バンプが形成
されている。
【００６３】さて、このようにボンディングパッド３
１，３２が形成されているＩＣ３０がフリップされて、
即ちフェースダウンで、接続相手側の基板、例えば図５
で示したＬＣＤ表示装置５０のガラス基板５１に、はん
だ或いはＡＣＦ等の接続手段によりフリップチップ接続
される。このとき、ガラス基板５１の電極５３ａに各ボ
ンディングパッド３１，３２が対応するように位置合わ
せされている。以下、接続手段として、ＡＣＦを用いる
こととして説明する。
【００６４】この実施の形態で、細幅部Ａの幅ａ、細幅
部Ａ間の間隔ｃ、太幅部Ｂの幅ｂの各寸法を、それぞれ
第１の実施の形態におけると同様に設定する。
【００６５】細幅部Ａの長さｄ１は、必要な接触押圧面
積を同様に２５００μｍ２とすると、電極５３ａの幅及
び細幅部Ａの幅ａは２０μｍであるから、１２５μｍ
（＝２５００／２０）となる。
【００６６】太幅部Ｂの長さｄ２は、ボンディングパッ
ド３１、３２に対する試験装置の位置合わせ精度やプロ
ーブ先端寸法及びプローブ押し当て後のスクラブなどを
考慮して任意に設定することができ、例えばその幅ｂと
同じく６０μｍとする。
【００６７】このように細幅部の長さｄ１，太幅部の長
さｄ２を設定することにより、長い方の第２ボンディン
グパッド３２の全長ｄ０はほぼｄ１＋２ｄ２（＝２４５
μｍ）となる。
【００６８】一方、ボンディングパッドのピッチｐは、
細幅部の幅ａとボンディングパッド間の間隔ｃの和、即
ちｐ＝ａ＋ｃ（＝４０μｍ）でよいから、従来のボンデ
ィングパッドのピッチ（対応させると、ｐ＝ｂ＋ｃ＝８
０μｍ）より小さくなることはもちろんであるが、第
１，第２の実施の形態におけるボンディングパッドのピ
ッチ（ｐ＝（ａ＋ｂ＋２ｃ）／２＝６０μｍ）よりさら
に小さくなる。
【００６９】このように、プロービングに関する太幅部
Ｂの寸法に実質的に左右されることなく、ボンディング
パッド作成やフリップチップ接続される基板などとの接
続に関する寸法ルールで、ＩＣのボンディングパッドや
基板などの電極寸法を決めることができる。
【００７０】また、ボンディングパッド３１，３２の太
幅部Ｂは、相手側基板の電極などとのボンディングには
使用されず、プロービングのみに使用されるから、図２
の第２の実施の形態におけると同様に、プロービングに
よりボンディングパッド３１，３２の太幅部Ｂの表面が
変形したとしても、その部分はボンディングには使用さ
れないから、バンプによる接続状態を悪化させることは
ない。
【００７１】また、ボンディングパッド３１，３２の形
状として、第１の実施の形態において説明したのと同様
に、具体的な形状としては種々の形状を採用することが
できる。
【００７２】この第３の実施の形態では、ボンディング
及び試験装置のプロービングに必要な面積を確保すると
ともに、多数設けられるボンディングパッドのピッチを
さらに小さくし、ＩＣを小型化することができ、また、
このＩＣがフリップチップ接続される相手側基板や相手
方ＩＣの電極間隔に対する制限を少なくすることができ
る。さらに、プロービングによりボンディングパッド３
１，３２が変形したとしても、その部分にはバンプは形
成されていないから、基板などとの接続に影響を受ける
ことはなく、良好な接続状態を実現することができる。
【００７３】図４は、本発明の第４の実施の形態にかか
るフリップチップ接続可能なＩＣのボンディングパッド
部分を拡大して示す図である。
【００７４】この図４の第４の実施の形態においては、
ＩＣ４０の表面に第１ボンディングパッド４１，第２ボ
ンディングパッド４２がそれぞれ複数設けられる。な
お、４３は、各パッド４１，４２と図示しない内部回路
とを接続する配線である。
【００７５】第１ボンディングパッド４１は、直線上に
直列に接続された第１所定長ｄ１の細幅部Ａと第２所定
長ｄ２の太幅部Ｂとから構成されており、太幅部Ｂ側が
ＩＣ４０の一端部側に位置し、細幅部Ａが他端部側に位
置している。ボンディングパッド４２は、同様に直線上
に直列に接続された第１所定長ｄ１の細幅部Ａと第２所
定長ｄ２の太幅部Ｂとから構成されているが、細幅部Ａ
側がＩＣ４０の一端部側に位置し、太幅部Ｂが他端部側
に位置している。
【００７６】これら第１ボンディングパッド４１の細幅
部Ａが隣接する第２ボンディングパッド４２の細幅部Ａ
に対向するように、交互にかつ列状に配置されている。
【００７７】また、各ボンディングパッド４１，４２に
は、斜線で示すように、細幅部Ａにのみ、もしくは細幅
部Ａの一部に、バンプが形成されている。
【００７８】このように図４の第４の実施の形態では、
図３の第３の実施の形態と比較して、第２ボンディング
パッド４２の太幅部Ｂが、第１ボンディングパッド４１
の太幅部Ｂと逆の端部側に位置している点で異なってお
り、その他の点は同様である。
【００７９】この第２ボンディングパッド４２の太幅部
Ｂが、第１ボンディングパッド４１の太幅部Ｂと逆の端
部側に位置していることにより、細幅部Ａと太幅部Ｂと
を接続する連結配線が不要となる。
【００８０】この第４の実施の形態では、第３の実施の
形態と同様な効果を得ることができるほか、ボンディン
グパッド４１，４２の製作が容易になる。
【００８１】以上の第１〜第４の実施の形態で説明した
ＩＣを、フリップし、例えば図５に示されるようなＬＣ
Ｄガラス基板５１にフリップチップ接続して全体として
小型化されたＬＣＤ表示装置を構成する。また、他のＩ
Ｃにチップオンチップして複合ＩＣを構成する。このよ
うに、本発明の各実施の形態のＩＣを基板や他のＩＣに
フリップチップボンディングして小型化された電子装置
を構成することができる。
【００８２】
【発明の効果】請求項１記載の半導体集積回路装置によ
れば、ボンディング及び試験装置のプロービングに必要
な面積を確保するとともに、多数設けられるボンディン
グパッドのピッチを小さくすることができる。
【００８３】請求項２記載の半導体集積回路装置によれ
ば、さらに、太幅部にもバンプを形成しボンディングす
るから、ボンディングパッドの長さ及び基板の電極の長
さを短くすることができる。
【００８４】請求項３記載の半導体集積回路装置によれ
ば、さらに、プロービングによりボンディングパッドが
変形した場合でも、その部分にはバンプは形成されてい
ないから、基板などとの接続に影響を受けることはな
く、良好な接続状態を実現することができる。
【００８５】請求項４記載の半導体集積回路装置によれ
ば、ボンディング及び試験装置のプロービングに必要な
面積を確保するとともに、多数設けられるボンディング
パッドのピッチをさらに小さくし、ＩＣを小型化するこ
とができる。
【００８６】請求項５記載の半導体集積回路装置によれ
ば、ボンディング及び試験装置のプロービングに必要な
面積を確保するとともに、多数設けられるボンディング
パッドのピッチをさらに小さくし、ＩＣを小型化するこ
とができる。また、細幅部と太幅部とを接続する連結配
線が不要となるから、ボンディングパッドの作成が容易
になる。
【００８７】請求項６記載の半導体集積回路装置によれ
ば、さらに、プロービングによりボンディングパッドが
変形した場合でも、その部分にはバンプは形成されてい
ないから、基板などとの接続に影響を受けることはな
く、良好な接続状態を実現することができる。
【００８８】請求項７記載の電子装置によれば、請求項
１〜６に記載の半導体集積回路装置を、基板や他の半導
体集積回路装置にフリップチップボンディングして小型
化された電子装置を構成することができる。
【図面の簡単な説明】
【図１】第１の実施の形態にかかるＩＣのボンディング
パッド部分を示す図。
【図２】第２の実施の形態にかかるＩＣのボンディング
パッド部分を示す図。
【図３】第３の実施の形態にかかるＩＣのボンディング
パッド部分を示す図。
【図４】第４の実施の形態にかかるＩＣのボンディング
パッド部分を示す図。
【図５】LCDドライブＩＣをフリップチップ接続してい
るＬＣＤ表示装置の概略構成図。
【図６】従来のＩＣの一部を拡大して示す図。
【符号の説明】
１０、２０，３０，４０ 半導体集積回路装置（ＩＣ） １１，２１，３１，４１ 第１ボンディングパッド １２，２２，３２，４２ 第２ボンディングパッド １３，４３ 内部回路への配線 Ａ 細幅部 Ｂ 太幅部 ｐ ボンディングパッドのピッチ ａ 細幅部Ａの幅 ｂ 太幅部Ｂの幅 ｃ ボンディングパッド間の間隔

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 内部回路に接続された複数のボンディン
    グパッドを有し、フリップチップ接続可能な構造の半導
    体集積回路装置において、 上記複数のボンディングパッドは、直線上に直列に接続
    された細幅部と太幅部を有しており、 一端部側に前記細幅部が位置し、他端部側に前記太幅部
    が位置する第１ボンディングパッドと、前記一端部側に
    前記太幅部が位置し、前記他端部側に前記細幅部が位置
    する第２ボンディングパッドとが、太幅部が隣接する他
    のボンディングパッドの細幅部に対向するように、交互
    にかつ列状に配置されていることを特徴とする半導体集
    積回路装置。
  2. 【請求項２】 請求項１記載の半導体集積回路装置にお
    いて、前記太幅部及び前記細幅部の両方にバンプが形成
    されていることを特徴とする半導体集積回路装置。
  3. 【請求項３】 請求項１記載の半導体集積回路装置にお
    いて、前記細幅部のみにバンプが形成されていることを
    特徴とする半導体集積回路装置。
  4. 【請求項４】 内部回路に接続された複数のボンディン
    グパッドを有し、フリップチップ接続可能な構造の半導
    体集積回路装置において、 上記複数のボンディングパッドは、直線上に直列に接続
    された細幅部と太幅部を有する第１ボンディングパッド
    と、直線上に直列に接続された細幅部とこの細幅部に連
    絡配線を介して接続された太幅部を有する第２ボンディ
    ングパッドとからなり、 前記第１ボンディングパッドの前記細幅部が隣接する前
    記第２ボンディングパッドの前記細幅部に対向するよう
    に、交互にかつ列状に配置されていることを特徴とする
    半導体集積回路装置。
  5. 【請求項５】 内部回路に接続された複数のボンディン
    グパッドを有し、フリップチップ接続可能な構造の半導
    体集積回路装置において、 上記複数のボンディングパッドは、直線上に直列に接続
    された細幅部と太幅部を有しており、 一端部側に前記細幅部が位置し、他端部側に前記太幅部
    が位置する第１ボンディングパッドと、前記一端部側に
    前記太幅部が位置し、前記他端部側に前記細幅部が位置
    する第２ボンディングパッドとが、細幅部が隣接する他
    のボンディングパッドの細幅部に対向するように、交互
    にかつ列状に配置されていることを特徴とする半導体集
    積回路装置。
  6. 【請求項６】 請求項４，５記載の半導体集積回路装置
    において、前記細幅部のみにバンプが形成されているこ
    とを特徴とする半導体集積回路装置。
  7. 【請求項７】 請求項１〜６記載の半導体集積回路装置
    が、基板或いは他の半導体集積回路装置にフリップチッ
    プボンディングされていることを特徴とする電子装置。
JP2001243672A 2001-08-10 2001-08-10 半導体集積回路装置及びそれを用いた電子装置 Pending JP2003060051A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001243672A JP2003060051A (ja) 2001-08-10 2001-08-10 半導体集積回路装置及びそれを用いた電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001243672A JP2003060051A (ja) 2001-08-10 2001-08-10 半導体集積回路装置及びそれを用いた電子装置

Publications (1)

Publication Number Publication Date
JP2003060051A true JP2003060051A (ja) 2003-02-28

Family

ID=19073728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001243672A Pending JP2003060051A (ja) 2001-08-10 2001-08-10 半導体集積回路装置及びそれを用いた電子装置

Country Status (1)

Country Link
JP (1) JP2003060051A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
JP2006278442A (ja) * 2005-03-28 2006-10-12 Casio Comput Co Ltd 電子部品の導通設置構造とその製造装置
JP2008192816A (ja) * 2007-02-05 2008-08-21 Sanyo Electric Co Ltd 半導体チップ及びその位置合わせ方法
JP2008252126A (ja) * 2008-06-30 2008-10-16 Matsushita Electric Ind Co Ltd 半導体装置
JP2009218264A (ja) * 2008-03-07 2009-09-24 Elpida Memory Inc 半導体装置
US7638886B2 (en) 2005-08-03 2009-12-29 Seiko Epson Corporation Semiconductor device and semiconductor chip
JP2011002582A (ja) * 2009-06-17 2011-01-06 Hitachi Displays Ltd 表示装置
US8212366B2 (en) 2003-03-27 2012-07-03 Panasonic Corporation Semiconductor device
EP2942809A1 (en) * 2014-04-14 2015-11-11 Renesas Electronics Corporation Semiconductor device with a plurality of pads and method of manufacturing the same
KR20170047487A (ko) * 2015-10-23 2017-05-08 동우 화인켐 주식회사 전극 접속 패드 및 이를 포함하는 전자 소자
CN107204346A (zh) * 2017-07-27 2017-09-26 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
US20210307171A1 (en) * 2020-03-31 2021-09-30 Samsung Display Co., Ltd. Flexible circuit board and display apparatus including the same
CN114093262A (zh) * 2021-11-18 2022-02-25 合肥维信诺科技有限公司 显示面板和显示装置
US11569137B2 (en) 2020-09-03 2023-01-31 Samsung Electronics Co., Ltd. Semiconductor packages

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164620A (ja) * 1998-11-27 2000-06-16 Matsushita Electric Ind Co Ltd 半導体集積回路装置及び半導体集積回路装置の組立方法
JP2000299343A (ja) * 1999-04-15 2000-10-24 Hitachi Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164620A (ja) * 1998-11-27 2000-06-16 Matsushita Electric Ind Co Ltd 半導体集積回路装置及び半導体集積回路装置の組立方法
JP2000299343A (ja) * 1999-04-15 2000-10-24 Hitachi Ltd 半導体装置

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8456024B2 (en) 2003-03-27 2013-06-04 Panasonic Corporation Semiconductor device having a pad-disposition restriction area
US8212366B2 (en) 2003-03-27 2012-07-03 Panasonic Corporation Semiconductor device
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
JP4650050B2 (ja) * 2005-03-28 2011-03-16 カシオ計算機株式会社 電子部品の導通設置方法及び液晶表示素子の製造方法
JP2006278442A (ja) * 2005-03-28 2006-10-12 Casio Comput Co Ltd 電子部品の導通設置構造とその製造装置
US7638886B2 (en) 2005-08-03 2009-12-29 Seiko Epson Corporation Semiconductor device and semiconductor chip
JP2008192816A (ja) * 2007-02-05 2008-08-21 Sanyo Electric Co Ltd 半導体チップ及びその位置合わせ方法
JP2009218264A (ja) * 2008-03-07 2009-09-24 Elpida Memory Inc 半導体装置
JP2008252126A (ja) * 2008-06-30 2008-10-16 Matsushita Electric Ind Co Ltd 半導体装置
JP2011002582A (ja) * 2009-06-17 2011-01-06 Hitachi Displays Ltd 表示装置
EP2942809A1 (en) * 2014-04-14 2015-11-11 Renesas Electronics Corporation Semiconductor device with a plurality of pads and method of manufacturing the same
US9391035B2 (en) 2014-04-14 2016-07-12 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9761541B2 (en) 2014-04-14 2017-09-12 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US10283458B2 (en) 2014-04-14 2019-05-07 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US11810869B2 (en) 2014-04-14 2023-11-07 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US10923437B2 (en) 2014-04-14 2021-02-16 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US11482498B2 (en) 2014-04-14 2022-10-25 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
KR102354030B1 (ko) * 2015-10-23 2022-01-20 동우 화인켐 주식회사 전극 접속 패드 및 이를 포함하는 전자 소자
KR20170047487A (ko) * 2015-10-23 2017-05-08 동우 화인켐 주식회사 전극 접속 패드 및 이를 포함하는 전자 소자
CN107204346A (zh) * 2017-07-27 2017-09-26 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN107204346B (zh) * 2017-07-27 2019-09-24 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
EP3890452A1 (en) * 2020-03-31 2021-10-06 Samsung Display Co., Ltd. Flexible circuit board and display apparatus including the same
US20210307171A1 (en) * 2020-03-31 2021-09-30 Samsung Display Co., Ltd. Flexible circuit board and display apparatus including the same
US11627660B2 (en) 2020-03-31 2023-04-11 Samsung Display Co., Ltd. Flexible circuit board and display apparatus including ihe same
US11569137B2 (en) 2020-09-03 2023-01-31 Samsung Electronics Co., Ltd. Semiconductor packages
US12027432B2 (en) 2020-09-03 2024-07-02 Samsung Electronics Co., Ltd. Semiconductor packages
CN114093262A (zh) * 2021-11-18 2022-02-25 合肥维信诺科技有限公司 显示面板和显示装置
CN114093262B (zh) * 2021-11-18 2023-12-15 合肥维信诺科技有限公司 显示面板和显示装置

Similar Documents

Publication Publication Date Title
JP4036863B2 (ja) 液晶ディスプレイパネルに接合した電子装置の接触抵抗を測る方法および、この測定方法用の液晶ディスプレイ
JP4521611B2 (ja) 半導体集積回路装置の製造方法
KR100240431B1 (ko) 표시 장치(Display Apparatus)
JP2003060051A (ja) 半導体集積回路装置及びそれを用いた電子装置
JP5539346B2 (ja) 半導体チップおよびその実装構造
US20130075897A1 (en) Semiconductor integrated circuit device for driving display device and manufacturing method thereof
US7394164B2 (en) Semiconductor device having bumps in a same row for staggered probing
JP2002062315A (ja) コンタクトストラクチャ
US6946860B2 (en) Modularized probe head
JP2002252249A (ja) 金属バンプ
KR20080033109A (ko) 반도체 장치 및 그 제조 방법
US7786478B2 (en) Semiconductor integrated circuit having terminal for measuring bump connection resistance and semiconductor device provided with the same
JP2007212472A (ja) 半導体集積回路の製造方法及びプローブカード
US20110049514A1 (en) Tcp type semiconductor device
JPH10206464A (ja) プローブ装置
US20060091535A1 (en) Fine pitch bonding pad layout and method of manufacturing same
JP2011064705A (ja) 半導体集積回路の製造方法
JPH11201990A (ja) プローブユニット
JP2002246404A (ja) バンプ付き半導体素子
US20050275099A1 (en) Semiconductor apparatus and method of manufacturing semiconductor apparatus
JPH05190600A (ja) 表示装置の実装構造
US20240030123A1 (en) Electronic apparatus
JPH09113538A (ja) バンププローブ装置
JP2001085826A (ja) 配線基板
JPH11224915A (ja) 半導体接続用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080807

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090121

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120131