JP2011002582A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2011002582A
JP2011002582A JP2009144604A JP2009144604A JP2011002582A JP 2011002582 A JP2011002582 A JP 2011002582A JP 2009144604 A JP2009144604 A JP 2009144604A JP 2009144604 A JP2009144604 A JP 2009144604A JP 2011002582 A JP2011002582 A JP 2011002582A
Authority
JP
Japan
Prior art keywords
terminal
contact hole
wiring
metal
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009144604A
Other languages
English (en)
Other versions
JP5547427B2 (ja
Inventor
Akira Yanagisawa
昌 柳澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2009144604A priority Critical patent/JP5547427B2/ja
Priority to US12/816,544 priority patent/US8629965B2/en
Publication of JP2011002582A publication Critical patent/JP2011002582A/ja
Priority to US14/148,935 priority patent/US9097920B2/en
Application granted granted Critical
Publication of JP5547427B2 publication Critical patent/JP5547427B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 高精細化によって配線間のピッチが小さくなった場合であっても、ICドライバと接続する端子の面積、および端子におけるコンタクトホールのための所定の面積を確保でき、配線のパターニングを可能とした表示装置の提供。
【解決手段】 表示領域内に走行する複数の信号線が端子配線を介して前記表示領域外に形成された端子群の各端子に引き出され、前記各端子は、隣接するもの同士で端子配線の走行方向にずれをもって配置された少なくとも第1端子と第2端子とを有する表示装置であって、
第1端子および第2端子は、それぞれ、透明導電膜をコンタクトホールの形成領域外における端子配線に重ねて延在させ、かつ、コンタクトホールの形成領域における端子配線の幅よりも狭い幅を有して構成させている。
【選択図】図1

Description

本発明は表示装置に係り、特に、表示装置の小型化、画面の高精細化、あるいはICドライバの小型化にともない、ピッチが小さくなった配線とICドライバ等との接続技術に関する。
液晶表示装置は、画素電極および薄膜トランジスタ(TFT)等がマトリックス状に形成されたTFT基板に、画素電極と対応する箇所にカラーフィルタ等が形成された対向基板が設置され、TFT基板と対向基板との間に液晶が挟持されて構成されている。そして液晶の分子によって光の透過率を画素ごとに制御することによって画像を形成している。
TFT基板には、縦方向に延在し横方向に配列した複数の映像信号線と、横方向に延在し縦方向に配列した複数の走査信号線とが形成され、映像信号線と走査信号線とで囲まれた領域に画素が形成される。画素は主として画素電極とスイッチング素子である薄膜トランジスタ(TFT)から構成される。このようにマトリックス状に形成された多数の画素によって表示領域が形成される。TFT基板の表示領域には、TFTが形成され、この上に無機パッシべーション膜が形成され、その上に画素電極が形成される。無機パッシべーション膜としてはたとえばSiNなどの絶縁膜が形成され、画素電極としてはたとえばITO(Indium Tin Oxide)などの透明導電膜が使用される。
TFT基板の表示領域の外側の周囲には、映像信号線に信号(映像信号)を供給するための端子群、走査信号線に信号(走査信号)を供給するための端子群などが形成されている。そして、これらの端子群にはICドライバ(ドライバチップ)のバンプが接続される。ここで、画面が高精細化するにしたがって、ICドライバと接続する端子の数が多くなり、端子間ピッチも小さくなる。また、ICドライバの小型化にともなうバンプピッチの縮小化も端子間のピッチが小さくなる要因となっている。そうするとICドライバに形成されたバンプと端子とを接続する面積が充分に確保できなくなる。下記特許文献1には、配線ピッチがICドライバのバンプピッチよりも小さい場合、配線とバンプとの接続を数段に分けて行うことによって、バンプのピッチと配線のピッチとの整合をとる構成が記載されている。
表示装置が小型化し、表示領域周辺の額縁を小さくした場合、特に走査信号線の引き出し線を表示装置の一辺に集める構成が採られる。この場合、前記引き出し線を全て一平面で引き回すと大きな面積を必要とする。これを回避するため、絶縁膜を介して前記引き出し線を立体的に(多層に)引き出すことによって、引き出すための面積を節約することができる。このような構成はたとえば下記特許文献2に記載がある。
また、表示装置の製造過程において、ICドライバを搭載する前の段階で、表示装置に形成された配線にショート等が無いか否かを検査することが行われる。この段階で配線ショート等の不良が発見されれば、不良の表示装置に対してその後の工程を行う必要がなく、製造コストの削減ができる。この場合、検査の際に駆動されるTFTスイッチ等は、ICドライバの搭載領域に、すなわち、後に搭載されるICドライバによって目視されない領域に形成される。下記特許文献3は、このような検査工程を可能とする表示装置の構成が記載されている。
特開2008−020791号公報 特開2004−53702号公報 特開2008−9246号公報
表示装置の高精細化、狭額縁化、ICドライバの小型化がさらに進むと、配線のピッチがさらに小さくなる。液晶表示装置等では、表示領域外においては、配線を外気から保護するために、配線はパッシべーション膜等の絶縁膜によって覆われて保護されている。しかし、ICドライバのバンプ等と接続する箇所においては、この絶縁膜にコンタクトホールを形成して、配線を露出させる必要がある。そして、このコンタクトホール部において、配線が腐食されないように、コンタクトホール部を化学的に安定な透明導電膜、たとえばITOによって被覆する。
コンタクトホールを形成するためには、所定の面積が必要である。また、端子とバンプとの間の接続の信頼性を確保するためには、所定のコンタクトのための面積が必要である。コンタクトホール用の面積を確保するために、あるいは、端子とバンプとの間のコンタクトのための面積を確保するために、端子の配置を千鳥状あるいは特許文献1に記載のように数段に分ける配置をとることができる。しかし、このような構成を採用した場合、平行して延在する他の配線の領域が狭められることになる。そうすると、配線幅と配線間隔が配線の加工精度よりも小さくなる場合がある。
本発明の目的は、高精細化によって配線間のピッチが小さくなった場合であっても、ICドライバと接続する端子の面積、および端子におけるコンタクトホールのための所定の面積を確保でき、配線のパターニングを可能とした表示装置を提供することにある。
本発明の構成は、たとえば、以下のようなものとすることができる。
(1)本発明の表示装置は、表示領域内に延在する信号線が端子配線を介して前記表示領域外に形成された端子に接続され、
前記端子は、端子配線の延在方向にずれをもって配置された第1端子と第2端子とを有する表示装置であって、
前記第1端子を備える第1端子配線は、前記表示領域側から延びる第1SDメタルと、第1ゲートメタルと、第1透明導電膜とを備え、前記第1透明導電膜は前記第1SDメタルの幅広の部分に形成された第1コンタクトホールと前記第1ゲートメタルの幅広の部分に形成された第2コンタクトホールを被い且つ前記第1SDメタルと前記第1ゲートメタルとに接続して第1乗り換え部を構成し、
前記第1端子は、前記第1透明導電膜を延在させ、かつ、前記第1コンタクトホールおよび前記2コンタクトホールの形成領域における幅よりも狭い幅を有して構成され、
前記第2端子を備える第2端子配線は、前記表示領域側から延びる第2ゲートメタルと、第2SDメタルと、第2透明導電膜とを備え、前記第2透明導電膜は前記第2ゲートメタルの幅広の部分に形成された第3コンタクトホールと前記第2SDメタルの幅広の部分に形成された第4コンタクトホールを被い且つ前記第2ゲートメタルと前記第2SDメタルとに接続して第2乗り換え部を構成し、
前記第2端子は、前記第2透明導電膜を延在させ、かつ、前記3コンタクトホールおよび第4コンタクトホールの形成領域における幅よりも狭い幅を有して構成され、
近接する前記第1端子配線の前記第1乗り換え部は、前記第1端子配線の延在方向にずれて配置され、前記第1乗り換え部に隣接する第2端子配線は前記第1乗り換え部との干渉を避けて屈曲して形成され、
近接する前記第2端子配線の前記第2乗り換え部は、前記第2端子配線の延在方向にずれて配置され、前記第2乗り換え部に隣接する第1端子配線は前記第2乗り換え部との干渉を避けて屈曲して形成されていることを特徴とする。

(2)本発明の表示装置は、表示領域内に走行する複数の信号線が、それぞれ、端子配線を介して前記表示領域外に形成された端子群の各端子に引き出されるとともに、検査用配線との接続を図る検査用薄膜トランジスタに接続され、
前記各端子は、隣接するもの同士で端子配線の走行方向にずれをもって配置された少なくとも第1端子と第2端子とを有する表示装置であって、
前記第1端子を備える第1端子配線は、前記表示領域側からのゲートメタルがSDメタルに乗り換えられることによって構成され、前記乗り換え部は、前記ゲートメタルの前記SDメタルに隣接する幅広の部分に形成された第1コンタクトホールと前記SDメタルの前記ゲートメタルに隣接する幅広の部分に形成された第2コンタクトホールを共通に被う透明導電膜によってなされ、
前記第1端子は、前記透明導電膜を前記第1コンタクトホールおよび前記第2コンタクトホールの形成領域外における前記第1端子配線に重ねて延在され、前記第1コンタクトホールおよび前記第2コンタクトホールの形成領域における幅よりも狭い幅を有して構成され、
前記第2端子を備える第2端子配線は、前記表示領域側からのSDメタルによって構成され、
前記第2端子は、前記SDメタルの幅広の部分に形成された第3コンタクトホールを通して接続された透明導電膜を前記第3コンタクトホールの形成領域外において前記SDメタルに重ねて延在され、前記3コンタクトホールの形成領域における幅よりも狭い幅を有して構成され、
前記第1端子配線の前記乗り換え部は、近接するもの同士で前記第1端子配線の走行方向にずれをもって配置され、前記乗り換え部に隣接する第2端子配線は前記乗り換え部との干渉を避けて屈曲して形成され、
前記第2端子配線の前記第3コンタクトホールの形成領域は、近接するもの同士で前記第2端子配線の走行方向にずれをもって配置され、前記第3コンタクトホールの形成領域に隣接する第1端子部は前記第3コンタクトホールの形成領域との干渉を避けて屈曲して形成されていることを特徴とする。
(3)本発明の表示装置は、表示領域内に走行する複数の信号線が端子配線を介して前記表示領域外に形成された端子群の各端子に引き出され、
前記各端子は、隣接するもの同士で端子配線の走行方向にずれをもって配置された少なくとも第1端子と第2端子とを有し、
前記各端子配線は同層のメタルから構成されている表示装置であって、
前記第1端子を備える第1端子配線は幅広の部分を有し、前記第1端子は、前記第1端子配線の前記幅広の部分に形成された第1コンタクトホールを通して接続された透明導電膜を前記第1コンタクトホールの形成領域外において前記端子配線に重ねて前記第2端子側に延在させ、前記第1コンタクトホールの形成領域における幅よりも狭く形成して構成され、
前記第2端子を備える第2端子配線は幅広の部分を有し、前記第2端子は、前記第2端子配線の幅広の部分に形成された第2コンタクトホールを通して接続された透明導電膜を前記第2コンタクトホールの形成領域外において前記端子配線に重ねて前記第1端子側に延在させ、前記第2コンタクトホールの形成領域における幅よりも狭く形成して構成され、
前記第1端子配線の前記第1コンタクトホールの形成領域は、近接するもの同士で前記第1端子配線の走行方向にずれをもって配置され、前記第1コンタクトホールの形成領域に隣接する第2端子配線は前記第1コンタクトホールの形成領域との干渉を避けて屈曲して形成され、
前記第2端子配線の前記第2コンタクトホールの形成領域は、近接するもの同士で前記第2端子配線の走行方向にずれをもって配置され、前記第2コンタクトホールの形成領域に隣接する第1端子配線は前記第2コンタクトホールの形成領域との干渉を避けて屈曲して形成されていることを特徴とする。
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
本発明のその他の効果については、明細書全体の記載から明らかにされる。
本発明の表示装置の実施例1の平面図である。 図1のb−b線における断面図である。 図1のc−c線における断面図である。 図1のd−d線における断面図である。 本発明の表示装置の実施例2の平面図である。 図5のb−b線における断面図である。 本発明の表示装置の実施例3の平面図である。 図7のb−b線における断面図である。 図7のc−c線における断面図である。 表示装置の外形を示す斜視図である。 表示装置とICドライバとの接続を示す説明図である。 表示装置の端子構造の例を示す平面図である。 図12のb−b線における断面図である。 表示装置の端子構造の他の例を示す平面図である。 図14のb−b線における断面図である。 図14のc−c線における断面図である。 図14のd−d線における断面図である。 表示装置の端子構造の他の例を示す平面図である。 図18のb−b線における断面図である。 図18、図19に示す構造の不都合を示す説明図である。
本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
ここで、本発明の具体的な端子構成を説明するに先立って、本発明が適用される液晶表示装置、および、その端子部の構成について説明する。本明細書においては、液晶表示装置を例に挙げて説明するが、たとえば有機EL表示装置等の他の表示装置についても適用できる。
図10は、本発明が適用される液晶表示装置の概略を示す図である。図10は、携帯電話等に使用される小型の液晶表示装置を示している。図10において、画素電極、薄膜トランジスタ(TFT)等がマトリックス状に形成されたTFT基板100に、対向基板200が対向して配置されている。対向基板200にはカラーフィルタがTFT基板100の画素電極に対応して形成され、カラー用画素を形成している。TFT基板100と対向基板200の間には液晶が挟持されている。液晶が挟持された領域は多数の画素からなる表示領域を構成するようになっている。
表示領域には、図示していないが、複数の走査信号線と、これら走査信号線と交差する複数の映像信号線とが形成され、これら信号線に所定の信号を供給することによって、前記画素を駆動でき、これら信号線はその端子(図11において符号10で示す)を通して後述のICドライバ300に接続されている。
TFT基板100の対向基板200から露出された領域には、前記画素のそれぞれを駆動するICドライバ300が搭載され、外部から前記ICドライバ300に電源、信号等を供給するためのフレキシブル配線基板500が接続されている。ICドライバ300は、図11に示すように、異方性導電フィルム400を介してTFT基板100上の端子10に接続されている。
TFT基板100上に形成された端子10は、後述で明らかとなるように、配線メタル、コンタクトホール、透明導電膜(ITO)等で形成されているが、図11においては簡略化して示している。ICドライバ300はTFT基板100と対向する面においてバンプ310が形成され、これらバンプ310が異方性導電フィルム400を介して前記端子10に電気的に接続されている。異方性導電フィルム400は樹脂フィルムに導電性粒子410が分散されて構成されている。TFT基板100に対してICドライバ300を圧着することによって端子10とバンプ310は導電性粒子410によって電気的に接続されるようになる。
図12、図13は、TFT基板100に形成された端子部の詳細図である。図12は端子部の平面図である。図12の図中上側が表示領域となり図中下側がTFT基板100の端部となっている。図13は図12のb−b線における断面図である。図12において、配線ピッチが小さいために、端子10は千鳥配置に形成されている。図中横方向に隣接する端子10のピッチxはたとえば36μmとなっている。図12において、下層の端子配線15にはゲートメタル50が使用される。ここで、ゲートメタル50は、表示領域における薄膜トランジスタ(以下、TFTと称する場合がある)のゲート電極、あるいはゲート電極と同層の金属が使用されるので、この名称を用いる。なお、走査信号線もゲートメタル50で形成されている。ゲートメタル50としてはたとえばMoが使用される。図12に示すように、ゲートメタル50は、端子10の部分において、その前後の配線部分よりも幅が大きく形成されている。コンタクトホール40を形成するためである。図13に示すように、ゲートメタル50を被って、ゲート絶縁膜55、パッシべーション膜65が積層されて形成され、前記コンタクトホール40はパッシべーション膜65、ゲート絶縁膜55に形成されている。なお、ゲート絶縁膜55、パッシべーション膜65はゲートメタル50を保護するために形成されている。
前記コンタクトホール40はゲートメタル50の一部を露出させ、露出されたゲートメタル50を被うようにして透明導電膜であるITO30が形成されている。ITO30はゲートメタル50を保護するとともに、ICドライバ300のバンプ310との接続を図るために設けられる。ITO30はコンタクトホール40よりも幅広に形成されている。この実施例では、透明導電膜としてITOを用いているが他の透明導電膜であってもよい。図12において、ハッチが示された領域はITO30の形成領域を示し、点線枠はバンプ310の対向領域を示している。バンプ310はITO30とほぼ同じ形状で若干小さくなっている。なお、図13においては、バンプ310の図示を省略している。
このような構成は、上述したように、隣り合う端子10のピッチxが36μmとなっており、加工が可能となる。すなわち、端子部のゲートメタル50の幅を20μmとすると、千鳥配置された上の段において隣り合う端子10の間隙は16μmとなる。この間隙には一本の端子配線15が走行しており、この端子配線15の幅および隣接する端子10との間隔を、それぞれ、5.3μm程度に確保でき、通常の微細加工によって形成可能の範囲となる。このことは、隣り合う端子10のピッチxが36μmよりも小さくなると微細加工が困難となることを意味する。
配線間ピッチがさらに小さくなった場合に対応する端子部の構成の例が図14、図15、図16、図17である。図14は端子部の平面図である。図14の図中上側が表示領域となり図中下側がTFT基板100の端部となっている。図15は図14のb−b線における断面図、図16は図14のc−c線における断面図、図17は図14のd−d線における断面図である。図14、図15、図16、図17の特徴は端子部において端子配線15をゲートメタル50とSDメタル60の2層構造としていることである。ここで、SDメタル60は表示領域のTFTのソース・ドレイン電極と同じ層の金属が使用されるので、この名称を用いる。なお、映像信号線もSDメタルで形成されている。SDメタル60にはたとえばAlで用いられる。ゲートメタル50とSDメタル60との間はゲート絶縁膜55によって層間絶縁されている。なお、図14においてハッチが施されている領域がITO30である。
図14において、端子配線k、l、m、nは、表示領域からゲートメタル50によって引き出されている。端子配線kおよび端子配線mは端子部に入る前に配線用コンタクトホール42を介してSDメタル60に乗り換える。この構成を、図14の端子配線mにおけるd−dにおける断面である図17に示している。
図17において、表示領域側からゲートメタル50が配線用コンタクトホール42の部分まで延在している。配線用コンタクトホール42はゲート絶縁膜55とパッシべーション膜65に形成され、ゲートメタル50の一部を露出させる。一方、端子10側にはSDメタル60による端子配線15(端子配線m)が形成されている。端子10側では、パッシべーション膜65に端子用コンタクトホール41が形成され、端子配線15(端子配線m)であるSDメタル60の一部を露出させている。ITO30が配線用コンタクトホール42と端子用コンタクトホール41とを共通に被うことによって、ゲートメタル50と端子10とが接続されている。端子配線kも同様の構成となっている。
したがって、端子配線kおよび端子配線mは、SDメタル60が端子10の端子配線として使用されている。一方、端子配線lおよび端子配線nは表示領域から延在してきたゲートメタル50が端子10の端子配線として使用されている。このため、端子10の部分における幅が太い端子配線15(千鳥配置の図中上の段の場合はSDメタル60、図中下の段の場合はゲートメタル50)と、端子10の脇を走行する幅が狭い端子配線15(千鳥配置の図中上の段の場合はゲートメタル50、図中下の段の場合はSDメタル60)とは別な層で形成されている。フォトリソグラフィ技術における加工は、各層別に行われるので、露光時の解像度の問題は生じない。
この状態を図15に示す。図15において、端子用コンタクトホール41はITO30とSDメタル60とを接続している。幅が太い端子配線15(SDメタル60)の脇を走行する幅が狭い端子配線15はゲートメタル50で形成されている。こうすることによって、端子10用の端子配線を同一層に形成する場合に比較して、微細加工の裕度を上げることができる。すなわち、図15において、第1層であるゲートメタル50の配線間隔はd1であり、第2層のSDメタル60の配線間隔はd2であり、端子配線15を全て同じ層上に配置する場合の配線間の間隔d3と比較して大きくなる。
また、端子部の他の断面である図16に示すように、端子用コンタクトホール41はゲートメタル50とITO30とを接続している。幅が太い端子配線15(ゲートメタル50)の脇を走行する幅が狭い端子配線15はSDメタル60で形成されている。ゲートメタル50とSDメタル60とは別層で形成されているので、同一層に形成する場合に比較してフォト行程、特に露光の裕度を上げることができる。この場合、ゲートメタル50の間の間隔はd1であり、SDメタル60の間の間隔はd2となり、全ての配線を同一層として形成した場合の間隔d3に比較して大きくなる。
図14、図15、図16、図17の構成は、端子部の露光行程における解像度の問題を克服することができるが、端子部の配線を2層構造とすることを免れない。2層構造の場合は、フォト行程において、フォトマスク同士の合わせの問題が生ずる。また、2層配線において、マスクがずれて第1層のゲートメタル50と第2層のSDメタル60とがオーバーラップする場合も生じる。この場合、ICドライバ300のバンプ310を圧着する際に、絶縁膜が破壊されると、ゲートメタル50とSDメタル60との接触の憂いが生じ、この接触が異なる信号が印加される端子配線同士でなされる場合に問題が生じる。
このような問題を考慮すると、端子部の配線を1層で行えればそれにこしたことはない。図18、図19は、端子部の配線を1層で行い、露光の解像度の問題を克服した構成を示している。図18は端子部の平面図である。図18の図中上側が表示領域となり図中下側がTFT基板100の端部となっている。図19は図18のb-b線における断面図である。図18において、表示領域側からゲートメタル50による端子配線が延在している。ゲートメタル50は端子部において、幅の広い部分と幅の狭い部分とを有している。
ゲートメタル50の幅の広い部分には端子用コンタクトホール41が形成されている。端子用コンタクトホール41を形成するには、ある程度の幅が必要である。一方、端子部において、ゲートメタル50の幅の狭い部分にはコンタクトホール40は形成されていない。コンタクトホール40が形成されていなければ、ゲートメタル50は太くする必要はない。
この構成の特徴は、1個の端子10を第1部分11と第2部分12に分け、第1部分11においては、端子用コンタクトホール41を形成してゲートメタル50とITO30との接続を図る。一方、第2部分12においては、コンタクトホール40は形成せず、パッシべーション膜65上に、ITO30のみを形成する。この部分のITO30はICドライバ300のバンプ310との接続にのみ用いる。
図18において、端子部のITO30には、ハッチを施して示している。ITO30は第1部分11ではゲートメタル50とほぼ同じ外形であり、第2部分12(図中一点鎖線で示している)では、ゲートメタル50よりも幅が広くなっている。しかし、第2部分12におけるITO30の幅は第1部分11のITO30の幅よりも小さくなっている。
ICドライバ300のバンプ310に相当する部分は図18において、点線で示している。ICドライバ300のバンプ310の幅は第1部分11においては、ITO30の幅よりも小さく、第2部分12においては、ITO30の幅よりも僅かに大きくなっている。このように、端子用コンタクトホール41の面積は小さくなっているが、バンプ310とITO30との接触面積は従来とほとんど変わらないので、ICドライバ300と端子10との接着強度は充分に確保できる。
図19において、端子部の端子配線は全て同一の層で同一の材料(ゲートメタル50)によって形成されている。したがって、互いに隣接する端子配線は同一の層で形成されている。ゲートメタル50の幅は、端子用コンタクトホール41が形成されている第1部分11では広く、その他の部分(第2部分12を含む)では第1部分11よりも狭い。図19において、ゲートメタル50の上にはゲート絶縁膜55が形成され、ゲート絶縁膜55の上にはパッシべーション膜65が形成されている。端子配線lの第1部分11に相当する部分には端子用コンタクトホール41が形成され、ITO30とゲートメタル50とがコンタクトする。端子配線lの右隣には、端子配線mが所定の間隔をもって走行し、端子配線mのさらに右隣には、端子配線nの第2部分12が存在している。端子配線nの第2部分12に相当する部分では、ゲートメタル50の幅は小さく、端子配線mと同じ幅である。一方、端子配線nの上には、ゲート絶縁膜55およびパッシべーション膜65を介してITO30が存在している。このITO30は、端子配線nの第1部分11に形成された端子用コンタクトホール41によってゲートメタル50と接続されている。端子配線nの第2部分12におけるゲートメタル50の幅が小さいために、ゲートメタル50を同一平面上に形成しても、ゲートメタル50同士の間の間隔d4を露光によるパターニングが可能な大きさまで大きくすることができる。
以上の内容を図18に即して説明すると次の通りである。図18において、端子配線lは第1部分11において、ゲートメタル50の幅は第2部分12よりも大きくなっている。端子配線lに隣接するゲートメタル50による他の端子配線kおよび端子配線mは、第1部分11に隣接する領域では、端子配線lの第1部分11よりも配線幅が狭く、かつ、端子配線lの第1部分から遠ざかるように外側へ屈曲するように形成されている。端子配線kおよび端子配線mを外側に屈曲して形成したことによって、端子配線lの幅が太くなった第1部分11と、端子配線kあるいは端子配線mとの間隔を、露光によるパターニングが可能な範囲にまで大きくすることができる。
この場合、端子配線kおよび端子配線mを外側に屈曲させることにより、さらに隣の端子配線との距離が狭くなってしまうことが憂えられる。しかし、図18に示すように、たとえば、端子配線mの隣の端子配線nは端子10ではあるが、端子配線mが屈曲している部分においては、端子用コンタクトホール41は形成されていない。すなわち、端子10の第2部分12の構成となっている。そして、コンタクトホール40が形成されていない第2部分12の端子配線nの幅は他の部分と同じように細いままとなっている。したがって、端子配線nと端子配線mとの間隔は、露光によるパターニングが可能な程度にまで大きくすることができる。このような構成とすることによって、図18、図19における端子10同士の間のピッチxを34μm以下にまで小さくしても、露光による配線パターニングが可能になる。
しかしながら、この場合、ICドライバ300の搭載の際に、配線端子との間にずれが発生した場合にショートマージンが低くなるという不都合が生じる。
図20は、図19に対応する図で、各端子に接続されるバンプ310を備えるICドライバ300をも併せて描画した図である。これにより、端子配線lの第1部分11上のITO30(図中符号30aで示す)と、このITO30と接続されるICドライバ300のバンプ310(図中符号310aで示す)に隣接する他のバンプ310(図中符号310bで示す)との離間距離XT1と、端子配線nの第2部分上のITO30(図中符号30bで示す)と、このITO30bと接続されるICドライバ300のバンプ310bに隣接する他のバンプ310aとの離間距離XT2との関係が明らかになる。離間距離XT1は離間距離XT2に対して小さくなってしまう。離間距離XT1と離間距離XT2にこのような差が生じるのは、端子配線において第1部分11の幅と第2部分12の幅とに相違を有し、これらの幅に対応させてITO30を形成しているからである。この場合、端子配線間のピッチが小さくなると、端子配線lの第1部分11における端子について、ICドライバ300の搭載の際のずれ発生のショートマージンが低くなってしまうことになる。
以下に示す実施例では、ICドライバ300の搭載の際のずれによるショートマージンを向上させた構成を与える。
図1、図2、図3、図4は本発明の第1の実施例である。図1は実施例1の平面図である。図1の図中上側が表示領域となり図中下側がTFT基板100の端部となっている。図2は図1のb−b線における断面図、図3は図1のc−c線における断面図、図4は図1のd−d線における断面図である。この実施例1では、端子配線15はゲートメタル50とSDメタル60の2層構造となっている。本発明は、後述の実施例3で示すように、端子部の配線を1層で行う場合にも適用できるが、図14、図15、図16、図17における説明で示したフォト工程におけるマスク同士のずれによる不都合を許容できる場合には、端子配線15が2層構造となっていてもさしつかえなくなる。
図1において、たとえば端子配線k、mは、表示領域からSDメタル60によって引き出され、端子部に入る前に配線用コンタクトホール42および端子用コンタクトホール41を介してゲートメタル50に乗り換える。この場合の各端子配線15における乗り換えの箇所にあっては、上述した実施例と同様に、端子配線15の延在方向に若干ずれを有する千鳥配置となっている。端子配線mにおいて、図2に示すように、表示領域側からSDメタル60が配線用コンタクトホール42の部分まで延在している。配線用コンタクトホール42はパッシべーション膜65に対して形成され、SDメタル60の一部を露出させている。一方、端子10側には、ゲートメタル50による端子配線15(端子配線m)が形成されている。端子10側では、ゲート絶縁膜55およびパッシべーション膜65に対し端子用コンタクトホール41が形成され、端子配線15(端子配線m)であるゲートメタル50の一部を露出させている。この場合、配線コンタクトホール42、端子用コンタクトホール41は、SDメタル60とゲートメタル50、さらに端子10として機能する後述のITO30との電気的接続を図るために設けられている。すなわち、端子用コンタクトホール41が形成される箇所と、後述の端子10が形成される箇所は異なった部分に形成され、これら各部分は端子配線mの延在方向に隣接されて形成されている。このことから、端子用コンタクトホール41が形成される箇所において、端子配線mの延在方向に沿った長さが比較的短くなっており、これに伴い、ゲートメタル50の幅広の部分も比較的短く形成される。ITO30が配線用コンタクトホール42と端子用コンタクトホール41とを共通に被って形成されることによって、SDメタル60とゲートメタル50との電気的接続を図る。この場合、ITO30は図1中下側方向へゲートメタル50の延在方向に沿って重畳され、比較的大きな長さの端子10を構成する。この端子10の幅はゲートメタル50の幅より若干大きく形成され、配線用コンタクトホール42におけるSDメタル60および端子用コンタクトホール41におけるゲートメタル50の幅より小さく形成されている。端子配線kも同様の構成となっている。これにより、端子配線kおよび端子配線mの各端子10は、ICドライバ300のバンプ310(図中点線枠で示している)と対向される部分において、ゲートメタル50の上方にパッシべーション膜65を介して形成される構成となる。ここで、端子配線kおよび端子配線mの各端子10は千鳥配置における図中上段に配置される端子となっている。
一方、端子配線lおよび端子配線nは表示領域から延在してきたゲートメタル50が端子用コンタクトホール41を通して端子配線15と重畳されたITO30によって千鳥配置における図中下段に配置される端子10を構成するようになっている。たとえば端子配線lにおいて、図3に示すように、表示領域側からゲートメタル50が端子用コンタクトホール41の部分まで延在している。配線用コンタクトホール41はゲート絶縁膜55とパッシべーション膜65に対して形成され、ゲートメタル50の一部を露出させている。また、前記ゲートメタル50はSDメタル60に乗り換えられるようになっており、前記SDメタル60は、パッシべーション膜65に形成された配線用コンタクトホール42によって、その一部が露出されている。この場合、配線用コンタクトホール42、端子用コンタクトホール41は、ゲートメタル50とSDメタル60、さらに端子10として機能する後述のITO30との電気的接続を図るために設けられている。すなわち、端子用コンタクトホール41が形成される箇所と、後述の端子10が形成される箇所は異なった部分に形成され、これら各部分は端子配線lの延在方向に隣接されて形成されている。このことから、端子用コンタクトホール41が形成される箇所において、端子配線lの延在方向に沿った長さが比較的短くなっており、これに伴い、ゲートメタル50の幅広の部分も比較的短く形成される。ITO30が配線用コンタクトホール42と配線用コンタクトホール41とを共通に被って形成されることによって、ゲートメタル50とSDメタル60との電気的接続を図る。この場合、ITO30は図1中上側方向へゲートメタル55の延在方向に沿って重畳され、比較的大きな長さの端子10を構成する。この端子10の幅はゲートメタル50の幅より若干大きく形成され、端子用コンタクトホール41におけるゲートメタル50および配線用コンタクトホール42におけるSDメタル60の幅より小さく形成されている。端子配線nも同様の構成となっている。したがって、端子配線lおよび端子配線nの各端子10は、ICドライバ300のバンプ310(図中点線枠で示している)と接続される部分において、ゲートメタル50の上方にパッシべーション膜65を介して形成される構成となる。ここで、端子配線lおよび端子配線nの各端子10は千鳥配置における図中下段に配置される端子となっている。
なお、端子配線k、mにあって、端子配線lあるいはnの乗り換え部(配線用コンタクトホール42および端子用コンタクトホール41の形成領域)に隣接する部分は前記乗り換え部との干渉を避けるように屈曲されるように形成されている。また、端子配線l、nにあって、端子配線kあるいはmの乗り換え部(端子用コンタクトホール41および配線用コンタクトホール42の形成領域)に隣接する部分は前記乗り換え部との干渉を避けるように屈曲されるように形成されている。隣接する端子配線同士を近接させて配置させるためである。
図4は、千鳥配置における図中上段に配置される各端子10において、それらの並設方向に沿った断面を示す。図4においては、各端子10に接続されるバンプ310を備えるICドライバ300をも併せて描画している。図4において、基板100の上面にゲートメタル50からなる端子配線k、l、m、nが形成され、これら端子配線k、l、m、nの上面にはゲート絶縁膜55、およびパッシべーション膜65が積層されて形成される。そして、パッシべーション膜65の上面は、端子配線kおよび端子配線mに重畳するようにしてITO30からなる端子10が形成されている。ITO30のうちICドライバ300のバンプ310と接続される部分である端子10には、端子配線kあるいは端子配線mとのコンタクトを図る端子用コンタクトホール41は形成されていない。端子用コンタクトホール41は前記端子10の形成領域外において形成されている。このため、端子配線kおよび端子配線mに重畳して形成される端子10の幅は端子配線kおよび端子配線mの幅よりも若干大きく形成され、端子用コンタクトホール41に形成されるITO30の幅よりも小さな幅で形成されている。
これにより、端子配線k上のITO30(図中30aで示す)と、このITO30aと接続されるICドライバ300のバンプ310(図中310aで示す)に隣接する他のバンプ310(図中310bで示す)との離間距離XTと、端子配線m上のITO30(図中30bで示す)と、このITO30bと接続されるICドライバ300のバンプ310bに隣接する他のバンプ310aとの離間距離XTは、いずれかが小さくなってしまうということはなく、最大限の距離を確保できる。したがって、端子配線間のピッチが小さくなっても、ICドライバ300の搭載の際のずれ発生によるショートマージンを向上させることができる。
表示装置の製造過程において、ICドライバを搭載する前の段階で、表示装置に形成された配線にショート等が無いかを検査する工程が存在する。この検査を行うために必要なTFTスイッチ、検査配線等は、ICドライバの搭載領域に、すなわち、後に搭載されるICドライバによって目視されない領域に形成される。表示装置では、表示領域の面積を確保しつつ、外形寸法を小さくしたいという要求が強い。外形寸法を小さくするためには検査用のTFTスイッチ、検査配線等で占める領域をできるだけ小さくすることが望ましい。
図5、図6に示す実施例2は、端子部における配線ピッチを小さくするとともに、検査用TFT110あるいは検査用配線150が占める面積を小さくすることができる構成を示す。図5は本実施例の平面図である。図5の図中上側が表示領域となり図中下側がTFT基板100の端部となっている。図5において、図中上半分の領域TEはICドライバ300との接続のための端子部であり、領域TEの図中下側は、検査用TFT110が形成された領域TFTであり、さらにその図中下側は、検査用配線150が形成された領域TLとなっている。
図5の構成において、領域TEと領域TFTとの間に、端子配線15において、ゲートメタル50からSDメタル60に乗り換えるための乗り換え端子が形成された領域を必要しなくなっている。これにより、検査用のTFTスイッチ、検査配線等で占める領域を小さくすることができる。このような構成は、領域TEにおいて、各端子10の下層に走行する端子配線k、l、m、nをSDメタル60で構成することによって実現することができる。すなわち、図5において、端子配線k、mはたとえばゲートメタル50によって表示領域から引き出されており、端子10に至る前に、配線用コンタクトホール42および端子用コンタクトホール41を通してSDメタル60に乗り換えている。端子配線l、nはSDメタル60によって表示領域から引き出され、このSDメタルはそのまま走行されて端子用コンタクトホール41にまで延在されるようになっている。このことから、検査用TFT110が形成された領域TFTに至る手前において、端子配線k、l、m、nは全てSDメタル60によって形成されており、乗り換えを必要とすることなく、検査用TFT110のソース・ドレイン電極に接続させることができる。検査用TFT110は画素内のTFTと並行して形成され、そのソース・ドレイン電極はSDメタル60によって構成されるからである。
なお、前記領域TEにおける構成は、図1に示した構成と比較して、各端子10の下層に走行する端子配線k、l、m、nがSDメタル60で構成され、配線l、nにおいて乗り換え用の配線用コンタクトホールがないことに相違を有し、その他の構成は図1に示した構成と同様となっている。図6は、図1のb−b線における断面図である。図6において、端子10とICドライバ300のバンプ310との関係において、それらの大きさおよび位置等は図4に示した場合と同様となっている。このため、領域TEにおいては実施例1に示した効果を奏することができる。
図5に戻り、上述したように、検査用TFT110は画素内のTFTと同じプロセスで形成される。したがつて、検査用TFT110のソース・ドレイン電極SDメタル60となっている。なお、各端子配線k、l、m、nと接続される検査用TFT110のゲート電極112は共通に形成され、検査用TFT110は千鳥状に配置されていることから、ゲート電極112は蛇行状となっている。これにより、端子配線k、l、m、nと重畳される領域をできるだけ少なくし、容量を小さくしている。
検査用TFTのさらに図中下側には、配線のショート等を検査するための信号を供給するための検査用配線150が図中横方向に走行している。検査用配線150はゲートメタル50によって形成されている。なお、ゲートメタル50で形成された検査用配線150とSDメタル60で形成された検査用TFTのソース・ドレイン電極との間の乗り換えは、コンタクトホールを用いた上述の構成によって行われている。検査用配線150はたとえば4本からなり、図中横方向に走行している。このため、4系統の配線のショート等を検査することができる。この実施例では、端子配線として、ゲートメタル50とSDメタル60の2層配線を使用しているので、同層間の配線と異層間の配線のチェックをする必要があるからである。端子配線k−m間および端子配線l−n間において、同層間のチェックを行い、端子配線k−l間および端子配線l−m間および端子配線m−n間で異層間のチェックを行う。全配線はこの繰り返しによってチェックを行うことができる。したがって、検査用配線150は4本存在すれば、全ての端子配線のショート等をチェックすることができる。
なお、図5に示す検査用配線150は、一定幅で図中横方向に延在させているが、SDメタル60による端子配線15との容量を小さくするために、屈曲させることによって、端子配線との交差面積を小さくできる。また、SDメタル60による端子配線15とゲートメタル50による検査用配線150との間にゲート絶縁膜55とともに半導体層を層間絶縁膜とすることによって容量を小さくすることができる。
図7、図8、図9は、本発明の第3の実施例である。図7は実施例3の平面図である。図7の図中上側が表示領域となり図中下側がTFT基板100の端部となっている。図8は図7のb−b線における断面図、図9は図7のc−c線における断面図である。この実施例では、端子配線15はゲートメタル50のみの1層構造となっている。このようにした場合、端子配線15の形成においてマスクずれの憂いがないことから、たとえば図1、図2、図3、図4の場合の構成と比較した場合、隣接する端子同士の間隔を狭めることができる。
図7において、端子配線k、l、m、nは、それぞれ、表示領域からゲートメタル50によって引き出され、このうち端子配線k、mは、端子部に入る前に端子用コンタクトホール41を備える。端子用コンタクトホール41が形成される部分の端子配線k、mは幅が広く形成されている。端子配線k、mの端子用コンタクトホール41が形成される部分は、それぞれ、端子配線15の延在方向に若干ずれを有する千鳥配置となっている。端子配線mにおいて、図8に示すように、表示領域側からゲートメタル50が端子用コンタクトホール41の部分に至った後もそのまま延在されて形成されている。端子用コンタクトホール42はゲート絶縁膜50、パッシベーション膜65に対して形成され、ゲートメタル50の一部を露出させている。端子10は、端子用コンタクトホール41を被い、図中下側(TFT基板100の端部側)に端子配線15に重畳されて延在されるITO30によって形成されている。ITO30は、端子用コンタクトホール41の形成領域において幅が広く、端子10の形成領域において幅が狭く形成されている。しかし、端子10の形成領域におけるITO30の幅は、端子配線15の幅よりも大きく形成されている。端子配線kも同様の構成となっている。これにより、端子配線kおよび端子配線mの各端子10は、ICドライバ300のバンプ310(図中点線枠で示している)と接続される部分において、ゲートメタル50の上方にパッシべーション膜65を介して形成される構成となる。ここで、端子配線kおよび端子配線mの各端子10は千鳥配置における図中上段に配置される端子となっている。
一方、端子配線lおよび端子配線nは、表示領域から延在してきたゲートメタル50が端子用コンタクトホール41を通して端子配線15と重畳されたITO30によって千鳥配置における図中下段に配置される端子10を構成するようになっている。この場合のITO30は、図中上側(表示領域側)に端子配線15に重畳されて延在されて形成され、前記端子配線15に沿った断面は、図8とほぼ同様となっている。
なお、端子配線k、mにあって、端子配線lあるいはnの端子用コンタクトホール41の形成領域に隣接する部分はこれら領域との干渉を避けるように屈曲されるように形成されている。また、端子配線l、nにあって、端子配線kあるいはmの端子用コンタクトホール41の形成領域に隣接する部分はこれら形成領域との干渉を避けるように屈曲されるように形成されている。隣接する端子配線同士を近接させて配置させるためである。
このように構成した場合も、図7のc−c線における断面図である図9は図4に示した断面図と同様となり、ICドライバ300の搭載の際のずれ発生によるショートマージンを向上させることができる。すなわち、端子配線k上のITO30(図中30aで示す)と、このITO30aと接続されるICドライバ300のバンプ310(図中310aで示す)に隣接する他のバンプ310(図中310bで示す)との離間距離XTと、端子配線m上のITO30(図中30bで示す)と、このITO30bと接続されるICドライバ300のバンプ310bに隣接する他のバンプ310aとの離間距離XTは、いずれかが小さくなってしまうということはなく、最大限の距離を確保できる。
なお、この実施例3では、各端子配線15はゲートメタル50で構成したものであるが、SDメタル60であってもよい。各端子配線15をSDメタル60によって形成した場合、これら各端子配線15を検査用TFT110(図5参照)に接続させるように構成される場合に、乗り換え部を形成する必要はなく、このため前記乗り換え部の形成のための面積を確保する必要がなくなる。
以上の説明は液晶表示装置について行った。しかし、有機EL表示装置などの他の表示装置についても、端子10等に関する構造は基本的には液晶表示装置と同様となる。このため、本発明は有機EL表示装置などの他の表示装置にも適用することができる。
以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。
10……端子、15……端子配線、30……ITO、40……コンタクトホール、41……端子用コンタクトホール、42……配線用コンタクトホール、50……ゲートメタル、55……ゲート絶縁膜、60……SDメタル、65……パッシべーション膜、100……TFT基板、200……対向基板、300……ICドライバ、310……バンプ、400……異方性導電フィルム、500……フレキシブル配線基板、410……導電性粒子。

Claims (12)

  1. 表示領域内に延在する信号線が端子配線を介して前記表示領域外に形成された端子に接続され、
    前記端子は、端子配線の延在方向にずれをもって配置された第1端子と第2端子とを有する表示装置であって、
    前記第1端子を備える第1端子配線は、前記表示領域側から延びる第1SDメタルと、第1ゲートメタルと、第1透明導電膜とを備え、前記第1透明導電膜は前記第1SDメタルの幅広の部分に形成された第1コンタクトホールと前記第1ゲートメタルの幅広の部分に形成された第2コンタクトホールを被い且つ前記第1SDメタルと前記第1ゲートメタルとに接続して第1乗り換え部を構成し、
    前記第1端子は、前記第1透明導電膜を延在させ、かつ、前記第1コンタクトホールおよび前記2コンタクトホールの形成領域における幅よりも狭い幅を有して構成され、
    前記第2端子を備える第2端子配線は、前記表示領域側から延びる第2ゲートメタルと、第2SDメタルと、第2透明導電膜とを備え、前記第2透明導電膜は前記第2ゲートメタルの幅広の部分に形成された第3コンタクトホールと前記第2SDメタルの幅広の部分に形成された第4コンタクトホールを被い且つ前記第2ゲートメタルと前記第2SDメタルとに接続して第2乗り換え部を構成し、
    前記第2端子は、前記第2透明導電膜を延在させ、かつ、前記3コンタクトホールおよび第4コンタクトホールの形成領域における幅よりも狭い幅を有して構成され、
    近接する前記第1端子配線の前記第1乗り換え部は、前記第1端子配線の延在方向にずれて配置され、前記第1乗り換え部に隣接する第2端子配線は前記第1乗り換え部との干渉を避けて屈曲して形成され、
    近接する前記第2端子配線の前記第2乗り換え部は、前記第2端子配線の延在方向にずれて配置され、前記第2乗り換え部に隣接する第1端子配線は前記第2乗り換え部との干渉を避けて屈曲して形成されていることを特徴とする表示装置。
  2. ICドライバに形成されたバンプは、それぞれ、第1端子において第1コンタクトホールおよび第2コンタクトホールの形成領域以外の領域に形成された前記第1透明導電膜に対向して接続され、第2端子において第3コンタクトホールおよび第4コンタクトホールの形成領域以外の領域に形成された前記第2透明導電膜に対向して接続されていることを特徴とする請求項1に記載の表示装置。
  3. 前記第1端子は前記第2端子側に延在され、前記第2端子は前記第1端子側に延在されていることを特徴とする請求項1に記載の表示装置。
  4. 前記表示領域には薄膜トランジスタを備える画素が形成され、前記薄膜トランジスタのゲート電極は前記ゲートメタルで形成され、前記薄膜トランジスタのソース・ドレイン電極は前記SDメタルで形成されていることを特徴とする請求項1に記載の表示装置。
  5. 表示領域内に走行する複数の信号線が、それぞれ、端子配線を介して前記表示領域外に形成された端子群の各端子に引き出されるとともに、検査用配線との接続を図る検査用薄膜トランジスタに接続され、
    前記各端子は、隣接するもの同士で端子配線の走行方向にずれをもって配置された少なくとも第1端子と第2端子とを有する表示装置であって、
    前記第1端子を備える第1端子配線は、前記表示領域側からのゲートメタルがSDメタルに乗り換えられることによって構成され、前記乗り換え部は、前記ゲートメタルの前記SDメタルに隣接する幅広の部分に形成された第1コンタクトホールと前記SDメタルの前記ゲートメタルに隣接する幅広の部分に形成された第2コンタクトホールを共通に被う透明導電膜によってなされ、
    前記第1端子は、前記透明導電膜を前記第1コンタクトホールおよび前記第2コンタクトホールの形成領域外における前記第1端子配線に重ねて延在され、前記第1コンタクトホールおよび前記第2コンタクトホールの形成領域における幅よりも狭い幅を有して構成され、
    前記第2端子を備える第2端子配線は、前記表示領域側からのSDメタルによって構成され、
    前記第2端子は、前記SDメタルの幅広の部分に形成された第3コンタクトホールを通して接続された透明導電膜を前記第3コンタクトホールの形成領域外において前記SDメタルに重ねて延在され、前記3コンタクトホールの形成領域における幅よりも狭い幅を有して構成され、
    前記第1端子配線の前記乗り換え部は、近接するもの同士で前記第1端子配線の走行方向にずれをもって配置され、前記乗り換え部に隣接する第2端子配線は前記乗り換え部との干渉を避けて屈曲して形成され、
    前記第2端子配線の前記第3コンタクトホールの形成領域は、近接するもの同士で前記第2端子配線の走行方向にずれをもって配置され、前記第3コンタクトホールの形成領域に隣接する第1端子部は前記第3コンタクトホールの形成領域との干渉を避けて屈曲して形成されていることを特徴とする表示装置。
  6. ICドライバに形成されたバンプは、それぞれ、第1端子において第1コンタクトホールおよび第2コンタクトホールの形成領域以外の領域に形成された前記透明導電膜に対向して接続され、第2端子において第3コンタクトホールおよび第4コンタクトホールの形成領域以外の領域に形成された前記透明導電膜に対向して接続されていることを特徴とする請求項5に記載の表示装置。
  7. 前記第1端子は前記第2端子側に延在され、前記第2端子は前記第1端子側に延在されていることを特徴とする請求項5に記載の表示装置。
  8. 前記表示領域には薄膜トランジスタを備える画素が形成され、前記薄膜トランジスタのゲート電極は前記ゲートメタルで形成され、前記薄膜トランジスタのソース・ドレイン電極は前記SDメタルで形成されていることを特徴とする請求項5に記載の表示装置。
  9. 表示領域内に走行する複数の信号線が端子配線を介して前記表示領域外に形成された端子群の各端子に引き出され、
    前記各端子は、隣接するもの同士で端子配線の走行方向にずれをもって配置された少なくとも第1端子と第2端子とを有し、
    前記各端子配線は同層のメタルから構成されている表示装置であって、
    前記第1端子を備える第1端子配線は幅広の部分を有し、前記第1端子は、前記第1端子配線の前記幅広の部分に形成された第1コンタクトホールを通して接続された透明導電膜を前記第1コンタクトホールの形成領域外において前記端子配線に重ねて前記第2端子側に延在させ、前記第1コンタクトホールの形成領域における幅よりも狭く形成して構成され、
    前記第2端子を備える第2端子配線は幅広の部分を有し、前記第2端子は、前記第2端子配線の幅広の部分に形成された第2コンタクトホールを通して接続された透明導電膜を前記第2コンタクトホールの形成領域外において前記端子配線に重ねて前記第1端子側に延在させ、前記第2コンタクトホールの形成領域における幅よりも狭く形成して構成され、
    前記第1端子配線の前記第1コンタクトホールの形成領域は、近接するもの同士で前記第1端子配線の走行方向にずれをもって配置され、前記第1コンタクトホールの形成領域に隣接する第2端子配線は前記第1コンタクトホールの形成領域との干渉を避けて屈曲して形成され、
    前記第2端子配線の前記第2コンタクトホールの形成領域は、近接するもの同士で前記第2端子配線の走行方向にずれをもって配置され、前記第2コンタクトホールの形成領域に隣接する第1端子配線は前記第2コンタクトホールの形成領域との干渉を避けて屈曲して形成されていることを特徴とする表示装置。
  10. ICドライバに形成されたバンプは、それぞれ、第1端子において第1コンタクトホールおよび第2コンタクトホールの形成領域以外の領域に形成された前記透明導電膜に対向して接続され、第2端子において第3コンタクトホールおよび第4コンタクトホールの形成領域以外の領域に形成された前記透明導電膜に対向して接続されていることを特徴とする請求項9に記載の表示装置。
  11. 前記第1端子は前記第2端子側に延在され、前記第2端子は前記第1端子側に延在されていることを特徴とする請求項9に記載の表示装置。
  12. 前記表示領域には薄膜トランジスタを備える画素が形成され、前記薄膜トランジスタのゲート電極は前記ゲートメタルで形成され、前記薄膜トランジスタのソース・ドレイン電極は前記SDメタルで形成されていることを特徴とする請求項9に記載の表示装置。
JP2009144604A 2009-06-17 2009-06-17 表示装置 Active JP5547427B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009144604A JP5547427B2 (ja) 2009-06-17 2009-06-17 表示装置
US12/816,544 US8629965B2 (en) 2009-06-17 2010-06-16 Display device
US14/148,935 US9097920B2 (en) 2009-06-17 2014-01-07 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009144604A JP5547427B2 (ja) 2009-06-17 2009-06-17 表示装置

Publications (2)

Publication Number Publication Date
JP2011002582A true JP2011002582A (ja) 2011-01-06
JP5547427B2 JP5547427B2 (ja) 2014-07-16

Family

ID=43560593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009144604A Active JP5547427B2 (ja) 2009-06-17 2009-06-17 表示装置

Country Status (1)

Country Link
JP (1) JP5547427B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014112560A1 (ja) * 2013-01-21 2014-07-24 シャープ株式会社 アクティブマトリクス基板、及び表示装置
TWI467673B (zh) * 2011-06-09 2015-01-01 Chunghwa Picture Tubes Ltd 配線裝置與顯示器
JP2020201439A (ja) * 2019-06-12 2020-12-17 パナソニックIpマネジメント株式会社 表示装置
WO2022259415A1 (ja) * 2021-06-09 2022-12-15 シャープディスプレイテクノロジー株式会社 表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060051A (ja) * 2001-08-10 2003-02-28 Rohm Co Ltd 半導体集積回路装置及びそれを用いた電子装置
JP2006013421A (ja) * 2004-05-27 2006-01-12 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2009145849A (ja) * 2007-12-18 2009-07-02 Hitachi Displays Ltd 表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060051A (ja) * 2001-08-10 2003-02-28 Rohm Co Ltd 半導体集積回路装置及びそれを用いた電子装置
JP2006013421A (ja) * 2004-05-27 2006-01-12 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2009145849A (ja) * 2007-12-18 2009-07-02 Hitachi Displays Ltd 表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467673B (zh) * 2011-06-09 2015-01-01 Chunghwa Picture Tubes Ltd 配線裝置與顯示器
WO2014112560A1 (ja) * 2013-01-21 2014-07-24 シャープ株式会社 アクティブマトリクス基板、及び表示装置
JP5952920B2 (ja) * 2013-01-21 2016-07-13 シャープ株式会社 アクティブマトリクス基板、及び表示装置
JPWO2014112560A1 (ja) * 2013-01-21 2017-01-19 シャープ株式会社 アクティブマトリクス基板、及び表示装置
JP2020201439A (ja) * 2019-06-12 2020-12-17 パナソニックIpマネジメント株式会社 表示装置
WO2022259415A1 (ja) * 2021-06-09 2022-12-15 シャープディスプレイテクノロジー株式会社 表示装置
JP7507973B2 (ja) 2021-06-09 2024-06-28 シャープディスプレイテクノロジー株式会社 表示装置

Also Published As

Publication number Publication date
JP5547427B2 (ja) 2014-07-16

Similar Documents

Publication Publication Date Title
JP4448535B2 (ja) 表示装置
US9097920B2 (en) Display device
US7599039B2 (en) Mounting terminal substrate and display device using the same
JP3901004B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
TWI441198B (zh) 面板及其製法
JP6655417B2 (ja) 表示装置
JP6627447B2 (ja) 液晶表示装置
US8593597B2 (en) Active matrix substrate and display device having the same
JP2009031362A (ja) 配線基板、その製造方法、及び表示装置
JP4815868B2 (ja) 表示装置
JP5547427B2 (ja) 表示装置
JP5443144B2 (ja) 表示装置
JP2017037131A (ja) アレイ基板とそのアレイ基板を用いた液晶表示装置
JP5220692B2 (ja) 表示装置
JP5290456B2 (ja) 接続端子及び該接続端子を備えた表示装置
JP2015036819A (ja) 薄膜トランジスタ表示板
JP5653530B2 (ja) 表示装置
JP4842709B2 (ja) 表示装置の製造方法
JP2022070973A (ja) 表示装置
JP2008233727A (ja) 液晶表示パネル
CN110262148B (zh) 一种阵列基板、显示面板和显示装置
US10593706B2 (en) Array substrate assembly, method of manufacturing array substrate assembly, display panel and display apparatus
JP2008015367A (ja) 表示装置
JP2011164656A (ja) 表示装置およびic
JP2022124999A (ja) 配線基板及び表示装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140515

R150 Certificate of patent or registration of utility model

Ref document number: 5547427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250