JP5539346B2 - 半導体チップおよびその実装構造 - Google Patents

半導体チップおよびその実装構造 Download PDF

Info

Publication number
JP5539346B2
JP5539346B2 JP2011519618A JP2011519618A JP5539346B2 JP 5539346 B2 JP5539346 B2 JP 5539346B2 JP 2011519618 A JP2011519618 A JP 2011519618A JP 2011519618 A JP2011519618 A JP 2011519618A JP 5539346 B2 JP5539346 B2 JP 5539346B2
Authority
JP
Japan
Prior art keywords
electrode group
protruding
protruding electrode
region
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011519618A
Other languages
English (en)
Other versions
JPWO2010146884A1 (ja
Inventor
素二 塩田
裕喜 中濱
隆司 松井
武志 堀口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011519618A priority Critical patent/JP5539346B2/ja
Publication of JPWO2010146884A1 publication Critical patent/JPWO2010146884A1/ja
Application granted granted Critical
Publication of JP5539346B2 publication Critical patent/JP5539346B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14151—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14156—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、半導体チップおよびその実装構造に関し、より詳しくは、導電性の接着剤を用いて基板に実装される半導体チップの構造およびそのような半導体チップの基板への実装構造に関する。
近年、電子機器の小型化や薄型化への要求が高まっている。それに伴い、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：集積回路）チップやＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ：大規模集積回路）チップ（以下、両者をまとめて単に「チップ」という。）を配線基板に実装する方法に関して、様々な提案がなされている。例えば、ごく小さい領域で配線基板へのチップの実装を実現する手法として、「フリップチップ実装」と呼ばれる実装方法が知られている。フリップチップ実装とは、「ベアチップ」と呼ばれるパッケージ化されていないチップの表面（ひょうめん）に「バンプ」と呼ばれる突起電極を形成し、回路面を下に向けて配線基板に直接電気接続する実装方法である。
フリップチップ実装に際して、配線基板とチップとの接着には一般的に異方性導電材料が用いられる。異方性導電材料は、圧着部における厚さ方向に対しては導電性を有し、圧着部における面方向に対しては絶縁性を有する接続材料である。異方性導電材料は、主に、導電性粒子および接着剤として機能する樹脂（以下、「接着樹脂」という。）によって構成されている（接着樹脂の中に導電性粒子が分散されている）。接着の際には、接着部分に熱と圧力が加えられることにより、接着樹脂が押し広げられる。このとき、対向する電極間に導電性粒子が挟みこまれる（捕捉される）ことにより、対向する電極間が電気的に導通する。なお、導電性粒子の接着樹脂への充填量については、電極の接続面積や電極間スペースに応じて設計される。
異方性導電材料としては、典型的には、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）と呼ばれるペースト状の接着剤とＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）と呼ばれるフィルム状の接着剤とが知られている。ＡＣＰおよびＡＣＦは、エポキシ樹脂などの熱硬化性樹脂から成る接着剤の中にニッケル粒子や金めっきプラスチック粒子などの導電性粒子を分散させた接着剤である。ＡＣＰとＡＣＦとを比較すると、ＡＣＦよりもＡＣＰの方が導電性粒子の流動性が高い。このため、ＡＣＰについては、接着の際に電極間に導電性粒子が捕捉されにくいという不利な点がある。これに対して、ＡＣＦについては、接着の際に電極間に導電性粒子が捕捉されやすく電気的導通が確実に確保されるという利点がある。近年、電子機器の小型化や薄型化に伴い、チップの端子間のピッチの狭小化や電極パッドの微細化が進んでいる。そこで、導電性粒子の捕捉のされやすさの観点から、接着剤としてＡＣＦが採用されることが多くなっている。
図１５は、液晶表示装置の駆動回路として用いられる従来のＬＳＩチップ７０の底面図である。このＬＳＩチップ７０の底面には、一方の長辺に沿って一列に配置された複数個の入力バンプ（入力端子）７１からなる入力バンプ群７１０と、他方の長辺に沿って千鳥状に配置された複数個の出力バンプ（出力端子）７２からなる出力バンプ群７２０とが設けられている。入力バンプ群７１０および出力バンプ群７２０は、このＬＳＩチップ７０を搭載する配線基板上に形成された電極パッドとＡＣＦによって接続される。入力バンプ群７１０に接続される電極パッドには、このＬＳＩチップ７０を動作させるための電気信号が与えられる。出力バンプ群７２０に接続される電極パッドには走査信号線や映像信号線が接続され、当該電極パッドを介してこのＬＳＩチップ７０から走査信号線および映像信号線に駆動用の信号が与えられる。
次に、ＡＣＦを用いて行われる配線基板へのチップ（例えば、図１５に示したＬＳＩチップ７０）の実装について説明する。まず、図１６（Ａ）に示すように、チップ５０との電気的接続のための電極パッド５３が形成された配線基板５１と、バンプ５２が形成されたチップ５０とが準備され、電極パッド５３を覆うようにしてＡＣＦ５４が配線基板５１に貼り付けられる。その後、図１６（Ｂ）に示すように、圧着ツール５５によってチップ５０の配線基板５１への熱圧着が行われる。熱圧着は、チップ５０の底面に設けられたバンプ５２と配線基板５１上の電極パッド５３とが位置合わせされた状態で行われる。この熱圧着により、ＡＣＦ５４を構成する樹脂（以下、「ＡＣＦ樹脂」という。）が溶融し、図１６（Ｃ）に示すように、ＡＣＦ樹脂はチップ５０の中央部から外側へと流れ出る。このとき、ＡＣＦ樹脂はバンプ５２間に充填されるので、ＡＣＦ樹脂に含まれる導電性粒子によってチップ５０底面のバンプ５２と配線基板５１上の電極パッド５３との電気的な導通状態が確保される。
なお、本願発明に関連して、以下のような先行技術が知られている。日本の特開２００４−２５２４６６号公報には、図１７や図１８に示す構成の底面を有するＩＣチップ８０，８５の発明が開示されている。図１７では、入力バンプ群，映像信号線に接続される出力バンプ群，および走査信号線に接続される出力バンプ群にそれぞれ符号８１，８２，および８３を付している。図１８では、入力バンプ群，映像信号線に接続される出力バンプ群，および走査信号線に接続される出力バンプ群にそれぞれ符号８６，８７，および８８を付している。これらのＩＣチップ８０，８５によれば、出力バンプが千鳥配列とはなっていないため出力バンプ間におけるＡＣＦ樹脂の流動性が向上するとされている。また、日本の特開２００６−１０６１３２号公報には、図１９に示すようにチップの短辺側にテスト用端子群９１を備えた構成や図２０に示すように入力端子群９３よりも中央側にテスト用端子群９４を備えた構成が開示されている。なお、図２０は、図２１で符号９５で示す領域の部分拡大図である。さらに、日本の特開２００７−１７３７３８号公報には、ダミー配線導体部を備える構成とすることにより、封止樹脂内に発生した気泡の配線導体への進入を阻止する技術が開示されている。
日本の特開２００４−２５２４６６号公報 日本の特開２００６−１０６１３２号公報 日本の特開２００７−１７３７３８号公報
ところで、上述した端子間の狭ピッチ化に起因して、チップ底面の四隅（以下、「コーナー部」という。）において、チップの出力バンプと配線基板上の電極パッドとの間の電気的な接続の不良（以下、「接続不良」という。）が生じることがある。これについて以下に説明する。図２２は、図１５に示したＬＳＩチップ７０の端子間が狭ピッチ化されたものである場合についてのＬＳＩチップ７０の底面におけるＡＣＦ樹脂の流れについて説明するための図である。図２２では、矢印の向きによってＡＣＦ樹脂の流れを表しており、矢印の幅によってＡＣＦ樹脂の流れの大きさ（流量）を表している。中央部から短辺側への流れについては、入力バンプ７１と出力バンプ７２との間の領域にバンプが設けられていないため、符号７５の矢印で示すように非常に大きな流量となっている。中央部から長辺側への流れのうち出力バンプ７２側への流れについては、符号７６〜７８の矢印で示すように、長辺の中心からコーナー部に近づくにつれて流量は小さくなっている。この理由は、出力バンプ７２が狭ピッチで千鳥配列にされていることに起因してＡＣＦ樹脂が出力バンプ７２間を流れにくくなっているからである。また、ＡＣＦ樹脂についてはより流れやすい方向への流量が大きくなるので、上述のように中央部から短辺側への流量が大きくなる分、中央部から長辺側への流量は小さくなる。以上より、ＬＳＩチップ７０の特にコーナー部近傍では、符号７８の矢印で示すように、非常に小さな流量となる。その結果、コーナー部近傍で上述した接続不良が生じる。なお、入力バンプ７１は出力バンプ７２ほど狭ピッチ化されていないため、中央部から長辺側への流れのうち入力バンプ７１側への流れについては、コーナー部近傍においても符号７９の矢印で示すように、接続不良が生じない程度の流量が確保されている。
そこで本発明は、実装先の基板との接続不良の発生を抑制することのできる、端子間が狭ピッチ化された半導体チップを実現することを目的とする。
本発明の第１の局面は、長方形状の底面を有し、前記底面の一方の長辺に沿って配置され外部からの入力信号を受け取るための複数の突起電極からなる第１の突起電極群と、前記底面の他方の長辺に沿って配置され出力信号を外部に出力するための複数の突起電極からなる第２の突起電極群とを含む半導体チップであって、
前記底面において、前記第１の突起電極群が形成されている領域と前記第２の突起電極群が形成されている領域との間の領域に、前記底面の長辺に対して垂直方向に延びる辺を長辺とする長方形状の複数の突起電極からなる第３の突起電極群を備え、
前記第３の突起電極群に含まれる複数の突起電極は、
外部との電気的な接続がなされない電極であり、
前記底面の中央部から短辺側に近づくに従い長辺が長くなるように形成されていることを特徴とする。
本発明の第２の局面は、互いに対向する第１および第２の基板からなる液晶パネルを含み、前記液晶パネルを駆動するための駆動回路が前記第１の基板に設けられる液晶モジュールであって、
本発明の第１の局面に係る半導体チップが前記駆動回路として異方性導電膜を用いて前記第１の基板に実装されていることを特徴とする。
本発明の第３の局面は、長方形状の底面を有し、前記底面の一方の長辺に沿って配置され外部からの入力信号を受け取るための複数の突起電極からなる第１の突起電極群と、前記底面の他方の長辺に沿って配置され出力信号を外部に出力するための複数の突起電極からなる第２の突起電極群とを含む半導体チップであって、
前記底面において、前記第１の突起電極群が形成されている領域と前記第２の突起電極群が形成されている領域との間の領域に、前記底面の長辺に対して垂直方向に延びる辺を長辺とする長方形状の複数の突起電極からなる第３の突起電極群を備え、
前記第３の突起電極群に含まれる複数の突起電極は、外部との電気的な接続がなされない電極であり、
前記第３の突起電極群は、前記第１の突起電極群が形成されている領域に沿って一列に配置された複数の突起電極からなる突起電極列と前記第２の突起電極群が形成されている領域に沿って一列に配置された複数の突起電極からなる突起電極列とを含み、
各突起電極列に含まれる複数の突起電極は、前記底面の中央部から短辺側に近づくに従い長辺が長くなるように形成されていることを特徴とする。
本発明の第４の局面は、互いに対向する第１および第２の基板からなる液晶パネルを含み、前記液晶パネルを駆動するための駆動回路が前記第１の基板に設けられる液晶モジュールであって、
本発明の第３の局面に係る半導体チップが前記駆動回路として異方性導電膜を用いて前記第１の基板に実装されていることを特徴とする。
本発明の第５の局面は、電気配線が形成された配線基板に長方形状の底面を有する半導体チップが異方性導電膜を用いて実装された実装構造であって、
前記半導体チップは、前記底面の一方の長辺に沿って配置され前記配線基板上の電気配線からの入力信号を受け取るための複数の突起電極からなる第１の突起電極群と、前記底面の他方の長辺に沿って配置され出力信号を前記配線基板上の電気配線に出力するための複数の突起電極からなる第２の突起電極群と、前記第１の突起電極群が形成されている領域と前記第２の突起電極群が形成されている領域との間の領域に配置され前記底面の長辺に対して垂直方向に延びる辺を長辺とする長方形状の複数の突起電極からなる第３の突起電極群とを備え、
前記第３の突起電極群には、少なくとも前記底面の一方の短辺近傍および他方の短辺近傍に形成された突起電極が含まれ、
前記第３の突起電極群に含まれる複数の突起電極は、前記配線基板上の電気配線との電気的な接続がなされない電極であり、
前記底面の一方の短辺近傍および他方の短辺近傍に形成された突起電極の各々の長辺は、前記第１の突起電極群が形成されている領域と前記第２の突起電極群が形成されている領域との間の距離の５分の３以上の長さであることを特徴とする。
本発明の第６の局面は、本発明の第５の局面において、
前記第３の突起電極群には、前記底面の一方の短辺近傍に形成された突起電極と前記底面の他方の短辺近傍に形成された突起電極との間の領域に一列に配置された複数の突起電極が含まれていることを特徴とする。
本発明の第７の局面は、本発明の第６の局面において、
前記第３の突起電極群に含まれる複数の突起電極は、前記底面の中央部から短辺側に近づくに従い長辺が長くなるように形成されていることを特徴とする。
本発明の第８の局面は、本発明の第５の局面において、
前記第３の突起電極群は、前記底面の一方の短辺近傍に形成された突起電極と前記底面の他方の短辺近傍に形成された突起電極との間の領域に、前記第１の突起電極群が形成されている領域に沿って一列に配置された複数の突起電極からなる突起電極列と前記第２の突起電極群が形成されている領域に沿って一列に配置された複数の突起電極からなる突起電極列とを含み、
各突起電極列に含まれる複数の突起電極は、前記底面の中央部から短辺側に近づくに従い長辺が長くなるように形成されていることを特徴とする。
本発明の第９の局面は、本発明の第５から第８までのいずれかの局面において、
前記配線基板は、液晶モジュールに含まれる液晶パネルを構成する２枚の基板のうちの一方の基板であって、
前記半導体チップは、前記液晶パネルを駆動するための駆動回路であることを特徴とする。
本発明の第１の局面によれば、半導体チップの底面において、入力信号を受け取るための第１の突起電極群と出力信号を出力するための第２の突起電極群との間の領域には、当該半導体チップの底面の長辺に対して垂直方向に延びる辺を長辺とする複数の突起電極からなる第３の突起電極群が設けられる。このため、異方性導電膜を用いて半導体チップが配線基板に実装される際に、異方性導電膜を構成する樹脂（導電性樹脂）の流れは第３の突起電極群によって阻害される。これにより、従来の構成と比較して多量の導電性樹脂が半導体チップの中央部から長辺側へと流れる。その結果、半導体チップのコーナー部近傍においても導電性樹脂の充分な流れが確保され、導電性樹脂の流量不足に起因する接続不良の発生が抑制される。
また、第３の突起電極群に含まれる複数の突起電極は、電気的接続の機能を有していない。このため、それら第３の突起電極群に含まれる複数の突起電極を介して電気信号のやりとりはなされないので、配線パターン等を考慮することなく、導電性樹脂の流れを阻害するための複数の突起電極を半導体チップの底面に配置させることができる。これにより、チップサイズを大きくすることなく、半導体チップにおける端子間の狭ピッチ化が可能となる。
また、半導体チップの底面において、中央部から短辺側に近づくに従い導電性樹脂の流れが効果的に阻害される。一方、半導体チップの底面において、短辺側から中央部に近づくに従い第３の突起電極の占有面積が小さくなる。以上より、半導体チップの設計自由度をある程度確保しつつ、導電性樹脂の流量不足に起因する接続不良の発生が抑制される。
本発明の第２の局面によれば、本発明の第１の局面と同様の効果を奏する半導体チップを液晶パネルの基板に実装した液晶モジュールが実現される。
本発明の第３の局面によれば、本発明の第１の局面と同様の効果が得られる。
本発明の第４の局面によれば、本発明の第３の局面と同様の効果を奏する半導体チップを液晶パネルの基板に実装した液晶モジュールが実現される。
本発明の第５の局面によれば、半導体チップの底面において、入力信号を受け取るための第１の突起電極群と出力信号を出力するための第２の突起電極群との間の領域には、当該半導体チップの底面の長辺に対して垂直方向に延びる辺を長辺とする複数の突起電極からなる第３の突起電極群が設けられる。ここで、半導体チップの底面の短辺近傍に形成された突起電極の長辺の長さを考慮すると、半導体チップが配線基板に実装される際には、半導体チップの底面において、中央部から短辺側への導電性樹脂の流れの大半が当該突起電極によって阻害される。これにより、従来の構成と比較して多量の導電性樹脂が半導体チップの中央部から長辺側へと流れる。その結果、半導体チップのコーナー部近傍においても導電性樹脂の充分な流れが確保され、導電性樹脂の流量不足に起因する接続不良の発生が確実に抑制される。
また、第３の突起電極群に含まれる複数の突起電極は、電気的接続の機能を有していない。このため、それら第３の突起電極群に含まれる複数の突起電極を介して電気信号のやりとりはなされないので、配線パターン等を考慮することなく、導電性樹脂の流れを阻害するための複数の突起電極を半導体チップの底面に配置させることができる。これにより、チップサイズを大きくすることなく、半導体チップにおける端子間の狭ピッチ化が可能となる。
本発明の第６の局面によれば、半導体チップと基板との接続に関する信頼性が高まる。
本発明の第７の局面によれば、半導体チップの底面において、中央部から短辺側に近づくに従い導電性樹脂の流れが効果的に阻害される。一方、半導体チップの底面において、短辺側から中央部に近づくに従い第３の突起電極の占有面積が小さくなる。以上より、半導体チップの設計自由度をある程度確保しつつ、導電性樹脂の流量不足に起因する接続不良の発生が抑制される。
本発明の第８の局面によれば、本発明の第７の局面と同様、半導体チップの設計自由度をある程度確保しつつ、導電性樹脂の流量不足に起因する接続不良の発生が抑制される。
本発明の第９の局面によれば、液晶パネルを構成する配線基板上の実装構造に関し、本発明の第５から第８までのいずれかの局面と同様の効果が得られる。
本発明の第１の実施形態におけるＬＳＩチップの底面図である。 上記第１の実施形態に係るＬＳＩチップを備えた液晶モジュールの平面図である。 図１のＡ−Ａ線断面図である。 ＡおよびＢは、上記第１の実施形態において、効果について説明するための図である。 上記第１の実施形態において、ＡＣＦ樹脂の流れについて説明するための図である。 ＡおよびＢは、上記第１の実施形態において、効果について説明するための図である。 本発明の第２の実施形態におけるＬＳＩチップの底面図である。 本発明の第３の実施形態におけるＬＳＩチップの底面図である。 上記第３の実施形態の変形例におけるＬＳＩチップの底面図である。 上記第３の実施形態の変形例におけるＬＳＩチップの底面図である。 上記第３の実施形態の変形例におけるＬＳＩチップの底面図である。 上記第３の実施形態の変形例におけるＬＳＩチップの底面図である。 本発明の第４の実施形態におけるＬＳＩチップの底面図である。 上記第４の実施形態の変形例におけるＬＳＩチップの底面図である。 液晶表示装置の駆動回路として用いられる従来のＬＳＩチップの底面図である。 Ａ−Ｃは、ＡＣＦを用いて行われる配線基板へのチップの実装について説明するための図である。 従来のＩＣチップの底面図である。 従来のＩＣチップの底面図である。 従来のチップの底面図である。 従来のチップの底面図の部分拡大図である。 従来のチップの底面図である。 従来例において、ＡＣＦ樹脂の流れについて説明するための図である。
以下、添付図面を参照しつつ、本発明の実施形態について説明する。
＜１．第１の実施形態＞
＜１．１ 液晶モジュールの構成＞
図２は、本発明の第１の実施形態に係るＬＳＩチップ（半導体チップ）を備えた液晶モジュールの平面図である。この液晶モジュールは、液晶パネルとＬＳＩチップ１０とＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）４０とによって構成されている。液晶パネルは、画素電極（表示電極）を含みＴＦＴアレイが形成されたＴＦＴアレイ基板２０と、カラー表示用のカラーフィルタが形成されるとともに液晶層を介して画素電極との間に電圧を印加するための対向電極が形成されたカラーフィルタ基板３０とによって構成されている。ＴＦＴアレイ基板２０およびカラーフィルタ基板３０はともにガラス基板である。また、図２に示すように、カラーフィルタ基板３０よりもＴＦＴアレイ基板２０の方が平面視で大きくなっている。ＴＦＴアレイ基板２０とカラーフィルタ基板３０とが平面視で重なる領域に表示部が設けられている。ＴＦＴアレイ基板２０上の領域のうちカラーフィルタ基板３０とは対向していない領域は一般に「額縁」と呼ばれている。本実施形態においては、額縁となる領域（以下、「額縁エリア」という。）２１には、液晶パネル駆動用のＬＳＩチップ１０が実装されるとともに、当該ＬＳＩチップ１０の動作を制御するためのコントローラ等を含むＦＰＣ４０が接続され、これにより、液晶モジュールが実現されている。このように、本実施形態においては、ガラス基板上にＬＳＩチップ１０が搭載された構成すなわちＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式が採用されている。なお、図２では、説明の便宜上、カラーフィルタ基板３０を平面視でやや左上方向にずらして図示している。
＜１．２ ＬＳＩチップの底面の構成＞
図１は、本実施形態におけるＬＳＩチップ１０の底面図である。図１に示すように、このＬＳＩチップ１０の底面には、一方の長辺に沿って一列に配置された複数個の入力バンプ１１からなる入力バンプ群１１０と、他方の長辺に沿って千鳥状に配置された複数個の出力バンプ１２からなる出力バンプ群１２０と、入力バンプ群１１０が設けられている領域と出力バンプ群１２０が設けられている領域との間の領域に一列に配置された複数個のダミーバンプ１３からなるダミーバンプ群１３０とが設けられている。なお、ダミーバンプ１３とは、電気的接続の機能を持たないバンプのことである。入力バンプ群１１０は、このＬＳＩチップ１０を搭載するＴＦＴアレイ基板２０上に形成された電極パッドとＡＣＦによって接続される。そして、その入力バンプ群１１０に接続される電極パッドには、このＬＳＩチップ１０を動作させるための電気信号が与えられる。出力バンプ群１２０も、このＬＳＩチップ１０を搭載するＴＦＴアレイ基板２０上に形成された電極パッドとＡＣＦによって接続される。そして、その出力バンプ群１２０に接続される電極パッドには走査信号線や映像信号線が接続され、当該電極パッドを介してこのＬＳＩチップ１０から走査信号線および映像信号線に駆動用の信号が与えられる。
なお、本実施形態においては、入力バンプ群１１０によって第１の突起電極群が実現され、出力バンプ群１２０によって第２の突起電極群が実現され、ダミーバンプ群１３０によって第３の突起電極群が実現されている。
図３は、図１のＡ−Ａ線断面図（図２のＢ−Ｂ線断面図）である。図３に示すように、ＬＳＩチップ１０の底面の一端（ＦＰＣ側）近傍に設けられた入力バンプ１１とＬＳＩチップ１０の底面の他端（表示部側）近傍に設けられた出力バンプ１２との間に、ダミーバンプ１３が設けられている。ＴＦＴアレイ基板２０とＬＳＩチップ１０とは、ＡＣＦ９によって互いに接着されている。ここで、このＬＳＩチップ１０の底面の短手方向（符号１９の矢印で示す方向）についての各バンプの長さに着目すると、典型的には、ダミーバンプ１３の長さは、入力バンプ１１の長さや出力バンプ１２の長さよりも長くなっている。また、後述するようにＡＣＦ樹脂の流れが阻害されるよう、ダミーバンプ１３の長辺の長さＬａは、入力バンプ１１−出力バンプ１２間の長さＬｂにできる限り近い長さとされる。例えば、上記Ｌａは上記Ｌｂの２分の１以上とされることが好ましい。また、上記Ｌａが上記Ｌｂの５分の３以上にされると更に好ましい。なお、図３では、ＴＦＴアレイ基板２０上の電極パッドを省略している。
＜１．３ 効果＞
図１５に示した従来の構成によると、ＬＳＩチップ７０の底面の一方の長辺に沿って一列に配置された入力バンプ群７１０と他方の長辺に沿って千鳥状に配置された出力バンプ群７２０との間の領域には、ＡＣＦ樹脂の流れを阻害するようなバンプ等は設けられていなかった。このため、図４（Ａ）に示すように、中央部から短辺側へのＡＣＦ樹脂の流量と比較すると、中央部から長辺側へのＡＣＦ樹脂の流量は著しく小さくなっていた。その結果、ＬＳＩチップ７０のコーナー部近傍において、ＡＣＦ樹脂の流量不足が顕著となり（図２２参照）、反応不足や樹脂不足に起因して信頼性が十分な接続状態が得られず、接続不良が生じていた。これに対して、本実施形態に係る構成によると、入力バンプ群１１０と出力バンプ群１２０との間の領域には、図１に示すように、ＡＣＦ樹脂の大きな流れに対して垂直方向に長辺を有する複数のダミーバンプ１３からなるダミーバンプ群１３０が設けられている。このため、図４（Ｂ）に示すように、中央部から短辺側へのＡＣＦ樹脂の流れがダミーバンプ１３によって阻害され、従来の構成と比較して多量のＡＣＦ樹脂が中央部から長辺側へと流れる。これにより、図５で符号１５の矢印で示すように、ＬＳＩチップ１０のコーナー部近傍においてもＡＣＦ樹脂の充分な流れが確保され、ＡＣＦ樹脂の流量不足に起因する接続不良の発生が抑制される。
また、図１７に示した従来の構成においては、符号８４で示すバンプが本実施形態におけるダミーバンプ１３に相当し得る。図１８に示した従来の構成においては、符号８９で示すバンプが本実施形態におけるダミーバンプ１３に相当し得る。しかしながら、従来の構成におけるダミーバンプ８４，８９は図６（Ａ）に示すようにＡＣＦ樹脂の大きな流れと同じ方向に長辺を有しているのに対し、本実施形態におけるダミーバンプ１３は図６（Ｂ）に示すようにＡＣＦ樹脂の大きな流れに対して垂直方向に長辺を有している。このため、本実施形態においては、ＡＣＦ樹脂の流れ方向を効果的に（ＬＳＩチップ底面の）長辺側へと変えることができ、ＬＳＩチップ１０のコーナー部近傍においても充分な量のＡＣＦ樹脂の流れが確実に確保される。
以上より、端子（バンプ）間が狭ピッチ化したＬＳＩチップ１０のＴＦＴアレイ基板２０への実装に関し、ＬＳＩチップ１０のコーナー部近傍において従来生じていたＡＣＦ樹脂の流量不足に起因する接続不良（ＬＳＩチップ１０底面の出力バンプ１２とＴＦＴアレイ基板２０上の電極パッドとの間の電気的な接続不良）の発生が抑制される。その結果、信頼性の高い液晶モジュールを提供することが可能となる。
また、本実施形態においては、ＡＣＦ樹脂の流れを阻害するための構成要素として、電気的接続の機能を持たないダミーバンプ１３が採用されている。ダミーバンプ１３を介して電気信号のやりとりはなされないので、配線パターン等を考慮することなく複数のダミーバンプ１３をＬＳＩチップ１０の底面に配置させることができる。このため、ＬＳＩ設計に際してのレイアウト効率は低下せず、チップサイズを大きくすることなく端子間の狭ピッチ化が可能となる。これにより、端子間が狭ピッチ化されたＬＳＩチップ１０を搭載した液晶モジュールが実現される。
さらに、本実施形態によれば、接続工程における条件出しの作業や接続工程の管理作業に大きな負担が課せられることなく、液晶モジュールに端子間が狭ピッチ化されたＬＳＩチップ１０を採用することが可能となる。
＜２．第２の実施形態＞
図７は、本発明の第２の実施形態におけるＬＳＩチップ１０の底面図である。本実施形態においては、図７に示すように、ＬＳＩチップ１０の底面の一方の短辺近傍および他方の短辺近傍にのみダミーバンプ１３が設けられている。すなわち、上記第１の実施形態におけるダミーバンプ群１３０に含まれる複数のダミーバンプ１３（図１参照）のうち最も外側に配置されている２個のダミーバンプ１３のみがＬＳＩチップ１０の底面に形成されている。それ以外の構成については、上記第１の実施形態と同様であるので、説明を省略する。
入力バンプ群１１０と出力バンプ群１２０との間の領域には中央部から短辺側へのＡＣＦ樹脂の流れを抑制するダミーバンプ１３が多く設けられるほどＬＳＩチップ１０とＴＦＴアレイ基板２０との接続に関する信頼性は高まる。しかしながら、ＬＳＩチップ１０の底面に設けられるダミーバンプ１３が多くなるほど、ＬＳＩチップ１０の設計自由度は低下する。そこで、図７に示すようにＬＳＩチップ１０の底面の両短辺近傍にのみダミーバンプ１３を設ける構成にすることにより、ＬＳＩチップ１０の設計自由度を低下させることなく、ＬＳＩチップ１０のコーナー部近傍においても充分な量のＡＣＦ樹脂の流れを確保することができる。これにより、チップサイズの拡大を効果的に抑制しつつ、最もＡＣＦ樹脂の流量不足が生じやすいコーナー部近傍における接続不良の発生を抑制することができる。
＜３．第３の実施形態＞
図８は、本発明の第３の実施形態におけるＬＳＩチップ１０の底面図である。ＬＳＩチップ１０の底面におけるバンプの形成に関しては様々な制限が課され得る。例えば、バンプの長辺の長さが所定の長さ以下に制限されることもある。このような場合、入力バンプ群１１０とダミーバンプ群１３０との間の距離あるいは出力バンプ群１２０とダミーバンプ群１３０との間の距離が大きくなり、中央部から短辺側へのＡＣＦ樹脂の大きな流れが阻害されないことが考えられる。そこで、本実施形態においては、図８に示すように、ダミーバンプ群１３０は、相対的にＬＳＩチップ１０底面の一方の長辺側にずれて配置されたダミーバンプ１３と相対的にＬＳＩチップ１０底面の他方の長辺側にずれて配置されたダミーバンプ１３とが交互に配置されるように形成されている。それ以外の構成については、上記第１の実施形態と同様であるので、説明を省略する。
本実施形態によれば、バンプの長辺の長さが所定の長さ以下に制限されるＬＳＩチップ１０において、中央部から短辺側へのＡＣＦ樹脂の流れが比較的効果的に阻害される。これにより、ＬＳＩチップ１０のコーナー部近傍においてもＡＣＦ樹脂の充分な流れが確保され、ＡＣＦ樹脂の流量不足に起因する接続不良の発生が抑制される。
なお、バンプの長辺の長さが所定の長さ以下に制限される場合、例えば図９や図１０に示すように、複数列に配置された複数のダミーバンプ１３によってダミーバンプ群１３０が構成されるようにしても良い。詳しくは、図９に示す構成においては、ダミーバンプ群１３０は、入力バンプ群１１０に沿って一列に配置された複数のダミーバンプ１３からなるダミーバンプ列１３１と、出力バンプ群１２０に沿って一列に配置された複数のダミーバンプ１３からなるダミーバンプ列１３２とによって構成されている。図１０に示す構成においては、ダミーバンプ群１３０は、入力バンプ群１１０に沿って一列に配置された複数のダミーバンプ１３からなるダミーバンプ列１３１と、出力バンプ群１２０に沿って一列に配置された複数のダミーバンプ１３からなるダミーバンプ列１３２と、それら２つのダミーバンプ列１３１，１３２の間に一列に配置された複数のダミーバンプ１３からなるダミーバンプ列１３３とによって構成されている。また、図８に示した構成と図９あるいは図１０に示した構成とを組み合わせた構成すなわち図１１や図１２に示すような構成にしても良い。
＜４．第４の実施形態＞
図１３は、本発明の第４の実施形態におけるＬＳＩチップ１０の底面図である。図２２に示したように、端子間が狭ピッチ化されたＬＳＩチップ７０においても、底面の長辺の中心付近では接続不良が生じない程度にＡＣＦ樹脂の流量が確保されることが多い（符号７６の矢印参照）。従って、中央部に近いほど、中央部から短辺側へのＡＣＦ樹脂の流れを阻害する必要性が低いことが考えられる。そこで、本実施形態においては、図１３に示すように、ダミーバンプ群１３０に含まれる複数のダミーバンプ１３は、ＬＳＩチップ１０底面の中央部から短辺側に近づくに従い長辺が長くなるように形成されている。それ以外の構成については、上記第１の実施形態と同様であるので、説明を省略する。
上記第２の実施形態においては、最もＡＣＦ樹脂の流量不足が生じやすいコーナー部近傍における接続不良の発生が抑制されたが、本実施形態においては、ＬＳＩチップ１０の設計自由度をある程度確保しつつ、コーナー部近傍のみならずコーナー部近傍以外における接続不良の発生をも抑制することができる。
なお、同様の観点から、図１４に示すように、ダミーバンプ群１３０が２列のダミーバンプ列からなる構成とし、各ダミーバンプ列に含まれる複数のダミーバンプ１３についてＬＳＩチップ１０の底面の中央部から短辺側に近づくに従い長辺が長くなるように形成されても良い。
＜５．その他＞
上記各実施形態においては、ＬＳＩチップ１０が液晶パネルのＴＦＴアレイ基板２０に実装される例を挙げて説明しているが、本発明はこれに限定されない。ＡＣＦを用いて半導体チップが配線基板に実装されるものであれば、ＡＣＦ樹脂の流量不足に起因する接続不良の発生を抑制するために本発明を適用することができる。
また、上記各実施形態においては、入力バンプ群１１０は１列のバンプ列（ＬＳＩチップ１０底面の一方の長辺に沿って一列に配置された複数の入力バンプ１１からなるバンプ列）で構成され、出力バンプ群１２０は２列のバンプ列（ＬＳＩチップ１０底面の他方の長辺に沿って一列に配置された複数の出力バンプ１２からなるバンプ列とダミーバンプ群１３０が形成されている領域に沿って一列に配置された複数の出力バンプ１２からなるバンプ列）で構成されているが、本発明はこれに限定されない。入力バンプ群１１０および出力バンプ群１２０がそれぞれＬＳＩチップ１０の一方の長辺および他方の長辺に沿って配置されていれば、本発明を適用することができる。
９…ＡＣＦ
１０…ＬＳＩチップ
１１…入力バンプ
１２…出力バンプ
１３…ダミーバンプ
２０…ＴＦＴアレイ基板
２１…額縁エリア
３０…カラーフィルタ基板
４０…ＦＰＣ
１１０…入力バンプ群
１２０…出力バンプ群
１３０…ダミーバンプ群

Claims (9)

  1. 長方形状の底面を有し、前記底面の一方の長辺に沿って配置され外部からの入力信号を受け取るための複数の突起電極からなる第１の突起電極群と、前記底面の他方の長辺に沿って配置され出力信号を外部に出力するための複数の突起電極からなる第２の突起電極群とを含む半導体チップであって、
    前記底面において、前記第１の突起電極群が形成されている領域と前記第２の突起電極群が形成されている領域との間の領域に、前記底面の長辺に対して垂直方向に延びる辺を長辺とする長方形状の複数の突起電極からなる第３の突起電極群を備え、
    前記第３の突起電極群に含まれる複数の突起電極は、
    外部との電気的な接続がなされない電極であり、
    前記底面の中央部から短辺側に近づくに従い長辺が長くなるように形成されていることを特徴とする、半導体チップ。
  2. 互いに対向する第１および第２の基板からなる液晶パネルを含み、前記液晶パネルを駆動するための駆動回路が前記第１の基板に設けられる液晶モジュールであって、
    請求項１に記載の半導体チップが前記駆動回路として異方性導電膜を用いて前記第１の基板に実装されていることを特徴とする、液晶モジュール。
  3. 長方形状の底面を有し、前記底面の一方の長辺に沿って配置され外部からの入力信号を受け取るための複数の突起電極からなる第１の突起電極群と、前記底面の他方の長辺に沿って配置され出力信号を外部に出力するための複数の突起電極からなる第２の突起電極群とを含む半導体チップであって、
    前記底面において、前記第１の突起電極群が形成されている領域と前記第２の突起電極群が形成されている領域との間の領域に、前記底面の長辺に対して垂直方向に延びる辺を長辺とする長方形状の複数の突起電極からなる第３の突起電極群を備え、
    前記第３の突起電極群に含まれる複数の突起電極は、外部との電気的な接続がなされない電極であり、
    前記第３の突起電極群は、前記第１の突起電極群が形成されている領域に沿って一列に配置された複数の突起電極からなる突起電極列と前記第２の突起電極群が形成されている領域に沿って一列に配置された複数の突起電極からなる突起電極列とを含み、
    各突起電極列に含まれる複数の突起電極は、前記底面の中央部から短辺側に近づくに従い長辺が長くなるように形成されていることを特徴とする、半導体チップ。
  4. 互いに対向する第１および第２の基板からなる液晶パネルを含み、前記液晶パネルを駆動するための駆動回路が前記第１の基板に設けられる液晶モジュールであって、
    請求項３に記載の半導体チップが前記駆動回路として異方性導電膜を用いて前記第１の基板に実装されていることを特徴とする、液晶モジュール。
  5. 電気配線が形成された配線基板に長方形状の底面を有する半導体チップが異方性導電膜を用いて実装された実装構造であって、
    前記半導体チップは、前記底面の一方の長辺に沿って配置され前記配線基板上の電気配線からの入力信号を受け取るための複数の突起電極からなる第１の突起電極群と、前記底面の他方の長辺に沿って配置され出力信号を前記配線基板上の電気配線に出力するための複数の突起電極からなる第２の突起電極群と、前記第１の突起電極群が形成されている領域と前記第２の突起電極群が形成されている領域との間の領域に配置され前記底面の長辺に対して垂直方向に延びる辺を長辺とする長方形状の複数の突起電極からなる第３の突起電極群とを備え、
    前記第３の突起電極群には、少なくとも前記底面の一方の短辺近傍および他方の短辺近傍に形成された突起電極が含まれ、
    前記第３の突起電極群に含まれる複数の突起電極は、前記配線基板上の電気配線との電気的な接続がなされない電極であり、
    前記底面の一方の短辺近傍および他方の短辺近傍に形成された突起電極の各々の長辺は、前記第１の突起電極群が形成されている領域と前記第２の突起電極群が形成されている領域との間の距離の５分の３以上の長さであることを特徴とする、実装構造。
  6. 前記第３の突起電極群には、前記底面の一方の短辺近傍に形成された突起電極と前記底面の他方の短辺近傍に形成された突起電極との間の領域に一列に配置された複数の突起電極が含まれていることを特徴とする、請求項５に記載の実装構造。
  7. 前記第３の突起電極群に含まれる複数の突起電極は、前記底面の中央部から短辺側に近づくに従い長辺が長くなるように形成されていることを特徴とする、請求項６に記載の実装構造。
  8. 前記第３の突起電極群は、前記底面の一方の短辺近傍に形成された突起電極と前記底面の他方の短辺近傍に形成された突起電極との間の領域に、前記第１の突起電極群が形成されている領域に沿って一列に配置された複数の突起電極からなる突起電極列と前記第２の突起電極群が形成されている領域に沿って一列に配置された複数の突起電極からなる突起電極列とを含み、
    各突起電極列に含まれる複数の突起電極は、前記底面の中央部から短辺側に近づくに従い長辺が長くなるように形成されていることを特徴とする、請求項５に記載の実装構造。
  9. 前記配線基板は、液晶モジュールに含まれる液晶パネルを構成する２枚の基板のうちの一方の基板であって、
    前記半導体チップは、前記液晶パネルを駆動するための駆動回路であることを特徴とする、請求項５から８までのいずれか１項に記載の実装構造。
JP2011519618A 2009-06-16 2010-02-02 半導体チップおよびその実装構造 Expired - Fee Related JP5539346B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011519618A JP5539346B2 (ja) 2009-06-16 2010-02-02 半導体チップおよびその実装構造

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009142950 2009-06-16
JP2009142950 2009-06-16
JP2011519618A JP5539346B2 (ja) 2009-06-16 2010-02-02 半導体チップおよびその実装構造
PCT/JP2010/051415 WO2010146884A1 (ja) 2009-06-16 2010-02-02 半導体チップおよびその実装構造

Publications (2)

Publication Number Publication Date
JPWO2010146884A1 JPWO2010146884A1 (ja) 2012-12-06
JP5539346B2 true JP5539346B2 (ja) 2014-07-02

Family

ID=43356214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011519618A Expired - Fee Related JP5539346B2 (ja) 2009-06-16 2010-02-02 半導体チップおよびその実装構造

Country Status (7)

Country Link
US (1) US20120080789A1 (ja)
EP (1) EP2432006A1 (ja)
JP (1) JP5539346B2 (ja)
CN (1) CN102460668B (ja)
BR (1) BRPI1012742A2 (ja)
RU (1) RU2487435C1 (ja)
WO (1) WO2010146884A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335668B2 (en) 2019-10-30 2022-05-17 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245828B2 (en) * 2012-07-11 2016-01-26 Mindspeed Technologies, Inc. High speed signal conditioning package
JP2014026042A (ja) * 2012-07-25 2014-02-06 Japan Display Inc 表示装置
JP6334851B2 (ja) 2013-06-07 2018-05-30 シナプティクス・ジャパン合同会社 半導体装置、表示デバイスモジュール、及び、表示デバイスモジュールの製造方法
JP2015198122A (ja) * 2014-03-31 2015-11-09 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置
CN104392976A (zh) * 2014-10-11 2015-03-04 合肥京东方光电科技有限公司 一种驱动芯片及显示装置
KR102325643B1 (ko) * 2015-01-07 2021-11-12 삼성디스플레이 주식회사 표시 장치
JP2016134450A (ja) * 2015-01-16 2016-07-25 デクセリアルズ株式会社 接続構造体
US9843164B2 (en) 2015-01-27 2017-12-12 TeraDiode, Inc. Solder sealing in high-power laser devices
US10044171B2 (en) * 2015-01-27 2018-08-07 TeraDiode, Inc. Solder-creep management in high-power laser devices
US20190041685A1 (en) * 2016-02-10 2019-02-07 Sharp Kabushiki Kaisha Semiconductor device and display device
CN110383440A (zh) * 2017-02-17 2019-10-25 索尼半导体解决方案公司 半导体装置、芯片状半导体元件、配备有半导体装置的电子设备以及制造半导体装置的方法
CN107621710A (zh) * 2017-11-10 2018-01-23 京东方科技集团股份有限公司 驱动芯片、显示基板、显示装置及显示装置的制作方法
DE102019121371B4 (de) 2018-08-08 2022-10-06 Lg Display Co., Ltd. Integrierte-Schaltung-Baugruppe und diese verwendende Anzeigevorrichtung
CN109949703B (zh) 2019-03-26 2021-08-06 京东方科技集团股份有限公司 柔性显示基板、显示面板、显示装置及制作方法
TWI806112B (zh) * 2020-07-31 2023-06-21 矽創電子股份有限公司 晶片之導流結構

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6471140A (en) * 1987-09-11 1989-03-16 Oki Electric Ind Co Ltd Semiconductor device
JP2001284413A (ja) * 2000-04-03 2001-10-12 Fujitsu Ltd 半導体装置及び半導体装置用基板
JP2002246404A (ja) * 2001-02-16 2002-08-30 Matsushita Electric Ind Co Ltd バンプ付き半導体素子
JP2004127974A (ja) * 2002-09-30 2004-04-22 Oki Electric Ind Co Ltd Ｃｏｆテープキャリア、半導体素子、半導体装置
JP2004214373A (ja) * 2002-12-27 2004-07-29 Toshiba Matsushita Display Technology Co Ltd バンプ付き半導体素子およびその実装方法
JP2005203758A (ja) * 2003-12-16 2005-07-28 Samsung Electronics Co Ltd 駆動チップ及びこれを有する表示装置
JP2005259924A (ja) * 2004-03-11 2005-09-22 Sharp Corp 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
JP2005328099A (ja) * 1995-05-22 2005-11-24 Hitachi Chem Co Ltd 半導体チップの接続構造及びこれに用いる配線基板
JP2007019388A (ja) * 2005-07-11 2007-01-25 Seiko Epson Corp 半導体装置及び半導体装置の実装方法
JP2007103848A (ja) * 2005-10-07 2007-04-19 Renesas Technology Corp 半導体装置およびその製造方法
JP2008141069A (ja) * 2006-12-04 2008-06-19 Sharp Corp 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2047948C1 (ru) * 1994-03-29 1995-11-10 Эдуард Гурьевич Голобарь Способ изготовления гибридных интегральных схем
DE69618458T2 (de) * 1995-05-22 2002-11-07 Hitachi Chemical Co Ltd Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip
KR100381052B1 (ko) * 2000-02-23 2003-04-18 엘지.필립스 엘시디 주식회사 윈도우를 가지는 테이프 케리어 패키지 및 이를 접속한액정표시장치
JP2002083845A (ja) * 2000-07-05 2002-03-22 Sharp Corp フレキシブル配線基板、ｉｃチップ実装フレキシブル配線基板およびこれを用いた表示装置並びにｉｃチップ実装構造、ｉｃチップ実装フレキシブル配線基板のボンディング方法
TW506103B (en) * 2001-08-06 2002-10-11 Au Optronics Corp Bump layout on a chip
RU2207660C1 (ru) * 2001-12-27 2003-06-27 Воронежский государственный технический университет Способ изготовления контактных столбиков на полупроводниковом кристалле
KR100857494B1 (ko) * 2002-04-30 2008-09-08 삼성전자주식회사 구동 집적 회로 패키지 및 이를 이용한 칩 온 글래스액정표시장치
JP4006284B2 (ja) * 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置
KR20040075377A (ko) 2003-02-20 2004-08-30 삼성전자주식회사 구동 아이씨 및 이를 갖는 디스플레이 장치
KR101022278B1 (ko) * 2003-12-15 2011-03-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
JP4748963B2 (ja) * 2004-09-28 2011-08-17 京セラ株式会社 表示装置
JP2006106132A (ja) * 2004-09-30 2006-04-20 Sharp Corp 表示駆動回路および表示装置
JP5076315B2 (ja) 2005-12-26 2012-11-21 富士ゼロックス株式会社 配線基板及びフリップチップ実装構造
JP5262065B2 (ja) * 2007-10-31 2013-08-14 富士通株式会社 レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計装置、およびレイアウト設計方法
TWI373107B (en) * 2008-04-24 2012-09-21 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6471140A (en) * 1987-09-11 1989-03-16 Oki Electric Ind Co Ltd Semiconductor device
JP2005328099A (ja) * 1995-05-22 2005-11-24 Hitachi Chem Co Ltd 半導体チップの接続構造及びこれに用いる配線基板
JP2001284413A (ja) * 2000-04-03 2001-10-12 Fujitsu Ltd 半導体装置及び半導体装置用基板
JP2002246404A (ja) * 2001-02-16 2002-08-30 Matsushita Electric Ind Co Ltd バンプ付き半導体素子
JP2004127974A (ja) * 2002-09-30 2004-04-22 Oki Electric Ind Co Ltd Ｃｏｆテープキャリア、半導体素子、半導体装置
JP2004214373A (ja) * 2002-12-27 2004-07-29 Toshiba Matsushita Display Technology Co Ltd バンプ付き半導体素子およびその実装方法
JP2005203758A (ja) * 2003-12-16 2005-07-28 Samsung Electronics Co Ltd 駆動チップ及びこれを有する表示装置
JP2005259924A (ja) * 2004-03-11 2005-09-22 Sharp Corp 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
JP2007019388A (ja) * 2005-07-11 2007-01-25 Seiko Epson Corp 半導体装置及び半導体装置の実装方法
JP2007103848A (ja) * 2005-10-07 2007-04-19 Renesas Technology Corp 半導体装置およびその製造方法
JP2008141069A (ja) * 2006-12-04 2008-06-19 Sharp Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335668B2 (en) 2019-10-30 2022-05-17 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US11769755B2 (en) 2019-10-30 2023-09-26 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Also Published As

Publication number Publication date
JPWO2010146884A1 (ja) 2012-12-06
US20120080789A1 (en) 2012-04-05
CN102460668A (zh) 2012-05-16
RU2487435C1 (ru) 2013-07-10
EP2432006A1 (en) 2012-03-21
CN102460668B (zh) 2014-11-19
WO2010146884A1 (ja) 2010-12-23
BRPI1012742A2 (pt) 2019-09-24

Similar Documents

Publication Publication Date Title
JP5539346B2 (ja) 半導体チップおよびその実装構造
JP4781097B2 (ja) テープキャリアパッケージ及びそれを搭載した表示装置
JP4968665B2 (ja) フラットディスプレイパネル及び接続構造
WO2012121113A1 (ja) 電子回路基板、表示装置および配線基板
US20110169792A1 (en) Display panel
JP2011198779A (ja) 電子回路装置、その製造方法及び表示装置
WO2017045358A1 (zh) 柔性基板和显示装置
JP4740708B2 (ja) 配線基板、及び半導体装置
JP2004134653A (ja) 基板接続構造およびその基板接続構造を有する電子部品の製造方法
JP2012060029A (ja) 電子機器
JP4699089B2 (ja) チップオンフィルム半導体装置
JP4067502B2 (ja) 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
JP4837513B2 (ja) 半導体パッケージの製造方法、及び表示装置の製造方法
JP5257154B2 (ja) 電子装置、電気光学装置および基板の接続構造
WO2012073739A1 (ja) 基板モジュール
JP2006337829A (ja) 駆動用ｉｃ及びそれが実装された表示装置
JP6334851B2 (ja) 半導体装置、表示デバイスモジュール、及び、表示デバイスモジュールの製造方法
JP2007184344A (ja) 電気光学装置、実装構造体、電子機器及び実装用接着材
KR20080061602A (ko) 탭 패키지용 반도체 칩
JP4013070B2 (ja) 集積回路チップ、電子デバイス及びその製造方法並びに電子機器
WO2012117959A1 (ja) 半導体素子および表示パネル
JP2004214373A (ja) バンプ付き半導体素子およびその実装方法
JP4658007B2 (ja) 半導体装置
TWI404464B (zh) 電路板、覆晶電路和驅動電路之佈線的結構
KR20070105613A (ko) 반도체 소자의 플립 칩 본딩 구조

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

R150 Certificate of patent or registration of utility model

Ref document number: 5539346

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140430

LAPS Cancellation because of no payment of annual fees