JP2007184344A - 電気光学装置、実装構造体、電子機器及び実装用接着材 - Google Patents

電気光学装置、実装構造体、電子機器及び実装用接着材 Download PDF

Info

Publication number
JP2007184344A
JP2007184344A JP2006000411A JP2006000411A JP2007184344A JP 2007184344 A JP2007184344 A JP 2007184344A JP 2006000411 A JP2006000411 A JP 2006000411A JP 2006000411 A JP2006000411 A JP 2006000411A JP 2007184344 A JP2007184344 A JP 2007184344A
Authority
JP
Japan
Prior art keywords
substrate
insulating resin
filler
electro
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006000411A
Other languages
English (en)
Inventor
Atsushi Saito
淳 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2006000411A priority Critical patent/JP2007184344A/ja
Publication of JP2007184344A publication Critical patent/JP2007184344A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】絶縁樹脂にて接着された基板と電子部品の実装構造体若しくはこれを備えた電気
光学装置において、絶縁樹脂の接着力の低下に起因する導電接続不良の発生を抑制するこ
とにより、実装構造の電気的信頼性を向上させる。
【解決手段】本発明の電気光学装置１００は、電気光学物質が配置されてなる基板１１１
を有し、前記基板上に電子部品１２０が実装されてなり、前記基板上に設けられた導電体
１１７ａ、１１８ａと前記電子部品に設けられた電極１２４とが直接若しくは間接的に導
電接続され、前記基板と前記電子部品とが絶縁樹脂１１９Ａにより接着されてなり、前記
絶縁樹脂中には、前記基板又は前記電子部品の前記絶縁樹脂が接着される部分の熱膨張係
数に対して前記絶縁樹脂を構成する樹脂基材１１９ａよりも近い熱膨張係数を備えた素材
で構成されるフィラー１１９ｆが混入されている。
【選択図】図２

Description

本発明は電気光学装置、実装構造体、電子機器及び実装用接着材に係り、特に、ガラス
等の硬質基板上に電子部品を実装する場合に好適な実装構造に関する。
一般に、基板上に半導体チップ等の電子部品を実装する場合には、数十μｍ程度の狭ピ
ッチで形成された電子部品の電極と、これに対応する基板上の配線パターン等の導電体と
を正確かつ確実に導電接続するために、微細な導電性粒子を絶縁樹脂に混入してなる異方
性導電材（ＡＣＦ又はＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌ
ｍ／Ｐａｓｔｅ）を用いた実装方法が用いられる。例えば、薄膜状の異方性導電材を電子
部品と基板との間に介在させ、電子部品を基板上に熱圧着することにより、絶縁樹脂が軟
化して電子部品の電極と基板上の導電体との間に導電性粒子が介在した状態で加圧される
ことによって電極と導電体との導電接続が確保され、この状態で絶縁樹脂を硬化させるこ
とにより、前記導電接続が保持される。
例えば、特許文献１には、図１０に示すように、絶縁樹脂１５中に導電ゴムからなる導
電性粒子１６を混合してなる異方性導電材１４を用いた導電接続構造１０が記載されてい
る。この導電接続構造１０では、ガラス等で構成される基板１１の表面上に配線層１９が
引き出され、この配線層１９の接続端子１９ａ、１９ｂの上に異方性導電材１４を介して
半導体チップ１７が熱圧着される。この電気光学装置では、半導体チップ１７の電極１７
ａ、１７ｂと配線層１９の接続端子１９ａ、１９ｂの間に挟持された導電性粒子１６は多
少弾性変形した状態とされている。このようにすれば、絶縁樹脂１５の熱膨張などの原因
により基板１１と半導体チップ１７の間隔が多少増大しても、導電性粒子１６の弾性復元
力によって電極１７ａ，１７ｂと接続端子１９ａ，１９ｂの導電接続状態は維持される。
また、図１１に示すように、半導体チップ２７の電極２７ａ、２７ｂとして、弾性変形
可能なコア樹脂２８を金属薄膜等の導電性薄膜２９によって被覆してなる突起電極を構成
し、これらの電極２７ａ、２７ｂを基板１１上の接続端子１９ａ，１９ｂに当接させて導
電接続させるとともに、絶縁樹脂材２４（ＮＣＦ又はＮＣＰ：Ｎｏｎ Ｃｏｎｄｕｃｔｉ
ｖｅ Ｆｉｌｍ／Ｐａｓｔｅ）で半導体チップ２７を基板１１上に接着固定してなる別の
導電接続構造２０も知られている。この構造では、薄膜状の絶縁樹脂材２４を半導体チッ
プ２７と基板１１の間に介在させ、半導体チップ２７を基板１１に熱圧着させることによ
り、半導体チップ２７の電極２７ａ、２７ｂが配線層１９の接続端子１９ａ、１９ｂに当
接したまま、そのコア樹脂２８が弾性変形した状態となり、この状態が絶縁樹脂材２４に
よって保持固定される。この場合でも、絶縁樹脂材２４の熱膨張などの原因により基板１
１と半導体チップ２７の間隔が多少増大しても、コア樹脂２８の弾性復元力によって電極
２７ａ，２７ｂと接続端子１９ａ，１９ｂの導電接続状態は維持される。
特開平０５−１８２５１６号公報
しかしながら、上記の導電接続構造では、異方性導電材又は絶縁樹脂材を構成する絶縁
樹脂と基板又は半導体チップの熱膨張係数が相互に異なることにより、温度変化によって
絶縁樹脂と基板との間に応力が繰り返し発生するとともに、高温多湿の環境下では絶縁樹
脂が加水分解等によって劣化する場合があるために、絶縁樹脂の基板に対する接着力は経
時的に低下していく。やがて、この接着力が導電性粒子又はコア樹脂の弾性復元力を下回
ると、電極と接続端子の導電接触部分において異方性導電材又は絶縁樹脂材が部分的に基
板から剥離し、浮き上がることにより、半導体チップと基板の間隔が大きく広がり、電極
と接続端子間のコンタクト抵抗が増大したり導電接続が断絶したりするという問題がある
。
そこで、本発明は上記問題点を解決するものであり、その課題は、絶縁樹脂にて接着さ
れた基板と電子部品の実装構造体若しくはこれを備えた電気光学装置において、絶縁樹脂
の接着力の低下に起因する導電接続不良の発生を抑制することにより、実装構造の電気的
信頼性を向上させることにある。
上記の課題に鑑み、本発明の電気光学装置は、電気光学物質が配置されてなる基板を有
し、前記基板上に電子部品が実装されてなる電気光学装置であって、前記基板上に設けら
れた導電体と前記電子部品に設けられた電極とが直接若しくは間接的に導電接続され、前
記基板と前記電子部品とが絶縁樹脂により接着されてなり、前記絶縁樹脂中には、前記基
板又は前記電子部品の前記絶縁樹脂が接着される部分の熱膨張係数に対して前記絶縁樹脂
を構成する樹脂基材よりも近い熱膨張係数を備えた素材で構成されるフィラーが混入され
ていることを特徴とする。
この発明によれば、絶縁樹脂中にフィラーが混入されることにより、絶縁樹脂の熱膨張
係数が基板又は電子部品における絶縁樹脂と接着される部分の熱膨張係数に近くなるので
、基板又は電子部品と絶縁樹脂との間の界面上に発生する熱応力（熱膨張係数差に起因す
る応力）を低減することができるため、基板と電子部品を接着する絶縁樹脂の接着力の経
時的な低下を抑制することができる。したがって、導電体と電極との間のコンタクト抵抗
の増大やコンタクト不良の発生を抑制することができる。
なお、一般的には、絶縁樹脂を構成する樹脂基材の熱膨張係数は基板又は電子部品にお
ける絶縁樹脂と接着される部分の熱膨張係数よりも大きいので、上記フィラーを構成する
素材としては、上記樹脂基材の熱膨張係数よりも小さな熱膨張係数を備えた素材が選ばれ
る。このような素材としては、無機酸化物その他の無機化合物が好ましい。
本発明において、前記フィラーは、シリカ、アルミナ、ジルコニウム、或いはこれらの
２種以上の混合物から選ばれた少なくとも一の素材で構成されていることが好ましい。こ
れらの素材はいずれも熱膨張係数が一般的な樹脂基材よりも大幅に小さいので、比較的少
ない混入量で絶縁樹脂の熱膨張係数を大きく低下させることができる。なお、フィラーと
しては、特に、シリカが熱膨張係数０．５ｐｐｍ／℃ときわめて小さく、しかも、絶縁樹
脂の吸湿性を低下させる効果もあるため、絶縁樹脂の接着力を確保する上できわめて好適
である。
本発明において、前記フィラーが混入されてなる前記絶縁樹脂の熱膨張係数が２０〜５
０ｐｐｍの範囲内であることが好ましい。これによれば、熱膨張係数が５０ｐｐｍ／℃を
越えると一般的な樹脂基材と同等の熱膨張係数となるので熱応力を低減するといった本発
明の効果がほとんど得られず、熱膨張係数が２０ｐｐｍ／℃を下回ると熱応力自体は低減
されるがフィラー混入量が多くなり過ぎて粘度が高くなり、実装時において粘度を低下さ
せにくくなり、導電接触不良を生ずる可能性が高くなる。したがって、絶縁樹脂と基板若
しくは電子部品との熱膨張率の差を低減しつつ、絶縁樹脂の粘度の上昇による導電接触性
の悪化を防止するには上記範囲内とすることが好ましい。
本発明において、前記フィラーの前記絶縁樹脂への混入割合が１０〜７０体積％の範囲
内であることが好ましい。これによれば、フィラーの混入割合が７０体積％を越えると粘
度が高くなり過ぎて、実装時において粘度を低下させにくくなり、導電接触不良を生ずる
可能性が高くなる。逆にフィラーの混入割合が１０体積％未満であれば、フィラーの混入
による熱膨張係数の低下量が少なく、熱応力の発生を抑制することができない。
本発明において、前記絶縁樹脂中には前記電極と前記導電体の間に介在して両者を導電
接続させる導電性粒子が分散配置され、前記フィラーは前記導電性粒子の平均粒径（メジ
アン径；ｄ５０）よりも小さな粒径を有することが好ましい。これによれば、フィラーが
導電性粒子の平均粒径よりも小さいことにより、実装時において導電性粒子を介した導電
体と電極のコンタクトを妨害しにくくなるため、実装不良を抑制し、信頼性の高い導電接
続構造を実現できる。
本発明において、前記絶縁樹脂中には前記電極と前記導電体の間に介在して両者を導電
接続させる導電性粒子が分散配置され、前記フィラーは、前記電極と前記導電体の間に挟
持された前記導電性粒子の変形量よりも小さな粒径を有することが好ましい。これによれ
ば、フィラーの粒径が導電性粒子の変形量よりも小さいことにより、導電性粒子を介した
導電体と電極の間の導電接続状態に与えるフィラーの影響を実質的にほとんど無くすこと
ができる。
本発明において、前記電極は突起電極であり、前記フィラーは、前記導電体に導電接続
された前記突起電極の変形量よりも小さな粒径を有することが好ましい。これによれば、
フィラーの粒径が突起電極の変形量よりも小さいことにより、導電体と突起電極の間の導
電接続状態に与えるフィラーの影響を実質的にほとんど無くすことができる。
本発明において、前記フィラーの粒径は１μｍ以下であることが好ましい。これによれ
ば、フィラーの粒径が１μｍ以下であることにより、導電性粒子を含む一般的な異方性導
電材や突起電極と絶縁樹脂材を用いた実装構造において、導電性粒子や突起電極の変形量
をフィラーの粒径よりも大きくすることが可能となるので、導電接続性に障害を与えない
ようにすることができる。
例えば、一般的な異方性導電材中の導電性粒子の粒径は小さいものでも２〜５μｍ程度
あるので、粒径１μｍ以下のフィラーは導電性粒子を介する導電接続に重大な障害を与え
ない。また、通常、実装構造体の導電接続部分における変形量（導電性粒子や突起電極の
変形量）は少なくとも１μｍ以上はあるので、仮に導電接続部分に粒径１μｍ以下のフィ
ラーが介在しても、導電体と突起電極との間の導電接続状態は確保される。
次に、本発明の実装構造体は、基板上に電子部品が実装されてなる実装構造体であって
、前記基板上に形成された導電体と、前記電子部品に設けられた電極とが直接若しくは間
接的に導電接続され、前記基板と前記電子部品とが絶縁樹脂により接着されてなり、前記
絶縁樹脂中に、前記基板又は前記電子部品の前記絶縁樹脂が接着される部分の熱膨張係数
に対して前記絶縁樹脂を構成する樹脂基材よりも近い熱膨張係数を備えた素材で構成され
るフィラーが混入されていることを特徴とする。
この発明によれば、絶縁樹脂中にフィラーが混入されることにより、絶縁樹脂の熱膨張
係数が基板又は電子部品における絶縁樹脂と接着される部分の熱膨張係数に近くなるので
、基板又は電子部品と絶縁樹脂との間の界面上に発生する熱応力（熱膨張係数差に起因す
る応力）を低減することができるため、基板と電子部品を接着する絶縁樹脂の接着力の経
時的な低下を抑制することができる。したがって、導電体と電極との間のコンタクト抵抗
の増大やコンタクト不良の発生を抑制することができる。
次に、本発明の電子機器は、上記各発明の電気光学装置を含むことを特徴とする。この
ような電子機器としては、電気光学装置を表示体として用いる各種機器、例えば、モニタ
、コンピュータ装置、電子時計、携帯電話機等を挙げることができる。
また、本発明の他の電子機器は、上記発明の実装構造体を含むことを特徴とする。この
ような電子機器としては、電子部品を基板上に実装してなる実装構造体を含む各種機器、
例えば、携帯電話機、コンピュータ装置、電子時計等を挙げることができる。
次に、本発明の実装用接着材は、基板上に電子部品を実装する際に前記基板と前記電子
部品を接着するために用いる実装用接着材であって、接着材を構成する樹脂基材中に、当
該樹脂基材よりも熱膨張係数の小さい素材で構成されるフィラーが混入されていることを
特徴とする。
この発明によれば、樹脂基材中にそれよりも熱膨張係数の小さい素材で構成されるフィ
ラーが混入されていることにより、接着材の熱膨張係数が小さくなるため、接着材と基板
又は電子部品との間の熱膨張係数の差を低減することが可能になることから、熱応力に起
因する接着力の低下を抑制できる。この場合においても、前記接着材の熱膨張係数が２０
〜５０ｐｐｍ／℃の範囲内であることが好ましい。また、フィラーの混入割合は１０〜７
０体積％であることが好ましい。
なお、上記の各発明においては、導電体と電極とが直接若しくは間接的に導電接続され
た部分が加圧されて弾性復元力が生じている状態で絶縁樹脂によって接着保持されている
ことが好ましい。この場合には、絶縁樹脂の接着力で導電接続部の弾性復元力に対抗し、
実装状態を維持しているため、絶縁樹脂の接着力が低下することによって電気的信頼性が
低下するが、本発明では、絶縁樹脂の接着力の低下そのものを低減できるため、実装構造
の電気的信頼性を確保することができる。このような導電接続部の構造としては、例えば
、絶縁樹脂中に配置された導電性粒子が導電体と電極との間に挟持されて変形（弾性変形
）した構造、或いは、電極が弾性変形可能なコア材を含み、導電体と電極が当接した状態
でコア材が変形（弾性変形）した構造、などを採用することができる。また、基板として
は、ガラス、セラミックス、硬質樹脂等からなる硬質基板であることが好ましい。このよ
うな硬質基板を用いる場合には、上記の構造を採用することで、コンタクト圧が確保され
、電気的信頼性を向上させることができる。
次に、添付図面を参照して本発明に係る導電接続構造の実施形態について詳細に説明す
る。
［第１実施形態］
図１は本発明に係る第１実施形態の電気光学装置の全体構成を示す概略斜視図、図２は
第１実施形態の実装構造体に係る部分を模式的に示す概略拡大部分縦断面図である。図１
に示すように、本発明に係る第１実施形態の電気光学装置１００は、電気光学パネル１１
０と、この電気光学パネル１１０を構成する基板１１１上に異方性導電材１１９を介して
実装された電子部品である半導体チップ１２０とを備えている。なお、基板１１１の端部
にはフレキシブル配線基板１３１が実装されている。
電気光学パネル１１０は、ガラス等からなる一対の基板１１１、１１２を対向配置して
シール材１１３を介して貼り合わせ、一対の基板１１１、１１２とシール材１１３の間に
液晶１１４を充填してなるものである。一対の基板１１１，１１２の相互に対向する内面
上には透明電極が形成され、これらの透明電極間に印加する電圧を制御することにより、
両基板の透明電極が重なる平面範囲（画素）内において液晶１１４の光変調特性が適宜に
設定され、所定の表示が実現される。
基板１１１は、もう一方の基板１１２と対向する対向部分１１１ａと、基板１１２の外
形から張り出してなる張り出し部分１１１ｂとを有し、上記対向部分１１１ａは液晶１１
４の配置領域と平面的に重なり、上記張り出し部分１１１ｂには上記透明電極と直接若し
くは間接的に導電接続された配線１１７が引き出されている。配線１１７の端部には半導
体チップ１２０に導電接続される複数の接続端子が形成されている。また、張り出し部分
１１１ｂの端部には配線１１８が形成され、この配線１１８の一方の端部には半導体チッ
プ１２０に導電接続される複数の接続端子が形成され、他方の端部にはフレキシブル配線
基板１３０に導電接続される複数の入力端子が形成されている。
半導体チップ１２０は、シリコン（Ｓｉ）等からなる半導体基板１２１にトランジスタ
、ダイオード、抵抗、コンデンサなどの各種素子を含む集積回路を形成したものである。
図２に示すように、この半導体チップ１２０の表面（通常は能動面）にはアルミニウム等
の導電体で構成される複数の接続パッド１２２及び酸化シリコン等で構成される絶縁膜が
形成され、複数の接続パッド１２２は絶縁膜１２３で覆われずに露出している。複数の接
続パッド１２２はそれぞれ電極１２４に導電接続されている。電極１２４は、例えば、無
電解めっき等により接続パッド１２２上にＮｉ層を形成した後に、その表面上に電解めっ
き等によりＡｕの薄膜を積層することによって構成される。これらの複数の電極１２４は
基板１２１の表面から突出形成された突起電極として構成されている。これらの電極１２
４は、上記配線１１７の複数の接続端子１１７ａと配線１１８の複数の接続端子１１８ａ
にそれぞれ対応した位置に配置され、複数の接続端子と同じ形成ピッチで複数配列されて
いる。
なお、接続端子１１７ａ，１１８ａは、基板１１１上に形成されたＩＴＯ（インジウム
スズ酸化物）等の透明導電体や、Ａｌ，Ｃｕ，Ａｕ等の金属や合金等で構成される。また
、透明導電体上に金属や合金を積層したものであってもよい。
異方性導電材１１９は、絶縁樹脂１１９Ａ中に多数の導電性粒子１１９ｄを分散してな
る薄膜（シート）状に構成されている。この異方性導電材１１９は、その厚さ方向には導
電性粒子１１９ｄにより導電性を有するが、その平面方向には絶縁性樹脂１１９Ａによっ
て絶縁性を有するように構成される。ここで、導電性粒子１１９ｄとしては、弾性変形可
能な樹脂を導電性の金属層によって被覆してなるものが最も好ましいが、全てが金属で構
成されたものであってもよく、また、導電ゴムで構成されたものであってもよい。
絶縁樹脂１１９Ａは、エポキシ系樹脂、アクリル系樹脂、ポリエステル系樹脂等の樹脂
基材１１９ａと、この樹脂基材１１９ａに混入されたフィラー１１９ｆとを含む。樹脂基
材１１９ａは耐熱性を要求される用途では熱硬化性樹脂であることが好ましいが、熱硬化
性樹脂と熱可塑性樹脂を混合したものであってもよく、また、耐熱性がそれほど要求され
ない用途では熱可塑性樹脂を用いてもよい。また、光硬化性樹脂を用いることも可能であ
る。
フィラー１１９ｆは、上記基板１１１又は１２１の熱膨張係数に対して、上記樹脂基材
１１９ａの熱膨張係数よりも近い熱膨張係数を有する素材で構成されたものであり、本実
施形態の場合、樹脂基材１１９ａよりも小さい熱膨張係数を備えた素材で構成される。こ
のような素材としては、例えば、シリカ、アルミナ、ジルコニア等の無機化合物が挙げら
れる。
また、フィラー１１９ｆは、接続端子１１７ａ，１１８ａと電極１２４とが上記導電性
粒子１１９ｄを介した導電接続状態を阻害しない大きさの粒体若しくは粉体とされる。よ
り具体的には、フィラー１１９ｆの粒径は、導電性粒子１１９ｄの平均粒径（メジアン径
；ｄ５０）よりも小さくなるように構成される。
特に、フィラー１１９ｆの粒径は、接続端子１１７ａ，１１８ａと電極１２４の間に挟
持された導電性粒子１１９ｄの変形量よりも小さいことが好ましい。これによって、導電
性粒子１１９ｄと接続端子１１７ａ，１１８ａ又は電極１２４との間にフィラー１１９ｆ
が介在しても、導電性粒子１１９ｄの弾性変形によって導電接続状態に影響を与えないよ
うに構成できる。
本実施形態では、平均粒径が２〜５μｍの導電性粒子１１９ｄに対して、全てのフィラ
ー１１９ｆは粒径が１μｍ以下の粒体で構成され、上記樹脂基材１１９ａ中に均一に分散
された状態となるように混入される。このとき、導電性粒子１１９ｄの変形量は１μｍ若
しくはそれ以上とされる。特に、導電接続状態への影響の低減とともに入手性を考慮する
と、フィラー１１９ｆの平均粒径（メジアン径；ｄ５０）は０．２〜０．５μｍの範囲内
であることが好ましい。また、全てのフィラー１１９ｆの粒径が０．５μｍ以下であるこ
とが好ましく、また、フィラー１１９ｆの粒径分布はなるべく狭い方が好ましい。例えば
、０．２〜０．５μｍの範囲内の粒径を有するフィラー１１９ｆが全フィラーの９０重量
％を越えていることが望ましい。
図３乃至図５は、絶縁樹脂１１９Ａ中のフィラー１１９ｆの混入割合と、絶縁樹脂１１
９Ａの熱膨張係数及び弾性率との関係を示すグラフである。図３はフィラー１１９ｆとし
てシリカ（溶融シリカ）を用いた場合、図４はフィラー１１９ｆとしてアルミナを用いた
場合、図５はフィラー１１９ｆとしてジルコニアを用いた場合について示す。
図３に示すように、シリカは０．５ｐｐｍ／℃といったきわめて低い熱膨張係数を有し
、絶縁樹脂１１９Ａの熱膨張率はフィラー１１９ｆの混入割合に応じて、上記のきわめて
低い熱膨張係数に向けてほぼ直線的に低下する。フィラー１１９ｆの混入割合が２０体積
％のとき絶縁樹脂１１９Ａの熱膨張係数は５０ｐｐｍ／℃、６６体積％のときは２０ｐｐ
ｍ／℃である。ここで、絶縁樹脂１１９Ａの熱膨張係数は直線的に変化するが、弾性率は
混入割合が大きくなるほど急激に増加するので、フィラー１１９ｆの混入割合としては１
０〜７０体積％の範囲であることが好ましい。混入割合が１０体積％未満ではフィラー１
１９ｆの添加効果が少なく、７０体積％を越えると弾性率の上昇とともに粘度が増大し、
実装時において接続端子１１７ａ，１１８ａと電極１２４との間から絶縁樹脂１１９Ａが
排除されにくくなることによって、実装不良（導電接続不良）が発生しやすくなるため、
好ましくない。また、弾性率の上昇によって絶縁樹脂１１９Ａにクラックが生ずる可能性
も高くなる。特に、フィラーの混入割合としては２０〜６６体積％の範囲内であることが
より望ましい。
また、図４に示すアルミナをフィラー１１９ｆとした場合には、混入割合が１６体積％
で熱膨張係数が５０ｐｐｍ／℃、６７体積％で２０ｐｐｍ／℃となるが、熱膨張係数及び
弾性率の全体の傾向としては、シリカの場合と同様である。この場合、フィラーの混入割
合としては、１０〜７０体積％であることが好ましく、特に、１６〜６７体積％の範囲内
であることがより望ましい。さらに、図５に示すジルコニアをフィラー１１９ｆとした場
合にも、混入割合が１８体積％で熱膨張係数が５０ｐｐｍ／℃、７２体積％で２０ｐｐｍ
／℃となるが、熱膨張係数及び弾性率の全体の傾向としては、シリカの場合と同様である
。この場合、フィラーの混入割合としては、１０〜７０体積％であることが好ましく、特
に、１８〜７０体積％の範囲内であることがより望ましい。
上記の異方性導電材１１９は基板１１１と半導体チップ１２０との間に配置され、絶縁
樹脂１１９Ａが基板１１１と半導体チップ１２０を接着している。そして、基板１１１上
の接続端子１１７ａ、１１８ａと、半導体チップ１２０の電極１２４との間には上記導電
性粒子１１９ｄの一部が介在し、両者が導電性粒子１１９ｄを介して導電接続されている
。また、導電性粒子１１９ｄは、接続端子１１７ａ，１１８ａと電極１２４とに挟持され
ることによって変形（好ましくは弾性変形）し、潰れた状態となっている。この導電性粒
子１１９ｄの状態は上記絶縁樹脂１１９Ａの接着力によって維持されている。
図６は、絶縁樹脂１１９Ａの基板１１１に対する接着力（実線ａ）と、導電性粒子１１
９ｄの弾性復元力（一点鎖線ｂ）の経時変化を示すグラフである。絶縁樹脂１１９Ａの接
着力は、当初は導電性粒子１１９ｄの弾性復元力よりも大きい。したがって、導電性粒子
１１９ｄは絶縁樹脂１１９Ａの接着力によって好ましくは弾性変形状態が維持された状態
とされ、これによって接続端子１１７ａ，１１８ａと電極１２４の導電接続構造のコンタ
クト圧が確保されるとともに、絶縁樹脂１１９Ａが熱膨張することにより基板１１１と半
導体チップ１２０の間隔が多少増加しても、導電性粒子１１９ｄの復元によって導電接続
状態が維持される。
しかしながら、例えば、絶縁樹脂１１９Ａとガラス等で構成される基板１１１との間に
は熱膨張率に大きな差があるため、時間の経過とともに温度変化の繰り返しによって絶縁
樹脂１１９Ａと基板１１１の界面は熱応力を繰り返し受けることになる。また、高温多湿
の環境下では絶縁樹脂１１９Ａが加水分解等によって劣化することもある。したがって、
絶縁樹脂１１９Ａの接着力は徐々に低下し、その結果、絶縁樹脂１１９Ａの接着力が導電
性粒子１１９ｄの弾性復元力より低下すると、絶縁樹脂１１９Ａが導電接続部及びその近
傍において基板１１１から部分的に剥離し、当該導電接続部及びその近傍において上記接
着力が失われてしまう。このようになると、従来構造では、上記導電接続部に浮きが発生
し、その結果、コンタクト抵抗が増加して電気光学パネル１１０の駆動電位が変化したり
、導電接続状態が断絶して導電接続不良が発生したりすることになる。
しかしながら、本実施形態では、絶縁樹脂１１９Ａ中にフィラー１１９ｆが混入される
ことにより、絶縁樹脂１１９Ａの熱膨張係数が小さくなり、基板１１１の熱膨張係数に近
くなっている。このため、絶縁樹脂１１９Ａと基板１１１の間に熱膨張係数の差が減少し
、これに起因して接着面上に発生する熱応力が低下することから、絶縁樹脂１１９Ａの接
着力（点線ａ′）の低下も抑制される。したがって、導電接続部のコンタクト圧が確保さ
れ、また、導電接続不良も発生しないことから、電気光学装置１００の電気的信頼性を向
上させることができる。
さらに、本実施形態では、無機化合物のフィラー１１９ｆが混入されることにより絶縁
樹脂１１９Ａの耐湿性が向上するため、絶縁樹脂１１９Ａ自体の劣化が抑制され、高温高
湿の環境下等における樹脂の劣化による接着力の低下も抑制できるという効果が得られる
。
なお、上記実施形態では、電気光学パネル１１０を構成する基板１１１上に半導体チッ
プ１２０を実装してなる電気光学装置１００について説明したが、上記の構成は、電気光
学装置に限らず、種々の基板上に半導体チップその他の電子部品を実装する各種の実装構
造体に適用可能である。
また、本実施形態においては、実装用接着材として、半固化状態とされたシート状のＡ
ＣＦ１１９Ｆを基板１１１と半導体チップ１２０との間に介挿し、その後、半導体チップ
１２０を加熱しながら基板１１１に加圧することで、図２に示す状態とすることができる
。ただし、ペースト状のＡＣＰを基板１１０と半導体チップ１２０との間に印刷や塗布等
により導入し、加熱・加圧してもよい。
さらに、上記説明では基板１１１と絶縁樹脂１１９Ａとの間の接着力を問題としたが、
本実施形態では絶縁樹脂１１９Ａと半導体チップ１２０の表面上に形成された絶縁膜１２
３との間の接着力の低下を防止する効果も得られる。本実施形態の場合、絶縁膜１２３が
酸化シリコン層で構成されていれば、基本的にその熱膨張係数はガラス基板とそれほど異
ならないので、絶縁膜１２３と絶縁樹脂１１９Ａとの間の接着力の低下も上記と全く同様
に考えることができる。ただし、基板１１１と半導体チップ１２０の表面（絶縁樹脂１１
９Ａが接着される部分）との熱膨張係数が異なる場合には、基板１１１と半導体チップ１
２０の表面のいずれか一方と、絶縁樹脂１１９Ａとの間の接着力の低下を防止するように
構成すればよい。一般的には、基板１１１と半導体チップ１２０の表面のうち、絶縁樹脂
１１９Ａに対して熱膨張係数がより大きく相違する方との接着力を問題とすれば足りる。
本実施形態では基板１１１がガラス基板で構成されているが、基板１１１を構成する素
材としてはガラスに限られることはなく、種々の素材を用いることができる。ただし、石
英、半導体、セラミック基板、硬質樹脂回路基板など、実装時において十分な弾性変形が
期待できない硬質基板である場合には、上記導電性粒子１１９ｄの弾性変形によって十分
なコンタクト圧が確保、維持されるため、このような硬質基板に本発明を適用することが
最も効果的である。
ちなみに、セラミックス基板は通常５〜１０ｐｐｍ／℃程度の熱膨張係数を有し、ガラ
スエポキシ樹脂等の硬質樹脂からなるプリント配線基板は１５〜２５ｐｐｍ／℃程度の熱
膨張係数を有するので、これらの硬質基板の場合にはガラス基板の場合よりも絶縁樹脂と
基板との間の熱膨張係数の差をさらに低減することができるため、熱応力による接着力の
低下をさらに抑制することが可能である。
［第２実施形態］
次に、図７を参照して、本発明に係る第２実施形態について説明する。図７は、第２実
施形態の電気光学装置に用いられる実装構造を拡大して示す概略拡大部分断面図である。
なお、図示以外の部分については上記第１実施形態と全く同様に構成できるので、当該部
分に関する説明は省略する。
本実施形態においては、半導体チップ１２０′の表面上に合成樹脂等で構成された突出
体１２４ａと、この突出体１２４ａ上（少なくとも突出体１２４ａの頂部上）に形成され
た電極層１２４ｂとを有する突起電極である電極１２４′が設けられている。突出体１２
４ａは弾性変形可能に構成され、電極層１２４ｂは接続パッド１２２に導電接続されてい
る。一般的に、電極１２４′の突出高さは１０〜２０μｍ程度とされ、平面形状の直径（
円換算径）は２０〜４０μｍ程度とされる。
また、基板１１１と半導体チップ１２０′との間には絶縁樹脂材１１９′が配置され、
この絶縁樹脂材１１９′は、第１実施形態で説明したものと同様の樹脂基材１１９ａ中に
、第１実施形態で説明したものと同様のフィラー１１９ｆが混入されている。
本実施形態では、上記の電極１２４′が基板１１１上の接続端子１１７ａ，１１８ａに
導電接続され、加圧により突出体１２４ｂがやや圧縮されて弾性変形した状態で、上記絶
縁樹脂材１１９′によって基板１１１と半導体チップ１２０′とが接着されている。
本実施形態では、絶縁樹脂材１１９′中のフィラー１１９ｆは、電極１２４′の変形量
より小さな粒径を備えていることが好ましい。例えば、変形量が２〜３μｍ程度であると
き、フィラー１１９ｆの粒径は１μｍ以下とされる。一般的にも、フィラー１１９ｆが１
μｍ以下の粒径を有するものとされることにより、電極１２４′と接続端子１１７ａ，１
１８ａとの間にフィラー１１９ｆが介在しても、両者の導電接続状態にほとんど影響を与
えないように構成できる。なお、本実施形態において、フィラー１１９ｆの混入割合は第
１実施形態と同様である。
本実施形態においても、フィラー１１９ｆを樹脂基材１１９ａに混入することで、絶縁
樹脂材１１９′と基板１１１又は半導体チップ１２０′の表面との熱膨張係数の差が低減
されることにより、その界面上に発生する熱応力が低減され、これによって接着力の低下
が抑制される。また、本実施形態は、第１実施形態で説明した他の効果もほぼ同様に奏す
ることができる。
なお、本実施形態では、樹脂よりなる突出体を備えた突起電極が用いられているが、上
記の代わりに、単なる金属バンプ構造を有する突起電極を用いても構わない。
［電子機器］
最後に、図８及び図９を参照して、本発明に係る電子機器の例について説明する。図８
は、本発明に係る電子機器の一実施形態であるノート型パーソナルコンピュータを示して
いる。このパーソナルコンピュータ２００は、複数の操作ボタン２０１ａや他の操作装置
２０１ｂを備えた本体部２０１と、この本体部２０１に接続され、表示画面２０２ａを備
えた表示部２０２とを備えている。図示例の場合、本体部２０１と表示部２０２は開閉可
能に構成されている。表示部２０２の内部には上述の電気光学装置１００が内蔵されてお
り、表示画面２０２ａに所望の表示画像が表示されるようになっている。この場合、パー
ソナルコンピュータ２００の内部には、上記電気光学装置１００を制御する表示制御回路
が設けられる。この表示制御回路は、電気光学装置１００に対して映像信号その他の入力
データや所定の制御信号を送り、その動作態様を決定するように構成されている。上述の
実施形態に係る電気光学装置若しくは実装構造体を電子機器に搭載する場合について説明
する。
図９は、本発明に係る電子機器の一実施形態である携帯電話機を示している。ここに示
す携帯電話機３００は、複数の操作ボタン、送話口などを備えた操作部３０１と、受話口
などを備えた表示部３０２とを有し、表示部３０２内に電気光学装置１００が組み込まれ
ている。そして表示部３０２の表示画面３０２ａには電気光学装置１００における電気光
学パネル１１０による画像が表示される。
なお、電子機器としては、第１実施形態の電気光学装置１００を搭載したものに限らず
、第２実施形態の電気光学装置を搭載したものとして構成してもよい。また、電気光学装
置以外でも、何らかの基板上に半導体チップ１２０等の電子部品が実装されてなる実装構
造体が搭載されているものであれば、如何なる電子機器であっても構わない。例えば、本
発明に係る電子機器としては、図８に示すパーソナルコンピュータや図９に示す携帯電話
機の他に、液晶テレビ、カーナビゲーション装置、電子手帳、電卓、ワークステーション
、テレビ電話、ＰＯＳ端末機などが挙げられる。
また、上記実施形態では液晶表示体を備えた電気光学装置を構成しているが、本発明に
おいては、有機エレクトロルミネッセンス装置、電気泳動表示装置、プラズマディスプレ
イ装置など、種々の電気光学パネルを備えたものに適用することができ、また、電気光学
パネルを備えない他の実装構造体を構成することもできる。
本発明に係る第１実施形態の全体構成を模式的に示す概略斜視図。 同実施形態の実装構造部分を示す拡大部分縦断面図。 同実施形態においてフィラーとしてシリカを用いた場合における絶縁樹脂のフィラー混入割合と、絶縁樹脂の熱膨張係数及び弾性率との関係を示すグラフ。 同実施形態においてフィラーとしてアルミナを用いた場合における絶縁樹脂のフィラー混入割合と、絶縁樹脂の熱膨張係数及び弾性率との関係を示すグラフ。 同実施形態においてフィラーとしてジルコニアを用いた場合における絶縁樹脂のフィラー混入割合と、絶縁樹脂の熱膨張係数及び弾性率との関係を示すグラフ。 絶縁樹脂の接着力と導伝性粒子の弾性復元力の経時変化を模式的に示すグラフ。 第２実施形態の実装構造部分を示す概略拡大縦斜視図。 本発明に係る電子機器の一実施形態であるコンピュータ装置を示す概略斜視図。 本発明に係る電子機器の一実施形態である携帯電話機を示す概略斜視図。 従来のＡＣＦを用いた実装構造を模式的に示す概略縦断面図。 従来のＮＣＦを用いた実装構造を模式的に示す概略縦断面図。
符号の説明
１００…電気光学装置、１１０…電気光学パネル、１１１、１１２…基板、１１３…シー
ル材、１１９…異方性導電材、１１９′…絶縁樹脂材、１１９Ａ…絶縁樹脂、１１９ａ…
樹脂基材、１１９ｄ…導電性粒子、１１７、１１８…配線、１１７ａ、１１８ａ…接続端
子、１２０…半導体チップ、１２４、１２４′…電極、２００、３００…電子機器

Claims (10)

  1. 電気光学物質が配置されてなる基板を有し、前記基板上に電子部品が実装されてなる電
    気光学装置であって、
    前記基板上に設けられた導電体と前記電子部品に設けられた電極とが直接若しくは間接
    的に導電接続され、
    前記基板と前記電子部品とが絶縁樹脂により接着されてなり、
    前記絶縁樹脂中には、前記基板又は前記電子部品の前記絶縁樹脂が接着される部分の熱
    膨張係数に対して前記絶縁樹脂を構成する樹脂基材よりも近い熱膨張係数を備えた素材で
    構成されるフィラーが混入されていることを特徴とする電気光学装置。
  2. 前記フィラーは、シリカ、アルミナ、ジルコニウム、或いはこれらの２種以上の混合物
    から選ばれた少なくとも一の素材で構成されていることを特徴とする請求項１に記載の電
    気光学装置。
  3. 前記フィラーが混入されてなる前記絶縁樹脂の熱膨張係数が２０〜５０ｐｐｍ／℃の範
    囲内であることを特徴とする請求項１又は２に記載の電気光学装置。
  4. 前記フィラーの前記絶縁樹脂への混入割合が１０〜７０体積％の範囲内であることを特
    徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
  5. 前記絶縁樹脂中には前記電極と前記導電体の間に介在して両者を導電接続させる導電性
    粒子が分散配置され、
    前記フィラーは、前記電極と前記導電体の間に挟持された前記導電性粒子の変形量より
    も小さな粒径を有することを特徴とする請求項１に記載の電気光学装置。
  6. 前記電極は突起電極であり、前記フィラーは、前記導電体に導電接続された前記突起電
    極の変形量よりも小さな粒径を有することを特徴とする請求項１に記載の電気光学装置。
  7. 前記フィラーの粒径は１μｍ以下であることを特徴とする請求項１乃至６のいずれか一
    項に記載の電気光学装置。
  8. 基板上に電子部品が実装されてなる実装構造体であって、
    前記基板上に形成された導電体と、前記電子部品に設けられた電極とが直接若しくは間
    接的に導電接続され、
    前記基板と前記電子部品とが絶縁樹脂により接着されてなり、
    前記絶縁樹脂中に、前記基板又は前記電子部品の前記絶縁樹脂が接着される部分の熱膨
    張係数に対して前記絶縁樹脂を構成する樹脂基材よりも近い熱膨張係数を備えた素材で構
    成されるフィラーが混入されていることを特徴とする実装構造体。
  9. 請求項１乃至７のいずれか一項に記載の電気光学装置を含むことを特徴とする電子機器
    。
  10. 基板上に電子部品を実装する際に前記基板と前記電子部品を接着するために用いる実装
    用接着材であって、
    接着材を構成する樹脂基材中に、当該樹脂基材よりも熱膨張係数の小さい素材で構成さ
    れるフィラーが混入されていることを特徴とする実装用接着材。
JP2006000411A 2006-01-05 2006-01-05 電気光学装置、実装構造体、電子機器及び実装用接着材 Pending JP2007184344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006000411A JP2007184344A (ja) 2006-01-05 2006-01-05 電気光学装置、実装構造体、電子機器及び実装用接着材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006000411A JP2007184344A (ja) 2006-01-05 2006-01-05 電気光学装置、実装構造体、電子機器及び実装用接着材

Publications (1)

Publication Number Publication Date
JP2007184344A true JP2007184344A (ja) 2007-07-19

Family

ID=38340186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006000411A Pending JP2007184344A (ja) 2006-01-05 2006-01-05 電気光学装置、実装構造体、電子機器及び実装用接着材

Country Status (1)

Country Link
JP (1) JP2007184344A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010239156A (ja) * 2010-07-06 2010-10-21 Sony Chemical & Information Device Corp 接続構造体及びその製造方法
CN103718288A (zh) * 2012-03-14 2014-04-09 日本特殊陶业株式会社 陶瓷基板及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154555A (ja) * 1997-08-06 1999-02-26 Hitachi Ltd 半導体装置の実装構造体およびその製造方法並びに異方導電性フィルム
JPH1167832A (ja) * 1997-08-19 1999-03-09 Hitachi Ltd 半導体装置を有する電子装置および半導体装置の実装方法
JPH11251368A (ja) * 1998-03-03 1999-09-17 Nec Corp 樹脂フィルムおよびこれを用いた電子部品の接続方法
JP2000286298A (ja) * 1999-01-29 2000-10-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
JP2003179098A (ja) * 2001-12-13 2003-06-27 Matsushita Electric Ind Co Ltd 半導体素子の実装方法とその実装体
JP2004307646A (ja) * 2003-04-07 2004-11-04 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及び半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154555A (ja) * 1997-08-06 1999-02-26 Hitachi Ltd 半導体装置の実装構造体およびその製造方法並びに異方導電性フィルム
JPH1167832A (ja) * 1997-08-19 1999-03-09 Hitachi Ltd 半導体装置を有する電子装置および半導体装置の実装方法
JPH11251368A (ja) * 1998-03-03 1999-09-17 Nec Corp 樹脂フィルムおよびこれを用いた電子部品の接続方法
JP2000286298A (ja) * 1999-01-29 2000-10-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
JP2003179098A (ja) * 2001-12-13 2003-06-27 Matsushita Electric Ind Co Ltd 半導体素子の実装方法とその実装体
JP2004307646A (ja) * 2003-04-07 2004-11-04 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及び半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010239156A (ja) * 2010-07-06 2010-10-21 Sony Chemical & Information Device Corp 接続構造体及びその製造方法
CN103718288A (zh) * 2012-03-14 2014-04-09 日本特殊陶业株式会社 陶瓷基板及其制造方法
CN103718288B (zh) * 2012-03-14 2016-08-17 日本特殊陶业株式会社 陶瓷基板及其制造方法

Similar Documents

Publication Publication Date Title
WO2010010743A1 (ja) 電子回路装置、その製造方法及び表示装置
JP3603890B2 (ja) 電子デバイス及びその製造方法並びに電子機器
JP5539346B2 (ja) 半導体チップおよびその実装構造
JP3910527B2 (ja) 液晶表示装置およびその製造方法
US8450753B2 (en) Board module and method of manufacturing same
WO2012121113A1 (ja) 電子回路基板、表示装置および配線基板
CN101574022A (zh) 电子电路装置及其制造方法以及显示装置
JPH1084002A (ja) 半導体素子の接続構造、その構造を用いた液晶表示装置及びそれを用いた電子機器
JP2009049225A (ja) 電子部品の実装構造体
TWI364574B (en) Driver chip and display apparatus including the same
TWM268600U (en) Structure of chip on glass and liquid crystal display device using the structure
JP2005129846A (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
US20110134618A1 (en) Connection structure for chip-on-glass driver ic and connection method therefor
JP2007184344A (ja) 電気光学装置、実装構造体、電子機器及び実装用接着材
JP2004134653A (ja) 基板接続構造およびその基板接続構造を有する電子部品の製造方法
JP4067502B2 (ja) 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
JP2001292363A (ja) 撮像装置および携帯電話機
JP2004193277A (ja) 配線基板およびこれを有する電子回路素子
JP2007329316A (ja) 配線基板及び実装構造体
JP2005268590A (ja) 異方性導電膜、それを用いた実装構造および表示装置
CN211928940U (zh) 一种显示装置
JP3617495B2 (ja) 半導体素子の接続構造、液晶表示装置及び電子機器
JP2011233624A (ja) 半導体素子及び該半導体素子を備える電子機器
JP4013070B2 (ja) 集積回路チップ、電子デバイス及びその製造方法並びに電子機器
JP2005121757A (ja) 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110201