JP2010239156A - 接続構造体及びその製造方法 - Google Patents
接続構造体及びその製造方法 Download PDFInfo
- Publication number
- JP2010239156A JP2010239156A JP2010153835A JP2010153835A JP2010239156A JP 2010239156 A JP2010239156 A JP 2010239156A JP 2010153835 A JP2010153835 A JP 2010153835A JP 2010153835 A JP2010153835 A JP 2010153835A JP 2010239156 A JP2010239156 A JP 2010239156A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- insulating layer
- conductive film
- anisotropic conductive
- connection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 title description 12
- 239000004065 semiconductor Substances 0.000 claims description 57
- 239000011521 glass Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 14
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 239000006087 Silane Coupling Agent Substances 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910004541 SiN Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 16
- 239000000463 material Substances 0.000 description 15
- 238000007667 floating Methods 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- -1 acrylic compound Chemical class 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000003973 paint Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 2
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000004841 bisphenol A epoxy resin Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000007822 coupling agent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000013500 performance material Substances 0.000 description 1
- 239000013034 phenoxy resin Substances 0.000 description 1
- 229920006287 phenoxy resin Polymers 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013008 thixotropic agent Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】端子高さが低い電子部品を、異方性導電フィルムを介して配線基板に異方性導電接続する場合に、異方性導電フィルムの硬化物の応力緩和力を十分なものになるようにし、しかも異方性導電フィルムの硬化物と電子部品や配線基板との間の界面で「浮き」や「剥離」が生じないようにする。
【解決手段】第１の電子部品の端子と第２の電子部品の端子とが異方性導電フィルムを介して異方性導電接続されてなる接続構造体は、第１の電子部品として、異方性導電フィルム側の表面に配置された少なくとも一対の端子を有し、該一対の端子の間に第１の絶縁層を有しているものを使用し、第２の電子部品として、第１の電子部品の第１の絶縁層に対向する表面には凹部が形成されており、該凹部の底面には第２の絶縁層が形成されているものを使用する。
【選択図】図１
【解決手段】第１の電子部品の端子と第２の電子部品の端子とが異方性導電フィルムを介して異方性導電接続されてなる接続構造体は、第１の電子部品として、異方性導電フィルム側の表面に配置された少なくとも一対の端子を有し、該一対の端子の間に第１の絶縁層を有しているものを使用し、第２の電子部品として、第１の電子部品の第１の絶縁層に対向する表面には凹部が形成されており、該凹部の底面には第２の絶縁層が形成されているものを使用する。
【選択図】図１
Description
本発明は、半導体チップやフレキシブル配線板等の電子部品が、配線基板等の他の電子部品に異方性導電フィルムを介して接続されてなる接続構造体に関する。
近年、半導体チップ等の電子部品の端子（例えば、バンプ）形成に使用される金量の低減を図り、更に、端子高さのバラツキによる接続不良の発生を防止することを目的に、電子部品の端子高さを低くすることが行われている。
しかし、端子高さを低くすると、半導体チップ等の電子部品と配線基板等の他の電子部品との間の空間容積が小さくなるため、それらの間に挟持されていた異方性導電フィルムの溶融物もしくは軟化物の多くがそれらの間から外へ押し出され、その結果、それらの間に残された異方性導電フィルムの硬化物量が少なくなり、異方性導電接続の加熱圧着時に発生する応力を十分に緩和できず、異方性導電フィルムの硬化物と半導体チップ等の電子部品と配線基板等の他の電子部品との間の界面で「浮き」や「剥離」が生ずるという問題があった。
この問題の解決に寄与できる可能性のある技術として、異なる高さ・形状のバンプを有する複数の半導体装置を、一様の厚みの異方性導電フィルムを介して、一つの配線基板に一括して実装できるように、低い高さのバンプを有する半導体装置の直下の配線基板表面に凹部を形成することが提案されている（特許文献１）。この技術によれば、半導体装置と配線基板との間の空間容積が小さくならないようにできるので、低バンプ化を実現することができる可能性がある。
しかしながら、特許文献１は、バンプ高さが低い半導体装置を、異方性導電フィルムを介して配線基板に異方性導電接続する場合に、異方性導電フィルムの硬化物の応力緩和力が不十分になること、それにより異方性導電フィルムの硬化物と半導体装置や配線基板との間の界面で「浮き」や「剥離」が生ずること、という問題に言及しておらず、これらの問題を解決するための具体的手段も示唆してはいない。
本発明の目的は、以上の従来の技術の問題点を解決することであり、バンプや電極パッド等の端子の高さが低い半導体装置やフレキシブル配線板等の電子部品を、異方性導電フィルムを介して配線基板等の他の電子部品に異方性導電接続する場合に、異方性導電フィルムの硬化物の応力緩和力を十分なものになるようにし、しかも異方性導電フィルムの硬化物と半導体チップ等の電子部品や配線基板等の他の電子部品との間の界面で「浮き」や「剥離」が生じないようにすることを目的とする。
本発明者は、半導体チップ等の電子部品の直下の配線基板等の他の電子部品表面に凹部を形成するだけでは上述の目的を達成することができないため、そのような凹部を形成することに加えて、更に、異方性導電フィルムの硬化物を挟持する当該電子部品の端子の内側表面と他の電子部品の凹部底面とにそれぞれ絶縁層、特に、異方性導電フィルムに対して良好な密着性を確保できるような絶縁層を形成することにより、上述の目的を達成できることを見出し、本発明を完成させるに至った。
即ち、本発明は、第１の電子部品の端子と第２の電子部品の端子とが異方性導電フィルムを介して異方性導電接続されてなる接続構造体であって、
第１の電子部品は、表面に第１の絶縁層を有し、第１の絶縁層を表面方向で挟む位置に少なくとも一対の端子が配置されており、
第１の電子部品の第１の絶縁層に対向する第２の電子部品の表面には凹部が形成されており、該凹部の底面には第２の絶縁層が形成されている接続構造体を提供する。
第１の電子部品は、表面に第１の絶縁層を有し、第１の絶縁層を表面方向で挟む位置に少なくとも一対の端子が配置されており、
第１の電子部品の第１の絶縁層に対向する第２の電子部品の表面には凹部が形成されており、該凹部の底面には第２の絶縁層が形成されている接続構造体を提供する。
また、本発明は、第２の電子部品の端子上に、異方性導電フィルムを介して、第１の電子部品の端子を位置合わせし、当該第１の電子部品を第２の電子部品に対して加熱加圧して異方性導電接続する。工程を有する接続構造体の製造方法において、
第１の電子部品として、異方性導電フィルム側の表面に少なくとも一対の端子を有し、一対の端子間に第１の絶縁層を有するものを使用し、
第２の電子部品として、第１の電子部品の第１の絶縁層に対向する表面に凹部が形成され、該凹部の底面には第２の絶縁層が形成されているものを使用することを特徴とする製造方法を提供する。
第１の電子部品として、異方性導電フィルム側の表面に少なくとも一対の端子を有し、一対の端子間に第１の絶縁層を有するものを使用し、
第２の電子部品として、第１の電子部品の第１の絶縁層に対向する表面に凹部が形成され、該凹部の底面には第２の絶縁層が形成されているものを使用することを特徴とする製造方法を提供する。
本発明の接続構造体においては、第１の電子部品として、異方性導電フィルム側の表面に少なくとも一対の端子を有し、一対の端子間に第１の絶縁層を有するものを使用し、第２の電子部品として、第１の電子部品の第１の絶縁層に対向する表面に凹部が形成され、該凹部の底面には第２の絶縁層が形成されているものを使用する。このため、第１の電子部品と第２の電子部品との間に、異方性導電接続の際の加熱加圧に対し、十分な応力緩和を示す量の異方性導電フィルムの硬化物を存在せしめることができる。しかも、異方性導電フィルムの硬化物を挟持する第１及び第２の電子部品のそれぞれの面に絶縁層が形成されている。このため、異方性導電フィルムの硬化物と第１の電子部品及び第２の電子部品との間の界面での「浮き」や「剥離」の発生を防止することができる。
まず、本発明の接続構造体は、第１の電子部品の端子と第２の電子部品の端子とが異方性導電フィルムを介して異方性導電接続されたものである。
第１の電子部品としては、半導体チップ、ＬＥＤ素子、フレキシブルプリント配線板等が挙げられる。また、第１の電子部品の端子としては、銅、金、アルミ、ＩＴＯ（インジウム錫複合酸化物）、ＩＺＯ（インジウム亜鉛複合酸化物）などの公知の材料から形成された配線、電極パッドあるいはバンプが挙げられる。端子の配列の例としては、少なくとも一対の端子の間に絶縁層が形成できるように離隔して配置する。具体的には、半導体チップの場合、複数のバンプをチップの周縁部に配置するペリフェラル配置、一対のライン状に配置するライン配置等が挙げられる。これらの配置の場合、千鳥配列にしてもよい。また、フレキシブルプリント配線板の場合、２以上の配線をライン状に配置するストレート配線等が挙げられる。
第２の電子部品としては、フレキシブルプリント配線基板、ガラス配線基板、ガラスエポキシ配線基板等が挙げられる。特に、ガラス絶縁基板の表面に配線が形成されたガラス配線基板を好ましく使用することができる。また、第２の電子部品の端子としては、銅、金、アルミ、ＩＴＯ（インジウム錫複合酸化物）、ＩＺＯ（インジウム亜鉛複合酸化物）などの公知の材料から形成された配線、電極パッドあるいはバンプが挙げられる。端子の配列は、第１の電子部品の端子の配列に対応するように配置される。
第１の電子部品の少なくとも一対の端子の間、及び第２の電子部品の凹部の底部に設ける絶縁層としては、ＳｉＮ、ＳｉＯＮ、ＳｉＯ２、ポリイミド、シランカップリング剤等の材料から使用目的に応じて形成した層が挙げられる。
本発明の接続構造体の具体例として、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）、ＦＯＧ（Ｆｉｌｍ ｏｎ Ｇｌａｓｓ）、ＦＯＢ（Ｆｉｌｍ ｏｎ Ｂｏａｒｄ）、ＣＯＢ（Ｃｈｉｐ ｏｎ Ｂｏａｒｄ）、ＦＯＦ（Ｆｉｌｍ ｏｎ Ｆｉｌｍ）等と称されるものを好ましく挙げることができる。
以下、本発明の接続構造体の好ましい態様の一例である半導体装置を図１を参照しながら説明する。この半導体装置は、図１に示すように、第２の電子部品に相当するガラス配線基板１の端子である電極パッド１ａと、第１の電子部品に相当する半導体チップ２のペリフェラル配置の端子であるバンプ２ａとが異方性導電フィルムを介して異方性導電接続されたものである。異方性導電フィルムは、異方性導電接続後には熱硬化物３となる。
この半導体装置においては、半導体チップ２のペリフェラル配置のバンプ２ａで囲われた領域２ｂに対向するガラス配線基板１の表面には凹部１ｂが形成されている。また、半導体チップ２のペリフェラル配置のバンプ２ａで囲われた領域２ｂには、第１の絶縁層２ｃが形成されており、ガラス配線基板１の凹部１ｂの底面には第２の絶縁層１ｃが形成されている。
この半導体装置では、第１の電子部品として半導体チップを適用しているが、それに代わり、集積回路チップ、発光ダイオードチップ等を適用することもできる。また、第２の電子部品としてガラス配線基板を適用しているが、ガラスエポキシ基板等のリジッド配線基板等を好ましく適用することができる。
第１の電子部品の端子であるバンプ２ａの材質や形成手法は、公知の端子の場合と同様の材質とすることができ、また、その形成手法も同様とすることができる。また、第２の電子部品のガラス配線基板１の凹部１ｂの形成は、公知の手法により行うことができる。
バンプ２ａの高さは、金メッキ膜の使用量を低減可能としつつ、初期の導通信頼性を担保するために、好ましくは６〜１５μｍ、より好ましくは９〜１２μｍに設定する。なお、第１の電子部品としてフレキシブルプリント配線板を使用した場合の端子である配線（好ましくはストレート配線）の高さは、好ましくは１μｍ〜３０μｍである。
また、半導体チップ２の第１の絶縁層２ｃは、ペリフェラル配置のバンプ２ａで囲われた領域２ｂだけでなく、バンプ２ａの外側の半導体チップ２の表面にも形成されていてもよい。このような第１の絶縁層２ｃは、既に説明したように、ＳｉＮ、ＳｉＯＮ、ＳｉＯ２、ＰＩ（ポリイミド）等から形成されており、いわゆるパッシベーション膜として形成されているものを採用することができる。中でも、異方性導電フィルムに対する接着性とそれ自体の絶縁性の点から、好ましくはＳｉＮ、ＳｉＯＮ又はＳｉＯ２から形成する。このような第１の絶縁層２ｃの厚みは、薄すぎると絶縁性の低下を招き、厚すぎると半導体チップと配線基板との間から異方性導電フィルムを必要以上に押し出してしまう結果となるので、好ましくは０．０１〜５μｍ、より好ましくは０．１〜２．０μｍである。
なお、半導体チップ２の第１の絶縁層２ｃの形成は、材質に応じて、スパッタリング、ＣＶＤ、熱酸化、レーザー系蒸着等の公知の手法により行うことができる。
また、半導体チップ２の第１の絶縁層２ｃとバンプ２ａとの形成順は、特に限定されるものではないが、通常、半導体チップの片面に第１の絶縁層を形成した後、バンプを形成すべき位置に形成された第１の絶縁層をフォトリソグラフ法により除去し、その除去した部分に常法によりバンプを形成すればよい。
他方、ガラス配線基板１への凹部１ｂの形成は、ガラス配線基板１の材質等に応じて、公知の手法を利用して行うことができる。例えば、マスクを介してフッ酸でのエッチングにより凹部を形成することができ、エッチング時間を調整することにより、凹部の深さをコントロールすることができる。
ガラス配線基板１の凹部１ｂの深さは、浅すぎると半導体チップ２の浮きを十分に抑制できず、また、圧着時に異方性導電フィルムのはみ出しが顕著となり、深すぎると半導体チップ２の裏面と異方性導電フィルムとの間に空間が形成され、接着面積が少なくなるために接着力が低下する傾向があるので、好ましくは１〜８μｍ、より好ましくは１〜５μｍである。
ガラス配線基板１の電極バッド１ａは、凹部１ｂが形成されたガラス配線基板１の表面に、公知の手法により形成することができる。また、第２の絶縁層１ｃも公知の手法により凹部１ｂの底面に形成することができる。凹部１ｂ、電極パッド１ａ及び第１の絶縁層１ｃの形成順に関し、凹部１ｂの形成後に第２の絶縁層１ｃが形成されることを前提に、電極パッド１ａを、凹部１ｂの形成前、凹部１ｂの形成後であって第２の絶縁層１ｃの形成前、あるいは第２の絶縁層１ｃの形成後、に形成することができる。通常は、製造工程の観点から、凹部１ｂの形成後であって第１の絶縁層１ｃの形成前に電極パッド１ａを形成することが好ましい。
電極パッド１ａとしては、ＩＴＯ、ＩＺＯ、銅、アルミニウムなどの材料から形成することができる。電極パッド１ａの厚さは、薄すぎると圧着時に剥離し易くなって接続信頼性が低下する傾向があり、厚すぎると接合体全体の厚さが厚くなり、また金属材料の使用過剰ともなるので、好ましくは、１０〜１０００ｎｍである。
第２の絶縁層１ｃは、既に説明したように、ＳｉＮ、ＳｉＯ２、ＰＩ（ポリイミド）、シランカップリング剤等から形成することができる。中でも、異方性導電フィルムに対する接着性とそれ自体の絶縁性の点から、好ましくはＳｉＮ、ＳｉＯ２又はシランカップリング剤から形成される。このような第１の絶縁層１ｃの厚みは、薄すぎると絶縁性が低下し、厚すぎると半導体チップ２とガラス配線基板１との間から必要以上に外に押し出されてしまう傾向があるので、好ましくは０．０１〜５μｍ、より好ましくは０．１〜２．０μｍである。
なお、ガラス配線基板１の第２の絶縁層１ｃの形成は、材質に応じて、スパッタリング、ＣＶＤ、熱酸化、レーザー系蒸着等の公知の手法により行うことができる。
異方性導電フィルムとしては、熱硬化性接着剤組成物中に導電粒子を分散させてフィルム状に成形した公知のものを使用することができる。熱硬化性接着剤組成物としては、例えば、エポキシ化合物に、成膜性樹脂、硬化剤等を配合したエポキシ系接着剤や、アクリル系モノマーに、成膜性樹脂、硬化剤等を配合したアクリル系接着剤を挙げることができる。これらの接着剤には、必要に応じて、希釈用モノマー、充填剤、軟化剤、着色剤、難燃化剤、チキソトロピック剤、カップリング剤等を配合することができる。また、導電粒子としては、金、ニッケル、ハンダ等の金属粒子、金属メッキ被覆樹脂粒子を使用することができる。更に、ゴム成分、無機フィラーなどを添加してもよい。
本発明の好ましい態様である図１の半導体装置は、第１の電子部品として、ペリフェラル配置のバンプが形成され、ペリフェラル配置のバンプで囲われた領域に第１の絶縁層が形成されたものを使用し、且つ第２の電子部品として、第１の電子部品のペリフェラル配置のバンプで囲われた領域に対向する表面に凹部が形成され、その凹部の底部に第２の絶縁層が形成されているガラス基板を使用すること以外、従来の半導体装置と同様に製造することができる。即ち、図２Ａに示しように、第２の電子部品（ガラス配線基板１）の端子（電極パッド１ａ）上に、異方性導電フィルム３′を介して、第１の電子部品（半導体チップ２）の端子（バンプ２ａ）を位置合わせし、図２Ｂに示すように、第１の電子部品（半導体チップ２）を第１の電子部品（ガラス配線基板１）に対して加熱加圧ツール４で加熱加圧して異方性導電接続することにより接続構造体として図１の半導体装置を製造することができる。
以上説明した本発明の接続構造体は、半導体チップ等の電子部品の端子を低端子化した場合であっても、異方性導電接続時の加熱加圧の際の応力を緩和することができ、しかも異方性導電フィルムの硬化物と電子部品や配線基板との間の界面で「浮き」や「剥離」を生じないようにすることができる。
以下、本発明を実施例により具体的に説明する。
参考例１（異方性導電フィルムの作成）
成膜成分としてフェノキシ樹脂（ＹＰ５０、東都化成（株））３０質量部に、液状エポキシ化合物としてビスフェノールＡエポキシ樹脂（ＥＰ８２８、ジャパンエポキシレジン（株））３０質量部と、アミン系硬化剤（ＰＨＸ３９４１ＨＰ、旭化成（株））３９質量部、エポキシシランカップリング剤（A−１８７、モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同株式会社）１質量部、金メッキ被覆樹脂粒子（ブライト、日本化学工業（株））３５質量部、及び溶剤としてトルエン５０質量部とを均一に混合した。得られた混合物をバーコーターでセパレーレータとしてのポリエチレンテレフタレートフィルムに２０μｍの乾燥厚となるように塗布し、８０℃のオーブン中で５分間加熱乾燥し、熱硬化性の異方性導電フィルムを作成した。
成膜成分としてフェノキシ樹脂（ＹＰ５０、東都化成（株））３０質量部に、液状エポキシ化合物としてビスフェノールＡエポキシ樹脂（ＥＰ８２８、ジャパンエポキシレジン（株））３０質量部と、アミン系硬化剤（ＰＨＸ３９４１ＨＰ、旭化成（株））３９質量部、エポキシシランカップリング剤（A−１８７、モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同株式会社）１質量部、金メッキ被覆樹脂粒子（ブライト、日本化学工業（株））３５質量部、及び溶剤としてトルエン５０質量部とを均一に混合した。得られた混合物をバーコーターでセパレーレータとしてのポリエチレンテレフタレートフィルムに２０μｍの乾燥厚となるように塗布し、８０℃のオーブン中で５分間加熱乾燥し、熱硬化性の異方性導電フィルムを作成した。
参考例２（凹部付き配線基板の作成）
厚さ０．７ｍｍ、縦２ｃｍ、横８ｃｍのガラス基板（品名：コーニング＃１７３７、コーニング社製）のほぼ中央に、１８ｍｍ×１ｍｍ角で深さ２μｍの凹部を以下に説明するように形成した。
厚さ０．７ｍｍ、縦２ｃｍ、横８ｃｍのガラス基板（品名：コーニング＃１７３７、コーニング社製）のほぼ中央に、１８ｍｍ×１ｍｍ角で深さ２μｍの凹部を以下に説明するように形成した。
まず、ガラス基板にエッチングマスクとしてワックス系樹脂塗料を塗布し、６０℃で乾燥した。露出しているガラス面に対し、２５℃の０．４％希釈のフッ酸水溶液を３０分間シャワリングして凹部を形成した。
次に、純水でフッ酸を洗浄除去し、更に、有機溶剤を用いてエッチングマスクを除去し、再び純水で洗浄し、乾燥した。
配線基板の凹部の周囲に、実装する電子部品のペリフェラル配置の端子に対応した厚さ８μｍの銅配線を、無電解メッキに続き電解メッキを行うことにより形成した。
次に、凹部以外の配線基板表面をポリイミドマスキング塗料でコートし、表１の材料からなる第２の絶縁層をスパッタリング法もしくはスピンコート法で５００ｎｍ厚に堆積させた。
最後に、ポリイミドマスキング塗料を有機溶剤で剥離することにより、第２の絶縁層が形成された凹部を有する配線基板を得た。
参考例３（電子部品の作成）
電子部品の回路形成面に、スパッタリング法により厚さ５００ｎｍの表１の材料から第１の絶縁層としてパッシベーション膜を形成した。このパッシベーション膜の端子形成位置対応箇所をフォトリソグラフ法により除去し、その端子形成位置に、３０×８５μｍの矩形のペリフェラル配置で高さ１２μｍの金バンプを形成することにより、第１の絶縁層を備えた電子部品を作成した。
電子部品の回路形成面に、スパッタリング法により厚さ５００ｎｍの表１の材料から第１の絶縁層としてパッシベーション膜を形成した。このパッシベーション膜の端子形成位置対応箇所をフォトリソグラフ法により除去し、その端子形成位置に、３０×８５μｍの矩形のペリフェラル配置で高さ１２μｍの金バンプを形成することにより、第１の絶縁層を備えた電子部品を作成した。
実施例１〜６
加熱加圧ボンディング装置のステージに参考例２で作成した配線基板を置き、その上に参考例１で作成した異方性導電フィルムを置き、更にその上に参考例３で作成した電子部品を置き、加熱加圧ボンディングヘッドで、１９０℃の圧着温度、８０Ｐａ／バンプ層面積の圧力で、１５秒間加熱加圧することにより半導体装置を製造した。
加熱加圧ボンディング装置のステージに参考例２で作成した配線基板を置き、その上に参考例１で作成した異方性導電フィルムを置き、更にその上に参考例３で作成した電子部品を置き、加熱加圧ボンディングヘッドで、１９０℃の圧着温度、８０Ｐａ／バンプ層面積の圧力で、１５秒間加熱加圧することにより半導体装置を製造した。
比較例１
凹部を形成していない配線基板であって、その電極側表面に第２の絶縁層として窒化ケイ素膜を形成した配線基板を使用した以外は、実施例１と同様に半導体装置を作成した。
凹部を形成していない配線基板であって、その電極側表面に第２の絶縁層として窒化ケイ素膜を形成した配線基板を使用した以外は、実施例１と同様に半導体装置を作成した。
比較例２
凹部を形成せず、しかも電極側表面に第２の絶縁層を形成しない配線基板を使用した以外は、実施例１と同様に半導体装置を作成した。
凹部を形成せず、しかも電極側表面に第２の絶縁層を形成しない配線基板を使用した以外は、実施例１と同様に半導体装置を作成した。
比較例３
凹部は形成されているが、その底部に第２の絶縁層が形成されていない配線基板を使用する以外は、実施例１と同様に半導体装置を作成した。
凹部は形成されているが、その底部に第２の絶縁層が形成されていない配線基板を使用する以外は、実施例１と同様に半導体装置を作成した。
比較例４
端子側表面に第１の絶縁層を形成していない電子部品を使用する以外は、実施例１と同様に半導体装置を作成した。
端子側表面に第１の絶縁層を形成していない電子部品を使用する以外は、実施例１と同様に半導体装置を作成した。
比較例５
凹部を形成していない配線基板であって、その電極側表面に第２の絶縁膜を形成していない配線基板を使用し、端子側表面に第１の絶縁層を形成していない電子部品を使用し、それ以外は実施例１と同様に半導体装置を作成した。
凹部を形成していない配線基板であって、その電極側表面に第２の絶縁膜を形成していない配線基板を使用し、端子側表面に第１の絶縁層を形成していない電子部品を使用し、それ以外は実施例１と同様に半導体装置を作成した。
＜浮き・剥離評価＞
半導体装置の異方性導電フィルムの硬化物と電子部品との界面（電子部品側界面）並びに異方性導電フィルムの硬化物と配線基板との界面（配線基板側界面）について、浮きや剥離が発生しているか否かを、ガラス基板側から目視観察し、以下の基準に従って評価した。得られた結果を表１に示す。ランクＡの場合、電子部品と配線基板との間に挟持された異方性導電フィルムの硬化物の応力緩和力が十分であることを意味し、ランクＢの場合、その応力緩和力が不十分であることを意味し、ランクＣは、その応力緩和力が非常に不十分であることを意味する。
半導体装置の異方性導電フィルムの硬化物と電子部品との界面（電子部品側界面）並びに異方性導電フィルムの硬化物と配線基板との界面（配線基板側界面）について、浮きや剥離が発生しているか否かを、ガラス基板側から目視観察し、以下の基準に従って評価した。得られた結果を表１に示す。ランクＡの場合、電子部品と配線基板との間に挟持された異方性導電フィルムの硬化物の応力緩和力が十分であることを意味し、ランクＢの場合、その応力緩和力が不十分であることを意味し、ランクＣは、その応力緩和力が非常に不十分であることを意味する。
ランク： 評価基準
Ａ： 界面に浮きや剥離が全く観察されない場合。
Ｂ： 界面にわずかに浮き又は剥離が観察された場合。
Ｃ： 界面の全体に亘って浮き又は剥離が観察された場合。
Ａ： 界面に浮きや剥離が全く観察されない場合。
Ｂ： 界面にわずかに浮き又は剥離が観察された場合。
Ｃ： 界面の全体に亘って浮き又は剥離が観察された場合。
＜接続信頼性評価＞
製造直後の半導体装置及び湿熱試験（８５℃、８５％ＲＨ、５００時間放置）後の半導体装置の接続信頼性について、半導体装置と配線基板との間の導通抵抗を、 を用いて測定し、以下の基準により評価した。
製造直後の半導体装置及び湿熱試験（８５℃、８５％ＲＨ、５００時間放置）後の半導体装置の接続信頼性について、半導体装置と配線基板との間の導通抵抗を、 を用いて測定し、以下の基準により評価した。
ランク： 評価基準
ＡＡ： 導通抵抗が０．１以上１．０Ω未満である場合。
Ａ： 導通抵抗が１．０以上１０Ω未満である場合。
Ｂ： 導通抵抗が１０以上５０Ω未満である場合。
Ｃ： 導通抵抗が５０Ω以上〜オープンである場合。
ＡＡ： 導通抵抗が０．１以上１．０Ω未満である場合。
Ａ： 導通抵抗が１．０以上１０Ω未満である場合。
Ｂ： 導通抵抗が１０以上５０Ω未満である場合。
Ｃ： 導通抵抗が５０Ω以上〜オープンである場合。
表１から分かるように、配線基板に凹部を設け、その凹部底面と電子部品の端子側表面に絶縁層を設けた実施例１〜６の半導体装置は、電子部品と配線基板との間に挟持された異方性導電フィルムの硬化物の応力緩和能が十分であり、しかも、接続信頼性についても、初期並びに湿熱試験後にも良好な結果を示した。
それに対し、凹部を形成していない配線基板を使用した比較例１、２及び５の半導体装置は、絶縁層の形成の有無に拘わらず、異方性導電フィルムの硬化物の応力緩和力において非常に不十分であった。しかも湿熱試験後だけでなく初期の接続信頼性についても、低評価であった。
比較例３及び４の半導体装置は、凹部が形成された配線基板を使用したが、絶縁層が形成されていない界面で異方性導電フィルムの硬化物の接着性が低下し、それに伴い接続信頼性も低下した。
本発明の半導体装置においては、電子部品と配線基板との間に挟持された異方性導電フィルムが異方性導電接続の際の加熱加圧に対し十分な応力緩和を示すことができる。しかも、異方性導電フィルムの硬化物を挟持する面である、電子部品の端子で囲まれた領域と、配線基板の表面に形成された凹部の底面とに、それぞれ絶縁層が形成されているため、異方性導電フィルムの硬化物と電子部品及び配線基板との間の界面での「浮き」や「剥離」の発生を防止することができる。従って、本発明の半導体装置の構成は、端子高さが低い電子部品を使用する半導体装置に有用である。
１ ガラス配線基板
１ａ 電極パッド
１ｂ 凹部
１ｃ 第２の絶縁層
２ 半導体チップ
２ａ バンプ
２ｂ ペリフェラル配置のバンプ２ａで囲われた領域
２ｃ 第１の絶縁層
３ 熱硬化物
３′異方性導電フィルム
４ 加熱加圧ツール
１ａ 電極パッド
１ｂ 凹部
１ｃ 第２の絶縁層
２ 半導体チップ
２ａ バンプ
２ｂ ペリフェラル配置のバンプ２ａで囲われた領域
２ｃ 第１の絶縁層
３ 熱硬化物
３′異方性導電フィルム
４ 加熱加圧ツール
Claims (7)
- 第１の電子部品の端子と第２の電子部品の端子とが異方性導電フィルムを介して異方性導電接続されてなる接続構造体であって、
第１の電子部品は、異方性導電フィルム側の表面に配置された少なくとも一対の端子を有し、該一対の端子の間に第１の絶縁層を有しており、
第１の電子部品の第１の絶縁層に対向する第２の電子部品の表面には凹部が形成されており、該凹部の底面には第２の絶縁層が形成されている接続構造体。 - 第１の電子部品が、半導体チップまたはフレキシブルプリント配線板である請求項１記載の接続構造体。
- 第１の電子部品が、半導体チップであって、その端子がペリフェラル配置のバンプである請求項１記載の接続構造体。
- 第１の絶縁層が、ＳｉＮ、ＳｉＯＮ又はＳｉＯ２から形成されている請求項１〜３のいずれかに記載の接続構造体。
- 第２の絶縁層が、ＳｉＮ、ＳｉＯ２又はシランカップリング剤から形成されている請求項１〜４のいずれかに記載の接続構造体。
- 第２の電子部品が、ガラス絶縁基板の表面に配線が形成されたものである請求項１〜５のいずれかに記載の接続構造体。
- 第２の電子部品の端子上に、異方性導電フィルムを介して、第１の電子部品の端子を位置合わせし、当該第１の電子部品を第２の電子部品に対して加熱加圧して異方性導電接続する。工程を有する接続構造体の製造方法において、
第１の電子部品として、異方性導電フィルム側の表面に少なくとも一対の端子を有し、一対の端子間に第１の絶縁層を有するものを使用し、
第２の電子部品として、第１の電子部品の第１の絶縁層に対向する表面に凹部が形成され、該凹部の底面には第２の絶縁層が形成されているものを使用することを特徴とする製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010153835A JP5560972B2 (ja) | 2010-07-06 | 2010-07-06 | 接続構造体及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010153835A JP5560972B2 (ja) | 2010-07-06 | 2010-07-06 | 接続構造体及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010239156A true JP2010239156A (ja) | 2010-10-21 |
| JP5560972B2 JP5560972B2 (ja) | 2014-07-30 |
Family
ID=43093161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010153835A Active JP5560972B2 (ja) | 2010-07-06 | 2010-07-06 | 接続構造体及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5560972B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012168397A (ja) * | 2011-02-15 | 2012-09-06 | Canon Inc | 微細構造体、その製造方法および撮像装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274236A (ja) * | 1998-03-20 | 1999-10-08 | Seiko Epson Corp | 半導体装置の実装方法 |
| JP2000340614A (ja) * | 1999-05-28 | 2000-12-08 | Sony Chem Corp | 半導体素子の実装方法 |
| JP2006041064A (ja) * | 2004-07-26 | 2006-02-09 | Sony Corp | 実装基板、および表示装置 |
| JP2007184344A (ja) * | 2006-01-05 | 2007-07-19 | Epson Imaging Devices Corp | 電気光学装置、実装構造体、電子機器及び実装用接着材 |
| WO2008015852A1 (en) * | 2006-08-04 | 2008-02-07 | Hitachi Chemical Company, Ltd. | Adhesive composition, and connection structure for circuit member |
-
2010
- 2010-07-06 JP JP2010153835A patent/JP5560972B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274236A (ja) * | 1998-03-20 | 1999-10-08 | Seiko Epson Corp | 半導体装置の実装方法 |
| JP2000340614A (ja) * | 1999-05-28 | 2000-12-08 | Sony Chem Corp | 半導体素子の実装方法 |
| JP2006041064A (ja) * | 2004-07-26 | 2006-02-09 | Sony Corp | 実装基板、および表示装置 |
| JP2007184344A (ja) * | 2006-01-05 | 2007-07-19 | Epson Imaging Devices Corp | 電気光学装置、実装構造体、電子機器及び実装用接着材 |
| WO2008015852A1 (en) * | 2006-08-04 | 2008-02-07 | Hitachi Chemical Company, Ltd. | Adhesive composition, and connection structure for circuit member |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012168397A (ja) * | 2011-02-15 | 2012-09-06 | Canon Inc | 微細構造体、その製造方法および撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5560972B2 (ja) | 2014-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8034659B2 (en) | Production method of semiconductor device and bonding film | |
| KR100746330B1 (ko) | 초음파를 이용한 전자부품간의 접속방법 | |
| JP5510795B2 (ja) | 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板 | |
| TWI463575B (zh) | Manufacturing method of semiconductor device | |
| TWI336515B (en) | Circuit substrate and semiconductor device | |
| WO2008095405A1 (fr) | Élément microélectronique et procédé de fabrication correspondant | |
| KR20120089347A (ko) | 회로 부재 접속용 접착제 | |
| JP5088376B2 (ja) | 回路部材接続用接着剤及び半導体装置 | |
| TWI381036B (zh) | Then the film | |
| JP3966686B2 (ja) | 接続材料 | |
| JP5146678B2 (ja) | 半導体装置の製造方法 | |
| TW201804583A (zh) | 異向性導電連接結構體 | |
| JP5738013B2 (ja) | 異方性導電フィルム、異方性導電フィルムの製造方法、電子部品の接続方法、異方性導電接続体 | |
| JP5560972B2 (ja) | 接続構造体及びその製造方法 | |
| JP2014053597A (ja) | チップ型電子部品及び接続構造体 | |
| WO2012077447A1 (ja) | 半導体素子の実装方法、及び実装体 | |
| KR101052633B1 (ko) | 전기적 단락을 방지하기 위한 전기적 접합 구조물 및 그 제조방법 | |
| JP2003188212A (ja) | 半導体装置及びその製造方法 | |
| TWI784661B (zh) | 軟性電路板之佈線結構 | |
| JP2009032948A (ja) | Ｉｃチップ及びｉｃチップの実装方法 | |
| JP6222267B2 (ja) | 半導体装置の製造方法及びこれを用いて製造されてなる半導体装置 | |
| JP2006278413A (ja) | 半導体基板実装構造、表示装置、接着シートおよび基板実装方法 | |
| US20080237850A1 (en) | Compliant bump structure and bonding structure | |
| JP5445187B2 (ja) | 回路部材接続用接着剤及びこれを用いた半導体装置 | |
| JP2006278637A (ja) | 基板実装構造および表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140526 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5560972 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |