JP4519571B2 - 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法 - Google Patents
半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4519571B2 JP4519571B2 JP2004246141A JP2004246141A JP4519571B2 JP 4519571 B2 JP4519571 B2 JP 4519571B2 JP 2004246141 A JP2004246141 A JP 2004246141A JP 2004246141 A JP2004246141 A JP 2004246141A JP 4519571 B2 JP4519571 B2 JP 4519571B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- area
- mark
- semiconductor device
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Description
本発明はこのような問題点に鑑みてなされたものであり、本発明の一つの目的は、正確に検査をすることができる半導体装置とその検査方法及び検査装置並びに半導体装置の製造方法を提供することである。
本発明の他の目的は、不良品の発生を低減することができ、生産性を向上することができる半導体装置とその検査方法及び検査装置並びに半導体装置の製造方法を提供することである。
また、本発明によれば、不良品の発生を低減することができる半導体装置とその検査方法、検査装置及び製造方法を提供することができる。
5a ボンディングエリア、5b プローブエリア、5c プローブ修理エリア
6 エリアマーク、7a ボンディングエリアマーク、7b プローブエリアマーク、
8 仮想線、11 スクライブライン、12 スクライブラインの中心線、
21 テストプローブ、22 ボンディングワイヤ、23 プローブ痕、
30 プローブ検査装置、40 検査ユニット、41 プローブカード、
42 ウエハセット部 43 アライメント部、44 プローブ検査実行部、
50 プローブ痕判定ユニット、51 表示部、52 検出部、
53 プローブ修理判定部、54 不良品判定部、55 エリア設定部、
100 半導体ウエハ
Claims (19)
- 一のエッジを有するプローブエリアマークと、
前記プローブエリアマークとは別に設けられ、一のエッジを有するボンディングエリアマークと、
前記プローブエリアマーク及びボンディングエリアマークのそれぞれとは離間して設けられ、一端および他端の間の領域内に、前記プローブエリアマークの前記一のエッジを延長してなる第1の仮想線と前記一端とに挟まれており接触傷が形成されているプローブエリアと、前記ボンディングエリアマークの前記一のエッジを延長した第2の仮想線と前記他端とに挟まれておりボンディングワイヤが形成されているボンディングエリアを含む電極パッドと、
を有する半導体装置。 - 前記電極パッドの外周を覆うよう設けられた絶縁膜をさらに備える請求項1に記載の半導体装置。
- 前記プローブエリアマーク及びボンディングエリアマークがスクライブライン上に設けられている請求項1又は2に記載の半導体装置。
- 前記第1の仮想線及び第2の仮想線は前記スクライブラインと平行であることを特徴とする請求項3に記載の半導体装置。
- 前記電極パッドは、前記第1の仮想線と前記他端とに挟まれるプローブ修理エリアをさらに含み、前記プローブ修理エリアには接触傷が形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記プローブエリアマーク及び前記ボンディングエリアマークはそれぞれ第1のプローブエリアマーク及び第1のボンディングエリアマークであり、
前記電極パッドと離間しており前記第1のプローブエリアマークとは別に設けられ、一のエッジを有する第2のプローブエリアマークと、
前記電極パッドを離間しており前記第1のボンディングエリアマークとは別に設けられ、一のエッジを有する第2のボンディングエリアマークと、をさらに有し、
前記電極パッドの前記プローブエリアは前記第1のプローブエリアマークの前記一のエッジと前記第2のプローブエリアマークの前記一のエッジを結ぶ第3の仮想線と前記一端とに挟まれる領域であり、
前記電極パッドの前記ボンディングエリアは前記第1のボンディングエリアマークの前記一のエッジと前記第2のボンディングエリアマークの前記一のエッジを結ぶ第4の仮想線と前記他端とに挟まれる領域である、ことを特徴とする請求項1に記載の半導体装置。 - 前記第1の仮想線から傾いた方向に前記接触傷が形成されている請求項1に記載の半導体装置。
- 前記接触傷は、テストプローブを前記電極パッドに接触させることで生じるプローブ痕であることを特徴とする請求項1に記載の半導体装置。
- 前記プローブエリアマークの形状は矩形、三角形、台形のいずれかであり、
前記ボンディングエリアマークの形状は矩形、三角形、台形のいずれかであることを特徴とする請求項1に記載の半導体装置。 - 前記プローブエリアマークまたは前記ボンディングエリアマークは、所定の金属層をパターニングすることで形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記所定の金属層は、前記電極パッドと同じ金属層であることを特徴とする請求項10に記載の半導体装置。
- 一のエッジを有するプローブエリアマークと、前記プローブエリアマークとは別に設けられ、一のエッジを有するボンディングエリアマークと、前記プローブエリアマーク及びボンディングエリアマークのそれぞれとは離間して設けられ、一端および他端の間の領域内に、前記プローブエリアマークの前記一のエッジを延長してなる第1の仮想線と前記一端とに挟まれるプローブエリアと、前記ボンディングエリアマークの前記一のエッジを延長した第2の仮想線と前記他端とに挟まれるボンディングエリアと、前記第1の仮想線と前記他端とに挟まれるプローブ修理エリアを含む電極パッドと、を有する半導体装置の前記電極パッドにテストプローブを当接して当該半導体装置の電気検査を行い、
前記テストプローブのプローブ痕が前記プローブ修理エリアにあるか否かを判定し、
前記プローブ痕が前記プローブ修理エリアにあると判定された場合に前記テストプローブの修理又は交換を行い、
前記プローブ痕が前記プローブ修理エリアにあると判定された場合には前記電極パッドに対して、前記プローブ痕が前記ボンディングエリアにあるか否かを判定し、
前記プローブ痕が前記ボンディングエリアにあると判定された場合には前記電極パッドを有する前記半導体装置を不良品であると判別する半導体装置の検査方法。 - 前記プローブエリアマーク及び前記ボンディングエリアマークがスクライブライン上に設けられている請求項12に記載の半導体装置の検査方法。
- 前記第1の仮想線及び前記第2の仮想線は前記スクライブラインと平行であることを特徴とする請求項13に記載の半導体装置の検査方法。
- 前記電極パッドの表面において前記テストプローブが前記第1の仮想線から傾いた方向に移動させる請求項12に記載の半導体方法。
- 一のエッジを有するプローブエリアマークと、前記プローブエリアマークとは別に設けられ、一のエッジを有するボンディングエリアマークと、前記プローブエリアマーク及びボンディングエリアマークのそれぞれとは離間して設けられ、一端および他端の間の領域内に、前記プローブエリアマークの前記一のエッジを延長してなる第1の仮想線と前記一端とに挟まれるプローブエリアと、前記ボンディングエリアマークの前記一のエッジを延長した第2の仮想線と前記他端とに挟まれるボンディングエリアと、前記第1の仮想線と前記他端とに挟まれるプローブ修理エリアを含む電極パッドと、を有する半導体装置の前記電極パッドにテストプローブを当接して当該半導体装置の電気検査を行うプローブ検査実行部と、
前記電極パッドに形成された前記テストプローブのプローブ痕が前記プローブ修理エリアにあるか否かを判定するプローブ修理判定部と、
前記プローブ痕が前記プローブ修理エリアにあると判定された場合には前記電極パッドに対して、前記プローブ痕が前記ボンディングエリアにあるか否かに基づいて前記半導体装置が不良品か否かを判定する不良品判定部とを備える半導体装置の検査装置。 - 前記プローブ修理エリアを定義し、前記ボンディングエリアを定義するエリア設定部をさらに備える請求項16に記載の半導体装置の検査装置。
- 前記プローブ痕を光学的に検出する検出部をさらに備える請求項16に記載の半導体装置の検査装置。
- 一のエッジを有するプローブエリアマークと、前記プローブエリアマークとは別に設けられ、一のエッジを有するボンディングエリアマークと、前記プローブエリアマーク及びボンディングエリアマークのそれぞれとは離間して設けられ、一端および他端の間の領域内に、前記プローブエリアマークの前記一のエッジを延長してなる第1の仮想線と前記一端とに挟まれるプローブエリアと、前記ボンディングエリアマークの前記一のエッジを延長した第2の仮想線と前記他端とに挟まれるボンディングエリアと、前記第1の仮想線と前記他端とに挟まれるプローブ修理エリアを含む電極パッドと、を有する半導体装置の前記電極パッドにテストプローブを当接して当該半導体装置の電気検査を行い、
前記テストプローブのプローブ痕が前記プローブ修理エリアにあるか否かにより、
前記テストプローブの交換又は修理を行い、前記プローブ痕が前記プローブ修理エリアにあると判定された場合には前記電極パッドにおいて前記プローブ痕が前記ボンディングエリアにあるか否かにより前記半導体装置が良品か不良品であるかを判別し、
前記半導体装置が良品であると判別された場合に、前記電極パッドの前記ボンディングエリアに外部電極をボンディングする半導体装置の製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004246141A JP4519571B2 (ja) | 2004-08-26 | 2004-08-26 | 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法 |
US11/193,534 US7394270B2 (en) | 2004-08-26 | 2005-08-01 | Semiconductor device, method and apparatus for testing same, and method for manufacturing semiconductor device |
TW094127384A TWI267934B (en) | 2004-08-26 | 2005-08-11 | Semiconductor device, method and apparatus for testing same, and method for manufacturing semiconductor device |
CN2008101751337A CN101425504B (zh) | 2004-08-26 | 2005-08-23 | 半导体器件、其测试方法和设备及制造半导体器件的方法 |
CNB2005100924814A CN100483660C (zh) | 2004-08-26 | 2005-08-23 | 半导体器件及其测试方法 |
KR1020050078679A KR100721739B1 (ko) | 2004-08-26 | 2005-08-26 | 반도체 장치, 이를 테스트하는 방법과 장치, 및 반도체장치를 제조하는 방법 |
US12/068,815 US7573280B2 (en) | 2004-08-26 | 2008-02-12 | Semiconductor device, method and apparatus for testing same, and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004246141A JP4519571B2 (ja) | 2004-08-26 | 2004-08-26 | 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006066561A JP2006066561A (ja) | 2006-03-09 |
JP4519571B2 true JP4519571B2 (ja) | 2010-08-04 |
Family
ID=35942198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004246141A Expired - Fee Related JP4519571B2 (ja) | 2004-08-26 | 2004-08-26 | 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7394270B2 (ja) |
JP (1) | JP4519571B2 (ja) |
KR (1) | KR100721739B1 (ja) |
CN (2) | CN101425504B (ja) |
TW (1) | TWI267934B (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4519571B2 (ja) * | 2004-08-26 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法 |
KR100727490B1 (ko) * | 2005-12-08 | 2007-06-13 | 삼성전자주식회사 | 본딩 영역과 프로빙 영역을 구분하기 위한 식별표시가구비된 반도체 장치 및 그 제조방법 |
US20080244475A1 (en) * | 2007-03-30 | 2008-10-02 | Tseng Chin Lo | Network based integrated circuit testline generator |
US7782073B2 (en) * | 2007-03-30 | 2010-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | High accuracy and universal on-chip switch matrix testline |
US7825678B2 (en) * | 2008-08-22 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test pad design for reducing the effect of contact resistances |
JP5443827B2 (ja) * | 2009-05-20 | 2014-03-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
IT1395368B1 (it) * | 2009-08-28 | 2012-09-14 | St Microelectronics Srl | Schermatura elettromagnetica per il collaudo di circuiti integrati |
CN102385028B (zh) * | 2010-09-01 | 2014-01-22 | 无锡华润上华半导体有限公司 | 半导体装置缺陷点定位方法 |
FR2973935A1 (fr) * | 2011-04-11 | 2012-10-12 | St Microelectronics Rousset | Procede pour evaluer un processus de decoupe de wafer semi-conducteur |
WO2013114919A1 (ja) * | 2012-01-30 | 2013-08-08 | 株式会社村田製作所 | 電子部品の製造方法 |
CN102830342B (zh) * | 2012-08-29 | 2017-05-10 | 上海华虹宏力半导体制造有限公司 | 芯片测试方法以及芯片制造方法 |
US10141202B2 (en) * | 2013-05-20 | 2018-11-27 | Qualcomm Incorporated | Semiconductor device comprising mold for top side and sidewall protection |
CN105374700B (zh) * | 2015-11-26 | 2018-01-16 | 北京时代民芯科技有限公司 | 一种高密度集成电路键合精度控制方法 |
KR102438682B1 (ko) * | 2018-07-12 | 2022-08-31 | 삼성전자주식회사 | 커버 보호층을 가지는 반도체 칩 |
CN109920799B (zh) * | 2019-02-13 | 2021-03-05 | 上海奕瑞光电子科技股份有限公司 | Tft面板及测试方法 |
CN110767561B (zh) * | 2019-09-09 | 2021-09-17 | 长江存储科技有限责任公司 | 堆叠封装结构的失效分析方法及结构 |
CN112635339B (zh) * | 2019-09-24 | 2023-02-28 | 成都辰显光电有限公司 | Micro-LED的测试电路、装置和方法 |
US11521904B2 (en) * | 2020-03-11 | 2022-12-06 | Texas Instruments Incorporated | Wire bond damage detector including a detection bond pad over a first and a second connected structures |
CN112366131B (zh) * | 2020-10-21 | 2023-01-03 | 武汉新芯集成电路制造有限公司 | 一种半导体器件的制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0737946A (ja) * | 1993-07-22 | 1995-02-07 | Nec Corp | プローブ装置 |
JPH09260443A (ja) * | 1996-03-19 | 1997-10-03 | Sharp Corp | 半導体装置及びそのテスト方法 |
JPH1174464A (ja) * | 1997-08-27 | 1999-03-16 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JP2002190494A (ja) * | 2000-12-22 | 2002-07-05 | Shinkawa Ltd | ボンディングデータ設定装置および方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5386623A (en) * | 1990-11-15 | 1995-02-07 | Hitachi, Ltd. | Process for manufacturing a multi-chip module |
JPH07147304A (ja) | 1993-11-24 | 1995-06-06 | Tokyo Electron Ltd | オートセットアップ式プローブ検査方法 |
US6022807A (en) * | 1996-04-24 | 2000-02-08 | Micro Processing Technology, Inc. | Method for fabricating an integrated circuit |
KR20000061769A (ko) * | 1999-03-30 | 2000-10-25 | 윤종용 | 반도체 소자의 전기적 특성을 테스트하기 위한 장치 |
US6400173B1 (en) * | 1999-11-19 | 2002-06-04 | Hitachi, Ltd. | Test system and manufacturing of semiconductor device |
IT250084Y1 (it) * | 2000-05-05 | 2003-07-07 | Whirlpool Co | Frigorifero per la conservazione di alimenti con organo di chiusuraportante intefaccia per il comando del suo funzionamento |
JP2002329742A (ja) | 2001-05-07 | 2002-11-15 | Mitsubishi Electric Corp | 半導体装置 |
US6765228B2 (en) * | 2002-10-11 | 2004-07-20 | Taiwan Semiconductor Maunfacturing Co., Ltd. | Bonding pad with separate bonding and probing areas |
US7026832B2 (en) * | 2002-10-28 | 2006-04-11 | Dainippon Screen Mfg. Co., Ltd. | Probe mark reading device and probe mark reading method |
JP4241302B2 (ja) * | 2003-09-30 | 2009-03-18 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP2005116724A (ja) * | 2003-10-07 | 2005-04-28 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP4803966B2 (ja) * | 2004-03-31 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4519571B2 (ja) * | 2004-08-26 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法 |
JP2006210631A (ja) * | 2005-01-28 | 2006-08-10 | Nec Electronics Corp | 半導体装置 |
JP4717523B2 (ja) * | 2005-06-13 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP4877471B2 (ja) * | 2005-10-25 | 2012-02-15 | 富士ゼロックス株式会社 | 面発光半導体レーザの製造方法 |
-
2004
- 2004-08-26 JP JP2004246141A patent/JP4519571B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-01 US US11/193,534 patent/US7394270B2/en active Active
- 2005-08-11 TW TW094127384A patent/TWI267934B/zh active
- 2005-08-23 CN CN2008101751337A patent/CN101425504B/zh active Active
- 2005-08-23 CN CNB2005100924814A patent/CN100483660C/zh active Active
- 2005-08-26 KR KR1020050078679A patent/KR100721739B1/ko not_active IP Right Cessation
-
2008
- 2008-02-12 US US12/068,815 patent/US7573280B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0737946A (ja) * | 1993-07-22 | 1995-02-07 | Nec Corp | プローブ装置 |
JPH09260443A (ja) * | 1996-03-19 | 1997-10-03 | Sharp Corp | 半導体装置及びそのテスト方法 |
JPH1174464A (ja) * | 1997-08-27 | 1999-03-16 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JP2002190494A (ja) * | 2000-12-22 | 2002-07-05 | Shinkawa Ltd | ボンディングデータ設定装置および方法 |
Also Published As
Publication number | Publication date |
---|---|
US7394270B2 (en) | 2008-07-01 |
US20080149927A1 (en) | 2008-06-26 |
JP2006066561A (ja) | 2006-03-09 |
CN100483660C (zh) | 2009-04-29 |
KR100721739B1 (ko) | 2007-05-25 |
CN101425504B (zh) | 2011-05-25 |
TW200614407A (en) | 2006-05-01 |
US20060043992A1 (en) | 2006-03-02 |
KR20060050691A (ko) | 2006-05-19 |
CN101425504A (zh) | 2009-05-06 |
US7573280B2 (en) | 2009-08-11 |
CN1741260A (zh) | 2006-03-01 |
TWI267934B (en) | 2006-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4519571B2 (ja) | 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法 | |
TWI447842B (zh) | 判定對準誤差的裝置、器件和方法 | |
JP4187718B2 (ja) | プローブカード | |
US7646464B2 (en) | Display device and inspection method of position gap | |
KR101071013B1 (ko) | 검사 방법 및 이 검사 방법을 기록한 프로그램 기록 매체 | |
US20120105085A1 (en) | Display device and system for inspecting bonding resistance and inspecting method thereof | |
JP4585327B2 (ja) | 半導体装置およびその製造方法 | |
JP2008053624A (ja) | アライメント装置 | |
JP2005333128A (ja) | プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター | |
JP2010276541A (ja) | 薄膜プローブシートおよびその製造方法、プローブカード、ならびに半導体チップ検査装置 | |
JP2005286266A (ja) | 半導体装置およびその検査方法と製造方法 | |
JP4835317B2 (ja) | プリント配線板の電気検査方法 | |
JP2006351588A (ja) | 半導体装置及びその製造方法 | |
US7365551B2 (en) | Excess overdrive detector for probe cards | |
JP4489106B2 (ja) | 不良解析装置 | |
JP2011205019A (ja) | ウエハチャックの傾き補正方法及びプローブ装置 | |
TWI435151B (zh) | 陣列基板 | |
JP2661540B2 (ja) | 半導体チップ、tabテープ及びインナーリードボンダー並びに半導体装置の製造方法 | |
US6961081B2 (en) | Positioning and inspecting system and method using same | |
JP2006318965A (ja) | 半導体デバイスの検査方法および半導体デバイス検査装置 | |
KR101670484B1 (ko) | 표시판 검사 장치, 표시판 검사 필름 및 이를 이용한 표시판 검사 방법 | |
KR20130016765A (ko) | 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법 | |
JP2009277731A (ja) | 半導体装置 | |
JP5323406B2 (ja) | 半導体集積回路装置の製造方法 | |
JP3437467B2 (ja) | 半導体装置の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100519 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4519571 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |