JP3437467B2 - 半導体装置の検査方法 - Google Patents
半導体装置の検査方法Info
- Publication number
- JP3437467B2 JP3437467B2 JP32460398A JP32460398A JP3437467B2 JP 3437467 B2 JP3437467 B2 JP 3437467B2 JP 32460398 A JP32460398 A JP 32460398A JP 32460398 A JP32460398 A JP 32460398A JP 3437467 B2 JP3437467 B2 JP 3437467B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor element
- electrode
- height
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Length Measuring Devices With Unspecified Measuring Means (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板電極に対
し半導体素子（ベアＩＣ）の回路形成面を向かい合わ
せ、回路基板の電極と半導体素子の電極とを接合した半
導体装置の検査方法に関するものである。
し半導体素子（ベアＩＣ）の回路形成面を向かい合わ
せ、回路基板の電極と半導体素子の電極とを接合した半
導体装置の検査方法に関するものである。
【０００２】
【従来の技術】回路基板に対して半導体素子の回路形成
面を向かい合わせ、回路基板の電極と半導体素子の電極
とを接合してなる半導体装置の従来の検査方法につい
て、図５を参照して説明する。図５（ａ）に示すよう
に、回路基板２１上の配線２３と半導体素子２２の電極
２４上にメッキやワイヤボンディング法で形成されたＡ
ｕバンプや半田バンプ等からなる突起電極２５とを接合
した半導体装置２６をＸ線透過装置２７上に通し、透過
画像によって半導体素子２２の突起電極２５が回路基板
２１上の配線２３上に乗っているか否かを検査してい
る。図５（ｂ）は良品の場合、図５（ｃ）は不良品の場
合の検査結果を示す。
面を向かい合わせ、回路基板の電極と半導体素子の電極
とを接合してなる半導体装置の従来の検査方法につい
て、図５を参照して説明する。図５（ａ）に示すよう
に、回路基板２１上の配線２３と半導体素子２２の電極
２４上にメッキやワイヤボンディング法で形成されたＡ
ｕバンプや半田バンプ等からなる突起電極２５とを接合
した半導体装置２６をＸ線透過装置２７上に通し、透過
画像によって半導体素子２２の突起電極２５が回路基板
２１上の配線２３上に乗っているか否かを検査してい
る。図５（ｂ）は良品の場合、図５（ｃ）は不良品の場
合の検査結果を示す。
【０００３】また、回路基板２１上の配線２３にプロー
ブを当て、電気的に半導体素子２２を動作させ、機能検
査ソフトを動作させて接合状態を検査する方法も行われ
ている。
ブを当て、電気的に半導体素子２２を動作させ、機能検
査ソフトを動作させて接合状態を検査する方法も行われ
ている。
【０００４】
【発明が解決しようとする課題】ところが、上記従来の
検査方法では、半導体素子２２上の突起電極２５と回路
基板２１上の配線２３の位置をＸ線透過装置２７で検査
しているが、装置が高価なうえ、ＸＹ平面の位置ずれは
検査できるが、高さ方向の浮きが検査できないという問
題があった。
検査方法では、半導体素子２２上の突起電極２５と回路
基板２１上の配線２３の位置をＸ線透過装置２７で検査
しているが、装置が高価なうえ、ＸＹ平面の位置ずれは
検査できるが、高さ方向の浮きが検査できないという問
題があった。
【０００５】また、回路基板２１の配線２３にプローブ
を当て機能検査ソフトを動作させて接合状態を検査する
方法では、回路基板２１に実装された複数個の半導体素
子２２の内で不良箇所の特定が困難であるという問題が
ある。
を当て機能検査ソフトを動作させて接合状態を検査する
方法では、回路基板２１に実装された複数個の半導体素
子２２の内で不良箇所の特定が困難であるという問題が
ある。
【０００６】本発明は、上記従来の問題点に鑑み、半導
体素子の電極と回路基板の電極との接合不良を簡単に検
査できる半導体装置の検査方法を提供することを目的と
している。
体素子の電極と回路基板の電極との接合不良を簡単に検
査できる半導体装置の検査方法を提供することを目的と
している。
【０００７】
【課題を解決するための手段】本発明の半導体装置の検
査方法は、回路基板電極に対し半導体素子表面の回路形
成面を向かい合わせ、回路基板電極と半導体素子電極を
接合した後、回路基板表面と半導体素子裏面の間の高さ
を複数箇所で測定し、半導体素子の少なくとも２箇所の
高さを比較し、高さ異常により回路基板電極と半導体素
子電極の接合部の不良を検査するものであり、回路基板
電極と半導体素子電極の接合不良を簡単に検査すること
ができる。なお、特に半導体素子の四隅で比較すると半
導体素子のどのエリアで不良が発生しているかを特定す
ることもできる。
査方法は、回路基板電極に対し半導体素子表面の回路形
成面を向かい合わせ、回路基板電極と半導体素子電極を
接合した後、回路基板表面と半導体素子裏面の間の高さ
を複数箇所で測定し、半導体素子の少なくとも２箇所の
高さを比較し、高さ異常により回路基板電極と半導体素
子電極の接合部の不良を検査するものであり、回路基板
電極と半導体素子電極の接合不良を簡単に検査すること
ができる。なお、特に半導体素子の四隅で比較すると半
導体素子のどのエリアで不良が発生しているかを特定す
ることもできる。
【０００８】また、回路基板表面と半導体素子裏面の高
さを、半導体素子裏面の外周部の１辺とそれに平行する
回路基板側の１辺に沿って連続的に測定し、両１辺の高
さの差を求め、高さの差の異常により回路基板電極と半
導体素子電極の接合部の不良を検査しても同様の効果が
得られる。
さを、半導体素子裏面の外周部の１辺とそれに平行する
回路基板側の１辺に沿って連続的に測定し、両１辺の高
さの差を求め、高さの差の異常により回路基板電極と半
導体素子電極の接合部の不良を検査しても同様の効果が
得られる。
【０００９】また、高さ測定手段と回路基板をＸＹ方向
に相対的に移動及び位置決め可能な手段にて支持し、回
路基板上の半導体素子裏面及び回路基板表面の座標を指
定して相対移動させて測定すると、自動的に検査するこ
とができる。
に相対的に移動及び位置決め可能な手段にて支持し、回
路基板上の半導体素子裏面及び回路基板表面の座標を指
定して相対移動させて測定すると、自動的に検査するこ
とができる。
【００１０】また、半導体装置製造ラインの次工程への
移動させる間に、移動経路の上部に配設した高さ測定手
段で半導体裏面及び回路基板表面を測定すると、半導体
装置の製造後の後工程への搬送中に検査することがで
き、生産性を向上できる。
移動させる間に、移動経路の上部に配設した高さ測定手
段で半導体裏面及び回路基板表面を測定すると、半導体
装置の製造後の後工程への搬送中に検査することがで
き、生産性を向上できる。
【００１１】
【００１２】
【００１３】
【００１４】
【発明の実施の形態】（第１の実施形態）
以下、本発明の第１の実施形態における半導体装置の検
査方法について、図１を参照して説明する。
査方法について、図１を参照して説明する。
【００１５】図１（ａ）は、回路基板１上に半導体素子
２を実装し、回路基板１の電極３と半導体素子２の突起
電極４を導電性接着剤５で電気的に接合した状態を示し
ている。ここで、回路基板１の表面６から半導体素子２
の裏面７までの高さを半導体素子２の四隅で測定する。
これら四隅の高さをｈ１、ｈ２、ｈ３、ｈ４として、こ
れらを比較することにより高さ異常箇所を特定し、例え
ば図１（ｂ）に示すような良品と、図１（ｃ）に示すよ
うな不良品を判別する。
２を実装し、回路基板１の電極３と半導体素子２の突起
電極４を導電性接着剤５で電気的に接合した状態を示し
ている。ここで、回路基板１の表面６から半導体素子２
の裏面７までの高さを半導体素子２の四隅で測定する。
これら四隅の高さをｈ１、ｈ２、ｈ３、ｈ４として、こ
れらを比較することにより高さ異常箇所を特定し、例え
ば図１（ｂ）に示すような良品と、図１（ｃ）に示すよ
うな不良品を判別する。
【００１６】その比較の方法としては、｜ｈ１−ｈ２
｜、｜ｈ１−ｈ３｜、｜ｈ１−ｈ４｜の演算によって行
え、その値が例えば１０μｍ未満の場合は良品と判別
し、１０μｍ以上の場合は不良品と判別する。なお、判
別値の設定は各種接合工法によって適当に決められる。
｜、｜ｈ１−ｈ３｜、｜ｈ１−ｈ４｜の演算によって行
え、その値が例えば１０μｍ未満の場合は良品と判別
し、１０μｍ以上の場合は不良品と判別する。なお、判
別値の設定は各種接合工法によって適当に決められる。
【００１７】なお、上記説明では回路基板１と半導体素
子２を導電性接着剤５で接合した例を示したが、半田接
合や、半導体素子２上のＡｕバンプと回路基板１の電極
３上のＡｕメッキを接合するＡｕ−Ａｕ接合等でもよ
い。
子２を導電性接着剤５で接合した例を示したが、半田接
合や、半導体素子２上のＡｕバンプと回路基板１の電極
３上のＡｕメッキを接合するＡｕ−Ａｕ接合等でもよ
い。
【００１８】（第２の実施形態）
次に、本発明の第２の実施形態における半導体装置の検
査方法について、図２を参照して説明する。
査方法について、図２を参照して説明する。
【００１９】本実施形態では回路基板１の表面６と半導
体素子２の裏面７の間の高さｈを、半導体素子２の裏面
の外周部の一辺８とそれと平行する回路基板１の表面の
１辺９とを連続的に測定し、その差を求めることによっ
て測定している。図２（ａ）は｜ｈ１−ｈ２｜が１０μ
ｍ未満で、正常高さによる接合良品の場合を示し、図２
（ｂ）は｜ｈ１−ｈ２｜が１０μｍ以上で、異常高さに
よる接合部がオープン不良の場合を示している。
体素子２の裏面７の間の高さｈを、半導体素子２の裏面
の外周部の一辺８とそれと平行する回路基板１の表面の
１辺９とを連続的に測定し、その差を求めることによっ
て測定している。図２（ａ）は｜ｈ１−ｈ２｜が１０μ
ｍ未満で、正常高さによる接合良品の場合を示し、図２
（ｂ）は｜ｈ１−ｈ２｜が１０μｍ以上で、異常高さに
よる接合部がオープン不良の場合を示している。
【００２０】（第３の実施形態）
次に、本発明の第３の実施形態における半導体装置の検
査方法について、図３を参照して説明する。
査方法について、図３を参照して説明する。
【００２１】本実施形態では、図３（ａ）に示すよう
に、高さ測定手段１０をＸＹ方向に移動及び位置決め可
能なＸＹロボット１１に装着するとともに回路基板１を
固定のステージ１２上に設置している。高さ測定手段１
０としては、レーザ測長器、光学測長器、または接触式
変位計などを用いることができる。または、図３（ｂ）
に示すように、高さ測定手段１０をＸ軸方向に移動及び
位置決め可能なＸ軸ロボット１３に装着するとともに回
路基板１をＹ軸方向に移動及び位置決め可能なＹ軸ステ
ージ１４上に設置してもよい。または、図示は省略する
が、高さ測定手段１０を固定し、回路基板１をＸＹ方向
に移動及び位置決め可能なＸＹステージ上に設置しても
よい。
に、高さ測定手段１０をＸＹ方向に移動及び位置決め可
能なＸＹロボット１１に装着するとともに回路基板１を
固定のステージ１２上に設置している。高さ測定手段１
０としては、レーザ測長器、光学測長器、または接触式
変位計などを用いることができる。または、図３（ｂ）
に示すように、高さ測定手段１０をＸ軸方向に移動及び
位置決め可能なＸ軸ロボット１３に装着するとともに回
路基板１をＹ軸方向に移動及び位置決め可能なＹ軸ステ
ージ１４上に設置してもよい。または、図示は省略する
が、高さ測定手段１０を固定し、回路基板１をＸＹ方向
に移動及び位置決め可能なＸＹステージ上に設置しても
よい。
【００２２】本実施形態においては、回路基板１上の半
導体素子２の裏面７及び回路基板１の表面６の座標を指
定しておくことにより、高さ測定手段１０を自動的に回
路基板１及び半導体素子２に対して相対的に移動させて
自動的に上記第１の実施形態又は第２の実施形態の測定
を行うことができる。
導体素子２の裏面７及び回路基板１の表面６の座標を指
定しておくことにより、高さ測定手段１０を自動的に回
路基板１及び半導体素子２に対して相対的に移動させて
自動的に上記第１の実施形態又は第２の実施形態の測定
を行うことができる。
【００２３】そして、半導体素子２の裏面７と回路基板
１の表面６の高さの差＝接合部及び半導体素子２の高さ
を上記実施形態のように求め、その値が１０μｍ未満の
ときは良品と判別し、１０μｍ以上のときは不良品と判
別する検査ソフトが組み込まれている。
１の表面６の高さの差＝接合部及び半導体素子２の高さ
を上記実施形態のように求め、その値が１０μｍ未満の
ときは良品と判別し、１０μｍ以上のときは不良品と判
別する検査ソフトが組み込まれている。
【００２４】このように構成した検査装置を用いると、
自動的に接合部オープン不良品を高さ異常にて、また接
合良品を正常高さにて判別して検査することができる。
自動的に接合部オープン不良品を高さ異常にて、また接
合良品を正常高さにて判別して検査することができる。
【００２５】（第４の実施形態）
次に、本発明の第４の実施形態における半導体装置の検
査方法について、図４を参照して説明する。
査方法について、図４を参照して説明する。
【００２６】本実施形態において用いられる半導体装置
の検査装置は、半導体装置製造ラインにおける半導体装
置の製造装置から次の工程に半導体装置を搬送する搬送
部１５上に高さ測定手段１０を配設して構成されてい
る。
の検査装置は、半導体装置製造ラインにおける半導体装
置の製造装置から次の工程に半導体装置を搬送する搬送
部１５上に高さ測定手段１０を配設して構成されてい
る。
【００２７】本実施形態では搬送部１５にて実装後の回
路基板１を次工程に搬送する際に同時に上記実施形態で
示した半導体装置の検査を行って、高さ異常にて接合部
オープン不良品を、また正常高さにて接合良品を自動的
に判別することができる。
路基板１を次工程に搬送する際に同時に上記実施形態で
示した半導体装置の検査を行って、高さ異常にて接合部
オープン不良品を、また正常高さにて接合良品を自動的
に判別することができる。
【００２８】
【発明の効果】本発明の半導体装置の検査方法によれ
ば、以上のように回路基板表面と半導体素子裏面の間の
高さを、半導体素子の複数箇所で測定し、半導体素子の
少なくとも２箇所の高さを比較し、高さ異常により回路
基板電極と半導体素子電極の接合部の不良を検査するの
で、回路基板電極と半導体素子電極の接合不良を簡単に
検査することができる。なお、特に半導体素子の四隅で
比較すると半導体素子のどのエリアで不良が発生してい
るかを特定することができる。したがって、不良接合の
半導体装置を後工程にもたらすのを防止することがで
き、生産性を向上できる。
ば、以上のように回路基板表面と半導体素子裏面の間の
高さを、半導体素子の複数箇所で測定し、半導体素子の
少なくとも２箇所の高さを比較し、高さ異常により回路
基板電極と半導体素子電極の接合部の不良を検査するの
で、回路基板電極と半導体素子電極の接合不良を簡単に
検査することができる。なお、特に半導体素子の四隅で
比較すると半導体素子のどのエリアで不良が発生してい
るかを特定することができる。したがって、不良接合の
半導体装置を後工程にもたらすのを防止することがで
き、生産性を向上できる。
【００２９】また、回路基板表面と半導体素子裏面の間
の高さを、半導体素子裏面の外周部の１辺とそれに平行
する回路基板側の１辺に沿って連続的に測定し、両１辺
の高さの差を求め、高さの差の異常により回路基板電極
と半導体素子電極の接合部の不良を検査しても同様の効
果が得られる。
の高さを、半導体素子裏面の外周部の１辺とそれに平行
する回路基板側の１辺に沿って連続的に測定し、両１辺
の高さの差を求め、高さの差の異常により回路基板電極
と半導体素子電極の接合部の不良を検査しても同様の効
果が得られる。
【００３０】また、高さ測定手段と回路基板をＸＹ方向
に相対的に移動及び位置決め可能な手段にて支持し、回
路基板上の半導体素子裏面及び回路基板表面の座標を指
定して相対移動させて測定すると、自動的に検査するこ
とができる。
に相対的に移動及び位置決め可能な手段にて支持し、回
路基板上の半導体素子裏面及び回路基板表面の座標を指
定して相対移動させて測定すると、自動的に検査するこ
とができる。
【００３１】また、半導体装置製造ラインの次工程への
移動させる間に、移動経路の上部に配設した高さ測定手
段で半導体裏面及び回路基板表面を測定すると、半導体
装置の製造後に後工程への搬送中に検査することがで
き、生産性を向上できる。
移動させる間に、移動経路の上部に配設した高さ測定手
段で半導体裏面及び回路基板表面を測定すると、半導体
装置の製造後に後工程への搬送中に検査することがで
き、生産性を向上できる。
【００３２】
【００３３】
【００３４】
【図１】本発明の第１の実施形態における半導体装置の
検査方法を示し、（ａ）は測定箇所を示す斜視図、
（ｂ）は良品判別の説明図、（ｃ）は不良品判別の説明
図である。
検査方法を示し、（ａ）は測定箇所を示す斜視図、
（ｂ）は良品判別の説明図、（ｃ）は不良品判別の説明
図である。
【図２】本発明の第２の実施形態における半導体装置の
検査方法を示し、（ａ）は良品の測定行程及び良品判別
の説明図、（ｂ）は不良品の測定行程及び不良品判別の
説明図である。
検査方法を示し、（ａ）は良品の測定行程及び良品判別
の説明図、（ｂ）は不良品の測定行程及び不良品判別の
説明図である。
【図３】本発明の第３の実施形態に用いる半導体装置の
検査装置を示し、（ａ）は一例の斜視図、（ｂ）は他例
の斜視図である。
検査装置を示し、（ａ）は一例の斜視図、（ｂ）は他例
の斜視図である。
【図４】本発明の第４の実施形態に用いる半導体装置の
検査装置の斜視図である。
検査装置の斜視図である。
【図５】従来例の半導体装置の検査装置を示し、（ａ）
は斜視図、（ｂ）は良品検査状態の説明図、（ｃ）は不
良品検査状態の説明図である。
は斜視図、（ｂ）は良品検査状態の説明図、（ｃ）は不
良品検査状態の説明図である。
１ 回路基板
２ 半導体素子
３ 回路基板の電極
４ 半導体素子の突起電極
６ 回路基板の表面
７ 半導体素子の裏面
８ 半導体素子裏面の１辺
９ 回路基板表面の１辺
１０ 高さ測定手段
１１ ＸＹロボット
１３ Ｘ軸ロボット
１４ Ｙ軸ステージ
１５ 搬送部
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−188287（ＪＰ，Ａ)
特開 平５−267419（ＪＰ，Ａ)
特開 昭61−73339（ＪＰ，Ａ)
特開 平４−239738（ＪＰ，Ａ)
特開 平６−53290（ＪＰ，Ａ)
特開 平９−181124（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
Claims (4)
- 【請求項１】 回路基板電極に対し半導体素子表面の回
路形成面を向かい合わせ、回路基板電極と半導体素子電
極を接合した後、回路基板表面と半導体素子裏面の間の
高さを複数箇所で測定し、半導体素子の少なくとも２箇
所の高さを比較し、高さ異常により回路基板電極と半導
体素子電極の接合部の不良を検査することを特徴とする
半導体装置の検査方法。 - 【請求項２】 回路基板電極に対し半導体素子表面の回
路形成面を向かい合わせ、回路基板電極と半導体素子電
極を接合した後、回路基板表面と半導体素子裏面の高さ
を、半導体素子裏面の外周部の１辺とそれに平行する回
路基板側の１辺に沿って連続的に測定し、両１辺の高さ
の差を求め、高さの差の異常により回路基板電極と半導
体素子電極の接合部の不良を検査することを特徴とする
半導体装置の検査方法。 - 【請求項３】 高さ測定手段と回路基板をＸＹ方向に相
対的に移動及び位置決め可能な手段にて支持し、回路基
板上の半導体素子裏面及び回路基板表面の座標を指定し
て相対移動させて測定することを特徴とする請求項１又
は２記載の半導体装置の検査方法。 - 【請求項４】 半導体装置製造ラインの次工程への移動
させる間に、移動経路の上部に配設した高さ測定手段で
半導体裏面及び回路基板表面を測定することを特徴とす
る請求項１〜３の何れかに記載の半導体装置の検査方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32460398A JP3437467B2 (ja) | 1998-11-16 | 1998-11-16 | 半導体装置の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32460398A JP3437467B2 (ja) | 1998-11-16 | 1998-11-16 | 半導体装置の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150590A JP2000150590A (ja) | 2000-05-30 |
| JP3437467B2 true JP3437467B2 (ja) | 2003-08-18 |
Family
ID=18167674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32460398A Expired - Fee Related JP3437467B2 (ja) | 1998-11-16 | 1998-11-16 | 半導体装置の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3437467B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010251415A (ja) * | 2009-04-13 | 2010-11-04 | Hitachi High-Technologies Corp | 作業処理装置あるいは表示基板モジュール組立ラインまたは表示基板モジュール組立方法 |
-
1998
- 1998-11-16 JP JP32460398A patent/JP3437467B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000150590A (ja) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2703204B2 (ja) | ボール・グリッド・アレイ半導体パッケージのワイヤボンディング検査方法 | |
| JP4519571B2 (ja) | 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法 | |
| JP3459765B2 (ja) | 実装検査システム | |
| JP3599986B2 (ja) | フリップチップ接合検査方法および検査装置 | |
| JP3437467B2 (ja) | 半導体装置の検査方法 | |
| US7365551B2 (en) | Excess overdrive detector for probe cards | |
| US6177989B1 (en) | Laser induced current for semiconductor defect detection | |
| JP2661540B2 (ja) | 半導体チップ、ｔａｂテープ及びインナーリードボンダー並びに半導体装置の製造方法 | |
| JPH0990398A (ja) | 電気配線基板の接続構造 | |
| JP2006005163A (ja) | 半導体装置及びその実装検査方法 | |
| JP2003004795A (ja) | 集積回路の基板接続検査方式 | |
| JP3225067B2 (ja) | リード測定方法 | |
| JP2006165325A (ja) | Ｉｃパッケージを実装した基板の配線構造、及び電気接続不良検査方法 | |
| JP3178784B2 (ja) | 半導体パッケージ基板の検査装置及び検査方法 | |
| JPH0439950A (ja) | 半導体装置 | |
| JPS6336543A (ja) | 半導体装置の自動検査方法及び検査装置 | |
| JPH10335900A (ja) | 電子部品の実装検査装置 | |
| JPH1154562A (ja) | 半導体パッケージ | |
| KR20130016765A (ko) | 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법 | |
| JPH10335900A5 (ja) | ||
| JP2652705B2 (ja) | 配線用突部の高さ検査方法 | |
| JPH10104301A (ja) | パッケージ基板の検査方法 | |
| JPH05288687A (ja) | リード検査装置 | |
| KR20260035274A (ko) | 반도체 요소에서 크랙을 검출하는 방법, 및 관련 와이어 본딩 시스템 | |
| JPH08306747A (ja) | 半導体装置の検査方法及びその検査に用いるプローブカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |