CN105374700B - 一种高密度集成电路键合精度控制方法 - Google Patents

一种高密度集成电路键合精度控制方法 Download PDF

Info

Publication number
CN105374700B
CN105374700B CN201510845332.4A CN201510845332A CN105374700B CN 105374700 B CN105374700 B CN 105374700B CN 201510845332 A CN201510845332 A CN 201510845332A CN 105374700 B CN105374700 B CN 105374700B
Authority
CN
China
Prior art keywords
bonding
shell
high density
vll
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510845332.4A
Other languages
English (en)
Other versions
CN105374700A (zh
Inventor
井立鹏
冯达
荆林晓
钱红英
倪琳
崔淑燕
戚娟
姜振来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201510845332.4A priority Critical patent/CN105374700B/zh
Publication of CN105374700A publication Critical patent/CN105374700A/zh
Application granted granted Critical
Publication of CN105374700B publication Critical patent/CN105374700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

一种高密度集成电路键合精度控制方法，步骤如下：(1)选取待使用的所有高密度集成电路所用的外壳；所述的外壳为窄宽度高密度键合指外壳；(2)采用金丝键合机上的视频引脚定位器VLL对步骤(1)中的外壳进行预先筛选；所述的视频引脚定位器VLL筛选过程中所用参数为：后定位线的长度比键合指宽度长10um‑15um，前定位线的长度比键合指宽度长5um‑10um，端头定位点的误差识别范围为0‑4um，键合位置点的误差识别范围为0‑2um，识别速度为5‑8mm/ms；(3)将利用步骤(2)参数能够识别出焊点位置的外壳标识为一组，对其他外壳继续执行步骤(4)；(4)按照允许的键合位置点误差识别范围上限，调节视频引脚定位器VLL上的键合点位置，从步骤(2)开始执行，直至所有外壳归类完成。

Description

一种高密度集成电路键合精度控制方法
技术领域
本发明属于半导体陶瓷封装键合工艺技术领域，涉及高密度集成电路产品键合精度控制方法。
背景技术
高密度集成电路具有芯片集成度高，键合丝数量多，外壳键合指数量多且多层排布的特点，由于高密度集成电路外形尺寸小，因此电路内部用于与外壳外部引脚连接的键合指尺寸也相对较小，普通集成电路的键合指宽度一般为200um至500um左右，高密度集成电路的键合指宽度一般为80um至120um左右，通常外壳厂家生产的外壳键合指宽度误差为±10um，键合在键合指上的焊点宽度为50um至70um左右，为保证集成电路的键合可靠性，键合焊点必须焊接在键合指的平整处，平整宽度一般为键合指宽度的三分之二，这就对高密度集成电路的焊接精度提出了极高的要求。
发明内容
本发明的技术解决问题是：克服现有技术的不足，提供一种高密度集成电路键合精度控制方法，该方法采用VLL(视频引脚定位器)功能对外壳进行预先筛选，可有效的避免焊点偏离键合指中心导致的键合失效现象，提高键合精度，提升工艺可靠性。
本发明的技术解决方案是：一种高密度集成电路键合精度控制方法，步骤如下：
(1)选取待使用的所有高密度集成电路所用的外壳；所述的外壳为窄宽度高密度键合指外壳；
(2)采用金丝键合机上的视频引脚定位器VLL对步骤(1)中的外壳进行预先筛选；所述的视频引脚定位器VLL筛选过程中所用参数为：后定位线的长度比键合指宽度长10um-15um，前定位线的长度比键合指宽度长5um-10um，端头定位点的误差识别范围为0-4um，键合位置点的误差识别范围为0-2um，识别速度为5-8mm/ms；
(3)将利用步骤(2)参数能够识别出焊点位置的外壳标识为一组，对其他外壳继续执行步骤(4)；
(4)按照允许的键合位置点误差识别范围上限，调节视频引脚定位器VLL上的键合点位置，从步骤(2)开始执行，直至所有外壳归类完成。
所述步骤(2)中的参数优选为后定位线的长度比键合指宽度长12um-13um，前定位线的长度比键合指宽度长7um-8um。
本发明与现有技术相比有益效果为：
(1)本发明采用的VLL(视频引脚定位器)预先筛选方法相比于传统的键合点定位方法定位精度更高，解决了人工定位精度低的困难，不容易出现键合点位置偏离的现象；传统的定位方法为人工手动定位，对于键合指宽度较小的高密度集成电路，可用于键合的键合指宽度较小，手动定位难度大，精度低。采用本发明的VLL预先筛选方法，可对外壳进行精确分类，避免了键合过程中对键合焊点的人工手动定位，可有效提高键合点定位精度。
(2)本发明采用的VLL(视频引脚定位器)预先筛选方法可有效的提升键合点定位速度2倍以上。
(3)本发明通过大量试验对VLL(视频引脚定位器)中的各项参数进行了优化设计，得到了最佳的工艺参数组合，进一步提高了键合点定位精度；
(4)本发明解决了高密度集成电路键合在键合指上的焊点位置易偏离中线的现象，方法简单易行、易于实现，可操作性强。
附图说明
图1为本发明中VLL识别键合点位置示意图。
图2为本发明中VLL功能标注线示意图。
具体实施方式
一种高密度集成电路键合精度控制方法，步骤如下：
(1)选取待使用的所有高密度集成电路所用的外壳；所述的外壳为窄宽度高密度键合指外壳；
(2)如图1所示，采用金丝键合机上的视频引脚定位器VLL对步骤(1)中的外壳进行预先筛选；所述的视频引脚定位器VLL筛选过程中所用参数为：后定位线1的长度比键合指宽度长10um-15um，前定位线2的长度比键合指宽度长5um-10um，端头定位点3的误差识别范围为0-4um，键合位置点4的误差识别范围为0-2um，识别速度为5-8mm/ms；
参数优选为后定位线的长度比键合指宽度长12um-13um，前定位线的长度比键合指宽度长7um-8um。
(3)将利用步骤(2)参数能够识别出焊点位置的外壳标识为一组，对其他外壳继续执行步骤(4)；
(4)按照允许的键合位置点误差识别范围上限，调节视频引脚定位器VLL上的键合点位置，从步骤(2)开始执行，直至所有外壳归类完成。
(5)归类后的外壳在使用时，每一类应按照分组顺序单独使用，因筛选分类过程中设置的键合点误差识别范围0-2um，因此每类外壳在使用时可避免因键合点位置相差过大而反复调点的现象，大幅提高了高密度集成电路的键合精度及速度。
实施例1
例如选取高密度集成电路所用外壳10只，所述外壳为窄宽度高密度键合指外壳，键合指宽度为80um-120um，键合指平整宽度为键合指宽度的三分之二，本实施例中的键合指宽度为100um。
本实施例中步骤(2)中参数：后定位线的长度比键合指宽度长12um，前定位线的长度比键合指宽度长8um，端头定位点的误差识别范围为2um，键合位置点的误差识别范围为1um，识别速度为6mm/ms。
本实施例中的10只外壳共筛选分出了2组，第一次筛选在误差范围内的共8只，第二次2只，每一组的外壳在产品生产过程中将被单独选用，可有效提高产品键合精度。
实施例2
例如选取高密度集成电路所用外壳10只，所述外壳为窄宽度高密度键合指外壳，键合指宽度为80um-120um，键合指平整宽度为键合指宽度的三分之二，本实施例中的键合指宽度为100um。
本实施例中步骤(2)中参数：后定位线的长度比键合指宽度长10um，前定位线的长度比键合指宽度长5um，端头定位点的误差识别范围为1um，键合位置点的误差识别范围为1um，识别速度为7mm/ms。
本实施例中的10只外壳共筛选分出了4组，第一次筛选在误差范围内的共2只，第二次4只，第三次2只，第四次2只，每一组的外壳在产品生产过程中将被单独选用，可有效提高产品键合精度。相比实施例1，本实施例分组较多且识别时间较长。
实施例3
例如选取高密度集成电路所用外壳10只，所述外壳为窄宽度高密度键合指外壳，键合指宽度为80um-120um，键合指平整宽度为键合指宽度的三分之二，本实施例中的键合指宽度为100um。
本实施例中步骤(2)中参数：后定位线的长度比键合指宽度长5um，前定位线的长度比键合指宽度长2um，端头定位点的误差识别范围为6um，键合位置点的误差识别范围为4um，识别速度为10mm/ms。
本实施例中的10只外壳采用上述参数进行筛选后，未能进行有效分组，外壳在使用过程中仍需手动进行调整键合点位置。
本发明未详细说明部分属于本领域技术人员公知常识。

Claims (2)

1.一种高密度集成电路键合精度控制方法，其特征在于步骤如下：
(1)选取待使用的所有高密度集成电路所用的外壳；所述的外壳为窄宽度高密度键合指外壳；
(2)采用金丝键合机上的视频引脚定位器VLL对步骤(1)中的外壳进行预先筛选；所述的视频引脚定位器VLL筛选过程中所用参数为：后定位线的长度比键合指宽度长10um-15um，前定位线的长度比键合指宽度长5um-10um，端头定位点的误差识别范围为0-4um，键合位置点的误差识别范围为0-2um，识别速度为5-8mm/ms；
(3)将利用步骤(2)参数能够识别出焊点位置的外壳标识为一组，对其他外壳继续执行步骤(4)；
(4)按照允许的键合位置点误差识别范围上限，调节视频引脚定位器VLL上的键合点位置，从步骤(2)开始执行，直至所有外壳归类完成。
2.根据权利要求1所述的一种高密度集成电路键合精度控制方法，其特征在于：所述步骤(2)中的参数为后定位线的长度比键合指宽度长12um-13um，前定位线的长度比键合指宽度长7um-8um。
CN201510845332.4A 2015-11-26 2015-11-26 一种高密度集成电路键合精度控制方法 Active CN105374700B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510845332.4A CN105374700B (zh) 2015-11-26 2015-11-26 一种高密度集成电路键合精度控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510845332.4A CN105374700B (zh) 2015-11-26 2015-11-26 一种高密度集成电路键合精度控制方法

Publications (2)

Publication Number Publication Date
CN105374700A CN105374700A (zh) 2016-03-02
CN105374700B true CN105374700B (zh) 2018-01-16

Family

ID=55376777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510845332.4A Active CN105374700B (zh) 2015-11-26 2015-11-26 一种高密度集成电路键合精度控制方法

Country Status (1)

Country Link
CN (1) CN105374700B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1741260A (zh) * 2004-08-26 2006-03-01 恩益禧电子股份有限公司 半导体器件、其测试方法和设备及制造半导体器件的方法
CN101263395A (zh) * 2005-09-15 2008-09-10 株式会社爱德万测试 Tcp处理装置
CN102439708A (zh) * 2009-02-06 2012-05-02 新加坡科技研究局 检查基板的接合结构的方法和接合结构检验设备
CN103583088A (zh) * 2011-06-03 2014-02-12 富士机械制造株式会社 焊料标记设定方法及焊料标记设定装置
CN104409407A (zh) * 2014-11-03 2015-03-11 西安工业大学 一种引线框架焊点的定位方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2534912B2 (ja) * 1989-07-17 1996-09-18 株式会社カイジョー ワイヤボンディング装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1741260A (zh) * 2004-08-26 2006-03-01 恩益禧电子股份有限公司 半导体器件、其测试方法和设备及制造半导体器件的方法
CN101263395A (zh) * 2005-09-15 2008-09-10 株式会社爱德万测试 Tcp处理装置
CN102439708A (zh) * 2009-02-06 2012-05-02 新加坡科技研究局 检查基板的接合结构的方法和接合结构检验设备
CN103583088A (zh) * 2011-06-03 2014-02-12 富士机械制造株式会社 焊料标记设定方法及焊料标记设定装置
CN104409407A (zh) * 2014-11-03 2015-03-11 西安工业大学 一种引线框架焊点的定位方法

Also Published As

Publication number Publication date
CN105374700A (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
US9997288B2 (en) Electronic component
JP2007535820A (ja) 低ループ・ワイヤ・ボンディングのシステムと方法
CN107170691B (zh) 一种微焊盘上叠加或并排进行自动楔焊的方法
JP3660275B2 (ja) 半導体装置およびその製造方法
CN102131353B (zh) 连接组件的方法、电路组件的组合体和电路
CN105374700B (zh) 一种高密度集成电路键合精度控制方法
CN104900624A (zh) 一种系统级mems双载体芯片封装件及其生产方法
US11145617B2 (en) Semiconductor structure
TW201230216A (en) Jig for round solder ball attachment
CN111382828A (zh) 非接触智能卡及其制造方法和制造设备
US20010051210A1 (en) Method of forming conductive line features for enhanced reliability of multi-layer ceramic substrates
CN104600047B (zh) 功率模块及其封装方法
JP4266369B2 (ja) ワイヤボンディング方法
CN103855099A (zh) 具有元件设置区的基板结构及其制作工艺
JP2003179193A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法
JPH0362935A (ja) フィルムキャリヤ型半導体装置の実装方法
JP4613410B2 (ja) セラミック回路基板の製造方法
CN105185724B (zh) 一种用于倒装芯片装片工艺的垫块、机器和倒装芯片的方法
CN108990267A (zh) 一种外双软板的软硬结合板及制作方法
KR100686461B1 (ko) 반도체 패키지용 리드프레임 구조
CN208638792U (zh) 一种外双软板的软硬结合板
JP5036257B2 (ja) 配線基板
KR101151256B1 (ko) 반도체 패키지 제조용 2단 본딩 툴 및 이의 위치 셋팅 방법
US7135397B2 (en) Method and system for packaging ball grid arrays
KR102520451B1 (ko) 반도체 검사 장치 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant