JP4613410B2 - セラミック回路基板の製造方法 - Google Patents
セラミック回路基板の製造方法 Download PDFInfo
- Publication number
- JP4613410B2 JP4613410B2 JP2000313414A JP2000313414A JP4613410B2 JP 4613410 B2 JP4613410 B2 JP 4613410B2 JP 2000313414 A JP2000313414 A JP 2000313414A JP 2000313414 A JP2000313414 A JP 2000313414A JP 4613410 B2 JP4613410 B2 JP 4613410B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- via conductor
- ceramic circuit
- conductor
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップを収納するためのセラミック回路基板及びその製造方法に係り、より詳細には半導体チップがワイヤボンド方式でビア導体に接続されるセラミック回路基板及びその製造方法に関する。
【０００２】
【従来の技術】
従来より、セラミック回路基板は、電子部品を実装するための配線パターンを形成した回路基板として用いられている。通常、セラミック回路基板に半導体チップをワイヤボンド方式で接続する場合に用いられるセラミック回路基板においては、ボンディングワイヤの受けパッドをセラミックグリーンシートにタングステンやモリブデン等の高融点金属ペーストで印刷して同時焼成し、受けパッドの表面にＮｉめっき、Ａｕめっきを施して形成している。しかしながら、この場合は、高温焼成（約１５５０℃）となり、焼成時のセラミックグリーンシートの収縮が大きいので基板寸法のばらつきが大きくなり受けパッドの寸法ピッチの精度に問題があった。また、導体に導通抵抗の高いタングステンやモリブデン等の高融点金属を使わざるを得ず高速信号化に問題があった。
【０００３】
そこで、近年、低導通抵抗導体の使用が可能で、低膨張率、低誘電率であり、信頼性の高い抵抗体が形成可能なガラスセラミックからなる低温焼成多層基板による回路基板が用いられてきている。この低温焼成は、例えば、８００〜１０００℃程度で焼成するもので、低温焼成によって形成されるセラミック回路基板は、表層に半導体チップ搭載用のボンディングワイヤの受けパッドが形成されている。通常、受けパッドは、セラミック回路基板を焼成した後にセラミック回路基板上にＡｕペーストを印刷して焼成することで形成している。また、半導体チップをセラミック回路基板に搭載する方法としては、ワイヤボンド方式以外にセラミック回路基板の大きさを小さくできるフリップチップ方式があり、基板の焼成後の表面にフリップチップ実装用の受けパッドとなる配線導体パターンをスクリーン印刷で形成し、焼成することで製造している。
【０００４】
【発明が解決しようとする課題】
しかしながら、前述したような従来のセラミック回路基板及びその製造方法においては、次のような問題がある。
（１）ボンディングワイヤの受けパッドの形成をセラミック回路基板を焼成した後にＡｕペーストを印刷し、焼成して形成する場合は、Ａｕペースト中のガラス分が焼成によってＡｕ表面へ浮上し、ボンディングワイヤの不着が発生する。また、受けパッドそのものの存在によりセラミック回路基板の小型化の障害となっている。
（２）フリップチップ方式は、セラミック回路基板の小型化には有利であるが、実装した後半導体チップの裏面が観察できないこともあり、信頼性、安定性においてワイヤボンド方式には及ばない。
（３）セラミック回路基板の焼成後に受けパッドを形成するのではなく、受けパッドをセラミック回路基板と同時焼成して形成し、Ａｕめっきを施せばボンディングワイヤの不着の問題は解消するが、同時焼成であるためにセラミック回路基板の焼成収縮ばらつきが発生し、受けパッドの寸法ピッチ精度が悪い。
（４）焼成収縮解消のために加圧焼成が開発され無収縮焼成が可能であるが、受けパッドの存在によるセラミック回路基板の小型化は解消できない。
本発明は、かかる事情に鑑みてなされたものであって、低温焼成によって形成した絶縁基体の表面に露出したビア導体上にＡｕめっきを施してワイヤボンドの受けパッドとすることでボンディングワイヤの不着が少なく、基板の小型化に対応できるセラミック回路基板及びその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
前記目的に沿う本発明に係るセラミック回路基板は、絶縁基体の表面に露出したＡｕめっきの施されたビア導体に半導体チップがワイヤボンドによって接続される低温焼成されたセラミック回路基板であって、ビア導体はＡｇ系導体からなり、絶縁基体と加圧同時焼成されており、しかも、ビア導体の表面が研磨され、ビア導体の表面が研磨されることによりビア導体の表面近傍の金属粒子間のポアが埋められている。ビア導体表面を直接ワイヤボンドの受けパッドとする面は、Ａｕめっきが施されたＡｇ系導体からなり、Ａｇ系導体がＷ（タングステン）やＭｏ（モリブデン）等に比較して軟質な導体であるので、ボンディングワイヤをワイヤボンダーで接続させる時のワイヤボンド性が良好となり、ボンディングワイヤの不着を少なくして歩留の向上と信頼性を高めることができる。また、ビア導体表面がそのままワイヤボンドの受けパッドとなり、改めて受けパッドを形成することがないので基板の小型化にも対応することができる。更に、絶縁基体と共にビア導体も同時に加圧焼成される加圧同時焼成により平坦で、収縮のないビアピッチ寸法精度の良い絶縁基体が得られるので、良好なワイヤボンド性が得られる。また、ビア導体表面が研磨されているので、Ａｕめっき表面が平坦となり良好なワイヤボンド性が得られる。特にビア導体がＡｇの場合は、研磨によってビア表面近傍の金属粒子間のポア（気泡）がＡｇの高い延性によって埋まるので、めっき液のビア導体中への浸透がなくなり腐食や変色が発生しない。
【０００６】
前記目的に沿う本発明に係るセラミック回路基板の製造方法は、絶縁基体の表面に露出したＡｕめっきの施されたビア導体に半導体チップがワイヤボンドによって接続されるセラミック回路基板の製造方法において、絶縁基体を形成する複数枚のセラミックグリーンシートに孔を穿設し、Ａｇ系導体からなる金属ペーストを孔に充填して絶縁基体の表面に露出するビア導体を形成すると共にセラミックグリーンシートの表面に配線パターンを形成し、複数枚のセラミックグリーンシートを重ね合わせて積層体を形成する工程と、積層体を８００〜１０００℃で加圧しながら焼成して焼結体を形成する工程と、焼結体の表面および絶縁基体の表面に露出しているビア導体を研磨して絶縁基体を形成するとともに、ビア導体の表面を研磨することによりビア導体の表面近傍の金属粒子間のポアを埋める工程と、絶縁基体の表面に露出するビア導体にＡｕめっきを施す工程とを有する。これにより、低温焼成で加圧同時焼成したＡｇ系導体で形成されたビア導体の表面を研磨し、その表面にＡｕめっきを施したビア導体表面を直接ワイヤボンドの受けパッドとすることができるので、ボンディングワイヤの不着を少なくして歩留の向上と信頼性を高めたセラミック回路基板を製造することができる。また、ビア導体表面がそのままワイヤボンドの受けパッドとすることができるので、改めて受けパッドを形成することがなく、小型化に対応したセラミック回路基板を製造することができる。
【０００７】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図１は本発明の一実施の形態に係るセラミック回路基板の斜視図、図２は同セラミック回路基板の断面図、図３は同セラミック回路基板のビア導体部分の拡大断面図、図４（Ａ）〜（Ｄ）は同セラミック回路基板の製造方法の説明図である。
【０００８】
図１〜図３に示すように、本発明の一実施の形態に係るセラミック回路基板１０は、例えば、８００〜１０００℃程度の温度で低温焼成して形成できるガラスセラミックからなり、焼成前のシート状からなる複数のセラミックグリーンシート２１〜２４（図４参照）にＡｇ系導体の金属ペーストを用いて内層配線パターン１９を有する配線パターンやビア導体１２を形成し、重ね合わせた積層体２０を同時焼成して成形された焼結体３０の外表面を研磨して絶縁基体４０を形成し、更にその外表面には外層配線パターン１１が形成されている。また、最外層（上層）のセラミックグリーンシート２１に形成されたビア導体１２の外表面にはＮｉめっき１４及びＡｕめっき１５が施されたワイヤボンドの受けパッド１３が形成されている。このセラミック回路基板１０には半導体チップ１６が樹脂等でダイボンドされて、半導体チップ１６の接続端子１７と受けパッド１３との間をボンディングワイヤ１８で接続して半導体電子部品として用いられている。焼成前の各セラミックグリーンシート２１〜２４には内層配線パターン１９が形成されていて、各層の内層配線パターン１９及び外層配線パターン１１は、ビア導体１２で接続されている（図２参照）。
【０００９】
ボンディングワイヤ１８の受けパッド１３として利用されるビア導体１２の表面には下地めっきとしてＮｉめっき１４が施され、その上にＡｕめっきが施されている（図３参照）。これにより、受けパッド１３は、ボンディングワイヤ１８との接続を強固なものとしている。また、ビア導体１２の導体金属としてＡｇ系（Ａｇ、ＡｇＰｔ、ＡｇＰｄ等）を用いてセラミックグリーンシート２１〜２４と加圧しながら同時焼成を行ってビア導体１２を形成するので、基板のうねりが少なくビア導体１２の表面の受けパッド１３も平坦となり、ボンディングワイヤ１８の良好な接続強度の得られるセラミック回路基板１０が確保されている。
【００１０】
めっきを行う前のビア導体１２の表面は研磨がされているので、研磨面に追随してＮｉめっき１４及びＡｕめっき１５の表面が平坦となり、ワイヤボンド性を更に良好にするセラミック回路基板が確保できる。また、ビア導体１２の導体金属は、Ａｇ系を用いており、Ａｇが比較的軟質且つ延性に富む金属であるので、研磨時にビア導体１２の金属粒子間のポアを埋め込み、めっき時のめっき液のビア導体１２内部への浸透をくい止め、めっき液残渣によるビア導体１２の腐食、変色を防止したセラミック回路基板１０を確保できる。
【００１１】
次いで、図４（Ａ）〜（Ｄ）を参照して本発明の一実施の形態に係るセラミック回路基板の製造方法について説明する。
先ず、図４（Ａ）に示すように、８００〜１０００℃で焼結可能な複数枚のセラミックグリーンシート２１〜２４は、ＣａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系ガラス５０〜６５重量％（好ましくは６０重量％）とＡｌ2 Ｏ3 ５０〜３５重量％（好ましくは４０重量％）からなるセラミック粉末にバインダー、溶剤及び可塑材を添加して混合し、ドクターブレード法等で所望の厚みのシート状にし、所望の大きさに切断して形成している。
【００１２】
各セラミックグリーンシート２１〜２４には、ビア導体１２を形成するための孔２５をプレス金型やＮＣマシーン等を使用して穿設している。そして、この孔２５には、スクリーン印刷等でＡｇ系導体からなる金属ペーストを充填している。また、各セラミックグリーンシート２２〜２４には、導通回路を形成するための内層配線パターン１９をＡｇ系導体からなる金属ペーストを用いてスクリーン印刷等で形成している。この内層配線パターン１９はビア導体１２を介して各セラミックグリーンシート２１〜２４間を電気的に導通させている。ビア導体１２及び内層配線パターン１９が形成された各セラミックグリーンシート２１〜２４は、重ね合わせて仮接合して積層体２０を形成している。
【００１３】
次に、図４（Ｂ）に示すように、セラミックグリーンシート２１〜２４の焼結温度である８００〜１０００℃では焼結しない未焼結シート２６を準備する。この未焼結シート２６は、ガラス分を含まないアルミナ粉末のみにバインダー、溶剤及び可塑材を添加して混合し、ドクターブレード法等で所望の厚みのシート状にし、所望の大きさに切断して形成している。この未焼結シート２６を積層体２０の両面に重ね合わせ、温度１００℃、圧力５０ｋｇ／ｃｍ2 で加熱圧着して積層している。
【００１４】
次に、未焼結シート２６に接触させて、上、下面に金属や耐火物からなる押え治具２７をあてがい、１０Ｋｇ／ｃｍ2 の圧力を掛けながら、温度１０００℃以下で加圧焼成する。これによって、セラミックグリーンシート２１〜２４及び金属ペーストが焼結し、バインダー、溶剤及び可塑材が無くなった未焼結シート２６を上下面に有する焼結体３０が形成される。ここで、焼成温度が８００℃未満であるとセラミックグリーンシート２１〜２４が焼結をせず、絶縁体を形成しない。また、１０００℃を超えるとセラミックグリーンシート２１〜２４のガラス分が溶融しすぎて絶縁体としての強度が弱くなる。この加圧焼成によって、セラミックグリーンシート２２〜２４のそれぞれの表面に設けられた金属ペーストが焼成されてビア導体１２や内層配線パターン１９が形成されても、未焼結シート２６の拘束により焼結体３０の平坦性を維持することができる。また、未焼結シート２６の拘束により焼結体３０は、積層体２０の厚み方向の収縮は発生するが平面方向の収縮は発生しないので、焼成収縮による寸法ばらつきを小さく抑えることができる。
【００１５】
次いで、未焼結シート２６を介して焼結体３０に載置されている押さえ治具２７を取り外した後、焼結体３０に付着している未焼結シート２６を除去する。焼成された未焼結シート２６はバインダー、溶剤及び可塑材が無くなった状態であるので、アルミナ紛のみであり、焼結体３０の外表面に若干のアルミナ紛の付着を残して、殆どは簡単に剥離除去できる。剥離除去には、必要に応じて焼結体３０の外表面にガラスビーズ等のブラスト材を使用してブラスト処理を施し、外表面に付着しているアルミナ紛を除去してもよい。
【００１６】
次に、図４（Ｃ）に示すように、焼結体３０の外表面をラッピング等の方法により研磨を行う。砥粒は表面の仕上げ状態によって選択できるが、３２０＃程度の粒度の砥粒が使用される。これにより、焼結体３０の外表面に付着しているアルミナ紛を除去し、焼結体３０のセラミック面と、焼結体３０の外表面に露出しているビア導体１２の表面を研削して平坦に仕上げた絶縁基体４０を形成している。
【００１７】
次に、図４（Ｄ）に示すように、絶縁基体４０の上下の外表面に金属ペースト、例えば、Ａｇ系導体ペーストを用いて外層配線パターン１１を形成している。この外層配線パターン１１はディスクリート部品搭載のためのパッドであったり、外部との接続端子用であったり、抵抗体形成のためのパッドであったりする。ワイヤボンド用のビア導体１２には、電解めっきによって厚み２〜４μｍ程度のＮｉめっきを施し、その上に厚み０．３〜０．８μｍ程度のＡｕめっきを施して受けパッド１３を形成している。
【００１８】
なお、本実施の形態では、セラミック回路基板１０を４層のセラミックグリーンシート２１〜２４で形成したが、この層数は限定されるものではなく、２層、３層又は５層以上であってもよい。
また、セラミックグリーンシートの材料として、ＣａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 との混合物以外に、ＭｇＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 との混合物、ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 との混合物、ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 との混合物、コージェライト系結晶化ガラス等のセラミック材料を用いてもよい。
【００１９】
【実施例】
本発明者は、図５（Ａ）、（Ｂ）に示すように、本発明の一実施の形態に係るセラミック回路基板の製造方法により製造したビア導体からなる受けパッド１３の径がφ０．２ｍｍのセラミック回路基板（図５（Ａ）参照）と、従来例（図５（Ｂ）参照）のワイヤボンドの受けパッド５１の寸法が長さ０．４ｍｍ、幅０．２ｍｍ、φ０．２ｍｍのビア導体５２と接続するための接続代幅５３が０．０５ｍｍのセラミック回路基板と半導体チップ１６、５７との間にワイヤボンドを行いボンディングワイヤ１８、５４の接続不良発生率の試験を行った。また、両者の必要とするワイヤボンドの受けパッド１３、５１の形成可能エリアの幅３１、５５を、それぞれの受けパッド１３、５１と隣接している、例えば、ディスクリート部品搭載用等の電子部品搭載用のパターン３２、５６との必要間隔幅で算出した。その算出方法は、本実施例ではビア導体をそのままワイヤボンドの受けパッド１３とすることができるので、従来例で必要であったワイヤボンドの受けパッド５１の形成可能エリアの幅５５の１．６ｍｍから、Ａｕペーストでワイヤボンドの受けパッドのパターンを形成するのに必要な幅０．５ｍｍ（長さ０．４ｍｍ＋ビア導体との接続代幅０．０５×２＝０．１ｍｍ）を狭くしてワイヤボンドの実験を行ったが問題なくワイヤボンドが可能であったことから算出した。その結果、表１に示すように本発明に係る製造方法では従来例に比べてワイヤボンドの不良率が１／６程度に減少していることがわかった。
【００２０】
【表１】
【００２１】
【発明の効果】
上記のセラミック回路基板においては、ビア導体はＡｇ系導体からなり、絶縁基体と加圧同時焼成されており、しかも、ビア導体の表面が研磨され、ビア導体の表面が研磨されることによりビア導体の表面近傍の金属粒子間のポアが埋められているので、ボンディングワイヤの不着を少なくして歩留の向上と信頼性を高めることができる。また、ビア導体表面がそのままワイヤボンドの受けパッドとし、基板の小型化に対応することができる。Ａｕめっきの下地がＡｇ系導体となりＷやＭｏ等に比較して軟質な導体となり、ワイヤボンド性が良好となる。更に、加圧同時焼成で平坦であり、収縮がなくビアピッチ寸法精度の良い絶縁基板となり、良好なワイヤボンド性が得られる。また、Ａｕめっき前のＡｇ系導体の表面は研磨されているのでＡｕめっき表面が平坦となり良好なワイヤボンド性が得られる。特に、Ａｇが高い延性をもっているので研磨によってビア表面近傍の金属粒子間のポアが埋まり、めっき液のビア中への浸透がなくなり腐食や変色が発生しない。
【００２２】
請求項１記載のセラミック回路基板の製造方法おいては、絶縁基体を形成する複数枚のセラミックグリーンシートに孔を穿設し、Ａｇ系導体からなる金属ペーストを孔に充填して絶縁基体の表面に露出するビア導体を形成すると共にセラミックグリーンシートの表面に配線パターンを形成し、複数枚のセラミックグリーンシートを重ね合わせて積層体を形成する工程と、積層体を８００〜１０００℃で加圧しながら焼成して焼結体を形成する工程と、焼結体の表面および絶縁基体の表面に露出しているビア導体を研磨して絶縁基体を形成するとともに、ビア導体の表面を研磨することによりビア導体の表面近傍の金属粒子間のポアを埋める工程と、絶縁基体の表面に露出するビア導体にＡｕめっきを施す工程とを有するので、ボンディングワイヤの不着を少なくして歩留の向上と信頼性を高めたセラミック回路基板を製造することができる。また、ビア導体表面がそのままワイヤボンドの受けパッドとすることができ、改めて受けパッドを形成することがなく、小型化に対応したセラミック回路基板を製造することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るセラミック回路基板の斜視図である。
【図２】同セラミック回路基板の断面図である。
【図３】同セラミック回路基板のビア導体部分の拡大断面図である。
【図４】（Ａ）〜（Ｄ）は同セラミック回路基板の製造方法の説明図である。
【図５】（Ａ）、（Ｂ）はそれぞれ本発明の一実施の形態に係るセラミック回路基板と従来例のセラミック回路基板でのワイヤボンドの実験の説明図である。
【符号の説明】
１０：セラミック回路基板、１１：外層配線パターン、１２：ビア導体、１３：受けパッド、１４：Ｎｉめっき、１５：Ａｕめっき、１６：半導体チップ、１７：接続端子、１８：ボンディングワイヤ、１９：内層配線パターン、２０：積層体、２１〜２４：セラミックグリーンシート、２５：孔、２６：未焼結シート、２７：押え治具、３０：焼結体、３１：受けパッドの形成可能エリアの幅、３２：電子部品搭載用のパターン、４０：絶縁基体
【発明の属する技術分野】
本発明は、半導体チップを収納するためのセラミック回路基板及びその製造方法に係り、より詳細には半導体チップがワイヤボンド方式でビア導体に接続されるセラミック回路基板及びその製造方法に関する。
【０００２】
【従来の技術】
従来より、セラミック回路基板は、電子部品を実装するための配線パターンを形成した回路基板として用いられている。通常、セラミック回路基板に半導体チップをワイヤボンド方式で接続する場合に用いられるセラミック回路基板においては、ボンディングワイヤの受けパッドをセラミックグリーンシートにタングステンやモリブデン等の高融点金属ペーストで印刷して同時焼成し、受けパッドの表面にＮｉめっき、Ａｕめっきを施して形成している。しかしながら、この場合は、高温焼成（約１５５０℃）となり、焼成時のセラミックグリーンシートの収縮が大きいので基板寸法のばらつきが大きくなり受けパッドの寸法ピッチの精度に問題があった。また、導体に導通抵抗の高いタングステンやモリブデン等の高融点金属を使わざるを得ず高速信号化に問題があった。
【０００３】
そこで、近年、低導通抵抗導体の使用が可能で、低膨張率、低誘電率であり、信頼性の高い抵抗体が形成可能なガラスセラミックからなる低温焼成多層基板による回路基板が用いられてきている。この低温焼成は、例えば、８００〜１０００℃程度で焼成するもので、低温焼成によって形成されるセラミック回路基板は、表層に半導体チップ搭載用のボンディングワイヤの受けパッドが形成されている。通常、受けパッドは、セラミック回路基板を焼成した後にセラミック回路基板上にＡｕペーストを印刷して焼成することで形成している。また、半導体チップをセラミック回路基板に搭載する方法としては、ワイヤボンド方式以外にセラミック回路基板の大きさを小さくできるフリップチップ方式があり、基板の焼成後の表面にフリップチップ実装用の受けパッドとなる配線導体パターンをスクリーン印刷で形成し、焼成することで製造している。
【０００４】
【発明が解決しようとする課題】
しかしながら、前述したような従来のセラミック回路基板及びその製造方法においては、次のような問題がある。
（１）ボンディングワイヤの受けパッドの形成をセラミック回路基板を焼成した後にＡｕペーストを印刷し、焼成して形成する場合は、Ａｕペースト中のガラス分が焼成によってＡｕ表面へ浮上し、ボンディングワイヤの不着が発生する。また、受けパッドそのものの存在によりセラミック回路基板の小型化の障害となっている。
（２）フリップチップ方式は、セラミック回路基板の小型化には有利であるが、実装した後半導体チップの裏面が観察できないこともあり、信頼性、安定性においてワイヤボンド方式には及ばない。
（３）セラミック回路基板の焼成後に受けパッドを形成するのではなく、受けパッドをセラミック回路基板と同時焼成して形成し、Ａｕめっきを施せばボンディングワイヤの不着の問題は解消するが、同時焼成であるためにセラミック回路基板の焼成収縮ばらつきが発生し、受けパッドの寸法ピッチ精度が悪い。
（４）焼成収縮解消のために加圧焼成が開発され無収縮焼成が可能であるが、受けパッドの存在によるセラミック回路基板の小型化は解消できない。
本発明は、かかる事情に鑑みてなされたものであって、低温焼成によって形成した絶縁基体の表面に露出したビア導体上にＡｕめっきを施してワイヤボンドの受けパッドとすることでボンディングワイヤの不着が少なく、基板の小型化に対応できるセラミック回路基板及びその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
前記目的に沿う本発明に係るセラミック回路基板は、絶縁基体の表面に露出したＡｕめっきの施されたビア導体に半導体チップがワイヤボンドによって接続される低温焼成されたセラミック回路基板であって、ビア導体はＡｇ系導体からなり、絶縁基体と加圧同時焼成されており、しかも、ビア導体の表面が研磨され、ビア導体の表面が研磨されることによりビア導体の表面近傍の金属粒子間のポアが埋められている。ビア導体表面を直接ワイヤボンドの受けパッドとする面は、Ａｕめっきが施されたＡｇ系導体からなり、Ａｇ系導体がＷ（タングステン）やＭｏ（モリブデン）等に比較して軟質な導体であるので、ボンディングワイヤをワイヤボンダーで接続させる時のワイヤボンド性が良好となり、ボンディングワイヤの不着を少なくして歩留の向上と信頼性を高めることができる。また、ビア導体表面がそのままワイヤボンドの受けパッドとなり、改めて受けパッドを形成することがないので基板の小型化にも対応することができる。更に、絶縁基体と共にビア導体も同時に加圧焼成される加圧同時焼成により平坦で、収縮のないビアピッチ寸法精度の良い絶縁基体が得られるので、良好なワイヤボンド性が得られる。また、ビア導体表面が研磨されているので、Ａｕめっき表面が平坦となり良好なワイヤボンド性が得られる。特にビア導体がＡｇの場合は、研磨によってビア表面近傍の金属粒子間のポア（気泡）がＡｇの高い延性によって埋まるので、めっき液のビア導体中への浸透がなくなり腐食や変色が発生しない。
【０００６】
前記目的に沿う本発明に係るセラミック回路基板の製造方法は、絶縁基体の表面に露出したＡｕめっきの施されたビア導体に半導体チップがワイヤボンドによって接続されるセラミック回路基板の製造方法において、絶縁基体を形成する複数枚のセラミックグリーンシートに孔を穿設し、Ａｇ系導体からなる金属ペーストを孔に充填して絶縁基体の表面に露出するビア導体を形成すると共にセラミックグリーンシートの表面に配線パターンを形成し、複数枚のセラミックグリーンシートを重ね合わせて積層体を形成する工程と、積層体を８００〜１０００℃で加圧しながら焼成して焼結体を形成する工程と、焼結体の表面および絶縁基体の表面に露出しているビア導体を研磨して絶縁基体を形成するとともに、ビア導体の表面を研磨することによりビア導体の表面近傍の金属粒子間のポアを埋める工程と、絶縁基体の表面に露出するビア導体にＡｕめっきを施す工程とを有する。これにより、低温焼成で加圧同時焼成したＡｇ系導体で形成されたビア導体の表面を研磨し、その表面にＡｕめっきを施したビア導体表面を直接ワイヤボンドの受けパッドとすることができるので、ボンディングワイヤの不着を少なくして歩留の向上と信頼性を高めたセラミック回路基板を製造することができる。また、ビア導体表面がそのままワイヤボンドの受けパッドとすることができるので、改めて受けパッドを形成することがなく、小型化に対応したセラミック回路基板を製造することができる。
【０００７】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図１は本発明の一実施の形態に係るセラミック回路基板の斜視図、図２は同セラミック回路基板の断面図、図３は同セラミック回路基板のビア導体部分の拡大断面図、図４（Ａ）〜（Ｄ）は同セラミック回路基板の製造方法の説明図である。
【０００８】
図１〜図３に示すように、本発明の一実施の形態に係るセラミック回路基板１０は、例えば、８００〜１０００℃程度の温度で低温焼成して形成できるガラスセラミックからなり、焼成前のシート状からなる複数のセラミックグリーンシート２１〜２４（図４参照）にＡｇ系導体の金属ペーストを用いて内層配線パターン１９を有する配線パターンやビア導体１２を形成し、重ね合わせた積層体２０を同時焼成して成形された焼結体３０の外表面を研磨して絶縁基体４０を形成し、更にその外表面には外層配線パターン１１が形成されている。また、最外層（上層）のセラミックグリーンシート２１に形成されたビア導体１２の外表面にはＮｉめっき１４及びＡｕめっき１５が施されたワイヤボンドの受けパッド１３が形成されている。このセラミック回路基板１０には半導体チップ１６が樹脂等でダイボンドされて、半導体チップ１６の接続端子１７と受けパッド１３との間をボンディングワイヤ１８で接続して半導体電子部品として用いられている。焼成前の各セラミックグリーンシート２１〜２４には内層配線パターン１９が形成されていて、各層の内層配線パターン１９及び外層配線パターン１１は、ビア導体１２で接続されている（図２参照）。
【０００９】
ボンディングワイヤ１８の受けパッド１３として利用されるビア導体１２の表面には下地めっきとしてＮｉめっき１４が施され、その上にＡｕめっきが施されている（図３参照）。これにより、受けパッド１３は、ボンディングワイヤ１８との接続を強固なものとしている。また、ビア導体１２の導体金属としてＡｇ系（Ａｇ、ＡｇＰｔ、ＡｇＰｄ等）を用いてセラミックグリーンシート２１〜２４と加圧しながら同時焼成を行ってビア導体１２を形成するので、基板のうねりが少なくビア導体１２の表面の受けパッド１３も平坦となり、ボンディングワイヤ１８の良好な接続強度の得られるセラミック回路基板１０が確保されている。
【００１０】
めっきを行う前のビア導体１２の表面は研磨がされているので、研磨面に追随してＮｉめっき１４及びＡｕめっき１５の表面が平坦となり、ワイヤボンド性を更に良好にするセラミック回路基板が確保できる。また、ビア導体１２の導体金属は、Ａｇ系を用いており、Ａｇが比較的軟質且つ延性に富む金属であるので、研磨時にビア導体１２の金属粒子間のポアを埋め込み、めっき時のめっき液のビア導体１２内部への浸透をくい止め、めっき液残渣によるビア導体１２の腐食、変色を防止したセラミック回路基板１０を確保できる。
【００１１】
次いで、図４（Ａ）〜（Ｄ）を参照して本発明の一実施の形態に係るセラミック回路基板の製造方法について説明する。
先ず、図４（Ａ）に示すように、８００〜１０００℃で焼結可能な複数枚のセラミックグリーンシート２１〜２４は、ＣａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系ガラス５０〜６５重量％（好ましくは６０重量％）とＡｌ2 Ｏ3 ５０〜３５重量％（好ましくは４０重量％）からなるセラミック粉末にバインダー、溶剤及び可塑材を添加して混合し、ドクターブレード法等で所望の厚みのシート状にし、所望の大きさに切断して形成している。
【００１２】
各セラミックグリーンシート２１〜２４には、ビア導体１２を形成するための孔２５をプレス金型やＮＣマシーン等を使用して穿設している。そして、この孔２５には、スクリーン印刷等でＡｇ系導体からなる金属ペーストを充填している。また、各セラミックグリーンシート２２〜２４には、導通回路を形成するための内層配線パターン１９をＡｇ系導体からなる金属ペーストを用いてスクリーン印刷等で形成している。この内層配線パターン１９はビア導体１２を介して各セラミックグリーンシート２１〜２４間を電気的に導通させている。ビア導体１２及び内層配線パターン１９が形成された各セラミックグリーンシート２１〜２４は、重ね合わせて仮接合して積層体２０を形成している。
【００１３】
次に、図４（Ｂ）に示すように、セラミックグリーンシート２１〜２４の焼結温度である８００〜１０００℃では焼結しない未焼結シート２６を準備する。この未焼結シート２６は、ガラス分を含まないアルミナ粉末のみにバインダー、溶剤及び可塑材を添加して混合し、ドクターブレード法等で所望の厚みのシート状にし、所望の大きさに切断して形成している。この未焼結シート２６を積層体２０の両面に重ね合わせ、温度１００℃、圧力５０ｋｇ／ｃｍ2 で加熱圧着して積層している。
【００１４】
次に、未焼結シート２６に接触させて、上、下面に金属や耐火物からなる押え治具２７をあてがい、１０Ｋｇ／ｃｍ2 の圧力を掛けながら、温度１０００℃以下で加圧焼成する。これによって、セラミックグリーンシート２１〜２４及び金属ペーストが焼結し、バインダー、溶剤及び可塑材が無くなった未焼結シート２６を上下面に有する焼結体３０が形成される。ここで、焼成温度が８００℃未満であるとセラミックグリーンシート２１〜２４が焼結をせず、絶縁体を形成しない。また、１０００℃を超えるとセラミックグリーンシート２１〜２４のガラス分が溶融しすぎて絶縁体としての強度が弱くなる。この加圧焼成によって、セラミックグリーンシート２２〜２４のそれぞれの表面に設けられた金属ペーストが焼成されてビア導体１２や内層配線パターン１９が形成されても、未焼結シート２６の拘束により焼結体３０の平坦性を維持することができる。また、未焼結シート２６の拘束により焼結体３０は、積層体２０の厚み方向の収縮は発生するが平面方向の収縮は発生しないので、焼成収縮による寸法ばらつきを小さく抑えることができる。
【００１５】
次いで、未焼結シート２６を介して焼結体３０に載置されている押さえ治具２７を取り外した後、焼結体３０に付着している未焼結シート２６を除去する。焼成された未焼結シート２６はバインダー、溶剤及び可塑材が無くなった状態であるので、アルミナ紛のみであり、焼結体３０の外表面に若干のアルミナ紛の付着を残して、殆どは簡単に剥離除去できる。剥離除去には、必要に応じて焼結体３０の外表面にガラスビーズ等のブラスト材を使用してブラスト処理を施し、外表面に付着しているアルミナ紛を除去してもよい。
【００１６】
次に、図４（Ｃ）に示すように、焼結体３０の外表面をラッピング等の方法により研磨を行う。砥粒は表面の仕上げ状態によって選択できるが、３２０＃程度の粒度の砥粒が使用される。これにより、焼結体３０の外表面に付着しているアルミナ紛を除去し、焼結体３０のセラミック面と、焼結体３０の外表面に露出しているビア導体１２の表面を研削して平坦に仕上げた絶縁基体４０を形成している。
【００１７】
次に、図４（Ｄ）に示すように、絶縁基体４０の上下の外表面に金属ペースト、例えば、Ａｇ系導体ペーストを用いて外層配線パターン１１を形成している。この外層配線パターン１１はディスクリート部品搭載のためのパッドであったり、外部との接続端子用であったり、抵抗体形成のためのパッドであったりする。ワイヤボンド用のビア導体１２には、電解めっきによって厚み２〜４μｍ程度のＮｉめっきを施し、その上に厚み０．３〜０．８μｍ程度のＡｕめっきを施して受けパッド１３を形成している。
【００１８】
なお、本実施の形態では、セラミック回路基板１０を４層のセラミックグリーンシート２１〜２４で形成したが、この層数は限定されるものではなく、２層、３層又は５層以上であってもよい。
また、セラミックグリーンシートの材料として、ＣａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 との混合物以外に、ＭｇＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 との混合物、ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 との混合物、ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 との混合物、コージェライト系結晶化ガラス等のセラミック材料を用いてもよい。
【００１９】
【実施例】
本発明者は、図５（Ａ）、（Ｂ）に示すように、本発明の一実施の形態に係るセラミック回路基板の製造方法により製造したビア導体からなる受けパッド１３の径がφ０．２ｍｍのセラミック回路基板（図５（Ａ）参照）と、従来例（図５（Ｂ）参照）のワイヤボンドの受けパッド５１の寸法が長さ０．４ｍｍ、幅０．２ｍｍ、φ０．２ｍｍのビア導体５２と接続するための接続代幅５３が０．０５ｍｍのセラミック回路基板と半導体チップ１６、５７との間にワイヤボンドを行いボンディングワイヤ１８、５４の接続不良発生率の試験を行った。また、両者の必要とするワイヤボンドの受けパッド１３、５１の形成可能エリアの幅３１、５５を、それぞれの受けパッド１３、５１と隣接している、例えば、ディスクリート部品搭載用等の電子部品搭載用のパターン３２、５６との必要間隔幅で算出した。その算出方法は、本実施例ではビア導体をそのままワイヤボンドの受けパッド１３とすることができるので、従来例で必要であったワイヤボンドの受けパッド５１の形成可能エリアの幅５５の１．６ｍｍから、Ａｕペーストでワイヤボンドの受けパッドのパターンを形成するのに必要な幅０．５ｍｍ（長さ０．４ｍｍ＋ビア導体との接続代幅０．０５×２＝０．１ｍｍ）を狭くしてワイヤボンドの実験を行ったが問題なくワイヤボンドが可能であったことから算出した。その結果、表１に示すように本発明に係る製造方法では従来例に比べてワイヤボンドの不良率が１／６程度に減少していることがわかった。
【００２０】
【表１】
【発明の効果】
上記のセラミック回路基板においては、ビア導体はＡｇ系導体からなり、絶縁基体と加圧同時焼成されており、しかも、ビア導体の表面が研磨され、ビア導体の表面が研磨されることによりビア導体の表面近傍の金属粒子間のポアが埋められているので、ボンディングワイヤの不着を少なくして歩留の向上と信頼性を高めることができる。また、ビア導体表面がそのままワイヤボンドの受けパッドとし、基板の小型化に対応することができる。Ａｕめっきの下地がＡｇ系導体となりＷやＭｏ等に比較して軟質な導体となり、ワイヤボンド性が良好となる。更に、加圧同時焼成で平坦であり、収縮がなくビアピッチ寸法精度の良い絶縁基板となり、良好なワイヤボンド性が得られる。また、Ａｕめっき前のＡｇ系導体の表面は研磨されているのでＡｕめっき表面が平坦となり良好なワイヤボンド性が得られる。特に、Ａｇが高い延性をもっているので研磨によってビア表面近傍の金属粒子間のポアが埋まり、めっき液のビア中への浸透がなくなり腐食や変色が発生しない。
【００２２】
請求項１記載のセラミック回路基板の製造方法おいては、絶縁基体を形成する複数枚のセラミックグリーンシートに孔を穿設し、Ａｇ系導体からなる金属ペーストを孔に充填して絶縁基体の表面に露出するビア導体を形成すると共にセラミックグリーンシートの表面に配線パターンを形成し、複数枚のセラミックグリーンシートを重ね合わせて積層体を形成する工程と、積層体を８００〜１０００℃で加圧しながら焼成して焼結体を形成する工程と、焼結体の表面および絶縁基体の表面に露出しているビア導体を研磨して絶縁基体を形成するとともに、ビア導体の表面を研磨することによりビア導体の表面近傍の金属粒子間のポアを埋める工程と、絶縁基体の表面に露出するビア導体にＡｕめっきを施す工程とを有するので、ボンディングワイヤの不着を少なくして歩留の向上と信頼性を高めたセラミック回路基板を製造することができる。また、ビア導体表面がそのままワイヤボンドの受けパッドとすることができ、改めて受けパッドを形成することがなく、小型化に対応したセラミック回路基板を製造することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るセラミック回路基板の斜視図である。
【図２】同セラミック回路基板の断面図である。
【図３】同セラミック回路基板のビア導体部分の拡大断面図である。
【図４】（Ａ）〜（Ｄ）は同セラミック回路基板の製造方法の説明図である。
【図５】（Ａ）、（Ｂ）はそれぞれ本発明の一実施の形態に係るセラミック回路基板と従来例のセラミック回路基板でのワイヤボンドの実験の説明図である。
【符号の説明】
１０：セラミック回路基板、１１：外層配線パターン、１２：ビア導体、１３：受けパッド、１４：Ｎｉめっき、１５：Ａｕめっき、１６：半導体チップ、１７：接続端子、１８：ボンディングワイヤ、１９：内層配線パターン、２０：積層体、２１〜２４：セラミックグリーンシート、２５：孔、２６：未焼結シート、２７：押え治具、３０：焼結体、３１：受けパッドの形成可能エリアの幅、３２：電子部品搭載用のパターン、４０：絶縁基体
Claims (1)
- 絶縁基体の表面に露出したＡｕめっきの施されたビア導体に半導体チップがワイヤボンドによって接続されるセラミック回路基板の製造方法において、前記絶縁基体を形成する複数枚のセラミックグリーンシートに孔を穿設し、Ａｇ系導体からなる金属ペーストを前記孔に充填して前記絶縁基体の表面に露出するビア導体を形成すると共に前記セラミックグリーンシートの表面に配線パターンを形成し、前記複数枚のセラミックグリーンシートを重ね合わせて積層体を形成する工程と、前記積層体を８００〜１０００℃で加圧しながら焼成して焼結体を形成する工程と、前記焼結体および前記絶縁基体の表面に露出している前記ビア導体の表面を研磨して絶縁基体を形成するとともに、前記ビア導体の表面を研磨することにより前記ビア導体の表面近傍の金属粒子間のポアを埋める工程と、前記絶縁基体の表面に露出する前記ビア導体にＡｕめっきを施す工程とを有することを特徴とするセラミック回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000313414A JP4613410B2 (ja) | 2000-10-13 | 2000-10-13 | セラミック回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000313414A JP4613410B2 (ja) | 2000-10-13 | 2000-10-13 | セラミック回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002124590A JP2002124590A (ja) | 2002-04-26 |
| JP4613410B2 true JP4613410B2 (ja) | 2011-01-19 |
Family
ID=18792835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000313414A Expired - Lifetime JP4613410B2 (ja) | 2000-10-13 | 2000-10-13 | セラミック回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4613410B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100771298B1 (ko) * | 2005-08-24 | 2007-10-29 | 삼성전기주식회사 | 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의제조방법 |
| JP5377885B2 (ja) * | 2008-05-16 | 2013-12-25 | 日本特殊陶業株式会社 | セラミック基板の製造方法 |
| CN103107107B (zh) * | 2012-12-12 | 2015-08-12 | 贵州振华风光半导体有限公司 | 提高厚膜混合集成电路同质键合系统批量生产性的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06177541A (ja) * | 1992-12-03 | 1994-06-24 | Fujitsu Ltd | 無機多層基板の製造方法 |
| JPH0786739A (ja) * | 1993-09-10 | 1995-03-31 | Matsushita Electric Ind Co Ltd | 多層セラミック基板の製造方法 |
| JPH1041626A (ja) * | 1996-07-26 | 1998-02-13 | Sumitomo Kinzoku Electro Device:Kk | フリップチップ用セラミック多層基板及びその製造方法 |
| JP2000188481A (ja) * | 1998-12-24 | 2000-07-04 | Sumitomo Metal Electronics Devices Inc | セラミック回路基板 |
-
2000
- 2000-10-13 JP JP2000313414A patent/JP4613410B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06177541A (ja) * | 1992-12-03 | 1994-06-24 | Fujitsu Ltd | 無機多層基板の製造方法 |
| JPH0786739A (ja) * | 1993-09-10 | 1995-03-31 | Matsushita Electric Ind Co Ltd | 多層セラミック基板の製造方法 |
| JPH1041626A (ja) * | 1996-07-26 | 1998-02-13 | Sumitomo Kinzoku Electro Device:Kk | フリップチップ用セラミック多層基板及びその製造方法 |
| JP2000188481A (ja) * | 1998-12-24 | 2000-07-04 | Sumitomo Metal Electronics Devices Inc | セラミック回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002124590A (ja) | 2002-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
| US7903426B2 (en) | Multilayer electronic component, electronic device, and method for producing multilayer electronic component | |
| EP1921904B1 (en) | Ceramic electronic component and method for manufacturing the same | |
| JP3972957B2 (ja) | チップ型電子部品を搭載したセラミック基板の製造方法 | |
| JPWO2005071744A1 (ja) | 積層型電子部品および積層型電子部品の実装構造 | |
| JP4337129B2 (ja) | セラミック基板の製造方法 | |
| JP2681327B2 (ja) | バンプ付き回路基板の製造方法 | |
| JP4613410B2 (ja) | セラミック回路基板の製造方法 | |
| JPH03112191A (ja) | セラミック配線基板およびその製造方法 | |
| KR100903291B1 (ko) | 스루 비아를 갖는 스페이스 트랜스포머와 그 제조 방법 | |
| JP2006128725A (ja) | 低温焼成セラミック回路基板及びその製造方法 | |
| JP4868196B2 (ja) | セラミック多層基板の製造方法 | |
| JP6835540B2 (ja) | セラミック配線基板、プローブ基板およびプローブカード | |
| JPH0613755A (ja) | セラミック多層配線基板とその製造方法 | |
| JP2007067364A (ja) | チップ型電子部品を搭載したセラミック基板及びその製造方法 | |
| JP2002368419A (ja) | 低温焼成セラミック多層基板の製造方法 | |
| JP4535801B2 (ja) | セラミック配線基板 | |
| JP5036257B2 (ja) | 配線基板 | |
| JPH1041626A (ja) | フリップチップ用セラミック多層基板及びその製造方法 | |
| JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
| EP0100727B1 (en) | Semiconductor device comprising a ceramic base | |
| JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
| JP2000340716A (ja) | 配線基板 | |
| JPH09199857A (ja) | 回路基板、その製造方法、電子デバイス実装体、ペースト組成物およびグリーンシート | |
| JP3015504B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040412 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101004 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4613410 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |