KR101151256B1 - 반도체 패키지 제조용 2단 본딩 툴 및 이의 위치 셋팅 방법 - Google Patents

반도체 패키지 제조용 2단 본딩 툴 및 이의 위치 셋팅 방법 Download PDF

Info

Publication number
KR101151256B1
KR101151256B1 KR1020100099569A KR20100099569A KR101151256B1 KR 101151256 B1 KR101151256 B1 KR 101151256B1 KR 1020100099569 A KR1020100099569 A KR 1020100099569A KR 20100099569 A KR20100099569 A KR 20100099569A KR 101151256 B1 KR101151256 B1 KR 101151256B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
head portion
bonding tool
tool
center
Prior art date
Application number
KR1020100099569A
Other languages
English (en)
Other versions
KR20120038047A (ko
Inventor
이승기
정양규
박선우
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020100099569A priority Critical patent/KR101151256B1/ko
Publication of KR20120038047A publication Critical patent/KR20120038047A/ko
Application granted granted Critical
Publication of KR101151256B1 publication Critical patent/KR101151256B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body

Abstract

본 발명은 반도체 패키지 제조용 2단 본딩 툴 및 이의 셋팅 방법에 관한 것으로서, 더욱 상세하게는 범프를 갖는 반도체 칩을 상대부품에 전기적 신호 교환 가능하게 적층 부착시키기 위한 반도체 패키지 제조용 2단 본딩 툴 및 이의 위치 셋팅 방법에 관한 것이다.
즉, 본 발명은 반도체 칩의 범프를 적층 대상 부품에 부착시키기 위한 본딩 툴의 헤드부를 2단 구조로 개선하여, 2단 헤드부중 하부쪽 헤드는 반도체 칩을 진공 흡착하게 하고, 상부쪽 헤드는 반도체 칩에 비하여 더 큰 면적으로 형성하여 인식 툴의 인식 대상이 되도록 함으로써, 인식 툴이 반도체 칩과 상부쪽 헤드를 동시에 인식하여 반도체 칩과 헤드부간의 센터링이 정확하게 이루어질 수 있도록 한 반도체 패키지 제조용 2단 본딩 툴 및 이의 위치 셋팅 방법을 제공하고자 한 것이다.

Description

반도체 패키지 제조용 2단 본딩 툴 및 이의 위치 셋팅 방법{Stepped bonding tool and method for setting the same}
본 발명은 반도체 패키지 제조용 2단 본딩 툴 및 이의 셋팅 방법에 관한 것으로서, 더욱 상세하게는 범프를 갖는 반도체 칩을 상대부품에 전기적 신호 교환 가능하게 적층 부착시키기 위한 반도체 패키지 제조용 2단 본딩 툴 및 이의 위치 셋팅 방법에 관한 것이다.
일반적으로, 반도체 패키지는 기판에 반도체 칩을 부착하고, 반도체 칩과 기판간을 도전성 와이어로 연결한 후, 반도체 칩과 와이어를 몰딩수지로 봉지시킨 구조로 제조된다.
이러한 반도체 패키지의 구성중, 기판의 도전영역과 반도체 칩의 본딩패드를 연결하는 도전성 와이어는 소정의 길이를 갖기 때문에 실질적으로 반도체 패키지의 사이즈를 증가시키는 원인이 되고 있고, 특히 반도체 칩이 고직접화, 고성능화 및 고속화됨에 따라 반도체 패키지를 소형화시키기 위한 노력에 오히려 역행하는 요인이 되고 있다.
이러한 점을 감안하여, 반도체 칩의 전극패드(=본딩패드)에 솔더 또는 금속 재질의 범프를 직접 형성하고, 이 범프를 적층 대상 부품(반도체 칩 또는 기판)에 전기적으로 연결시킨 구조의 반도체 패키지가 제안되고 있다.
여기서, 범프를 갖는 반도체 칩을 적층 대상 부품에 부착시키기 위한 종래의 본딩 장치 및 본딩 방법을 설명하면 다음과 같다.
첨부한 도 4 및 도 6를 참조하면, 종래의 본딩 장치는 단순한 사각 블럭 타입의 헤드부(42)를 갖는 본딩 툴(40)과, 헤드부(42)의 저면에 형성되어 진공공급수단과 연결되는 'X' 형태의 진공흡입구(16)와, 범프(22)가 부착된 반도체 칩(20)을 공급하는 칩 공급부(26)와, 반도체 칩(20)을 적층 대상 부품(30)에 부착시키는 열압착 본딩부(28)와, 헤드부(42)에 부착된 반도체 칩(20)을 영상으로 인식하도록 칩 공급부(26)의 주변에 설치되는 인식 툴(24)과, 본딩 툴(40)의 이송을 제어하는 제어부(44) 등을 포함하여 구성되어 있다.
이러한 구성을 포함하는 종래의 본딩 장치를 이용하여 반도체 칩의 범프를 적층 대상 부품에 부착시키기 위하여, 먼저 범프(22)를 갖는 반도체 칩(20)의 위쪽으로 헤드부(42)가 이송된 후, 칩 공급부(26)에 존재하는 반도체 칩(20)의 상면(범프가 형성된 반대쪽 면)까지 하강하여 밀착됨으로써, 헤드부(42)의 진공흡입구(16)에 의하여 반도체 칩(20)이 진공 흡착된다.
다음으로, 반도체 칩(20)을 흡착 고정시킨 헤드부(42)가 승강할 때, 칩 공급부(26)의 주변에 설치된 인식 툴(24)에서 반도체 칩(20)이 헤드부(42)에 흡착 고정됨을 인식하게 되어, 그 신호를 제어부(44)에 전송하면, 제어부(44)에서 헤드부(42)가 열압착 본딩부(28)쪽으로 이송되게 하는 제어를 하게 된다.
이어서, 반도체 칩(20)을 진공 흡착한 헤드부(42)가 열압착 본딩부(28)의 위쪽으로 이송되는 동시에 적층 대상 부품(30)쪽으로 하강을 하면, 반도체 칩(20)의 범프(22)가 적층 대상 부품(30)의 본딩영역에 안착되는 상태가 되고, 이에 열과 압력을 가하는 열압착 방식에 의하여 범프(22)가 적층 대상 부품(30)의 본딩영역에 융착된다.
보다 상세하게는, 범프(22)를 융착시키기 전에 적층 대상 부품(30)의 본딩영역을 포함하는 상면에 걸쳐 접착제의 일종인 비전도성 페이스트(NCP: Non Conductive Paste)를 미리 도포하는 과정과, 본딩 툴(40)이 하강을 하여 반도체 칩(20)의 범프(22)가 경화 전 상태인 비전도성 페이스트(46)를 뚫고 적층 대상 부품의 본딩영역에 안착되는 과정과, 본딩 툴(40)이 열과 압력이 인가되는 상태에서 반도체 칩(20)을 소정의 힘으로 가압하여 범프(22)가 적층 대상 부품(30)의 본딩영역에 융착되는 과정 등이 순차적으로 진행됨으로써, 범프(22)를 매개로 반도체 칩(20)이 적층 대상 부품(30)에 전기적 신호 교환 가능하게 적층 부착되고, 각 범프(22)들은 비전도성 페이스트(46)에 의하여 상호 절연되는 상태가 된다.
그러나, 상기한 종래의 본딩 장치는 다음과 같은 문제점이 있다.
종래 본딩 장치의 구성중 헤드부는 반도체 칩을 용이하게 진공 흡착할 수 있도록 그 저면이 반도체 칩의 면적보다 작은 면적으로 형성됨에 따라, 반도체 칩과 헤드부 간의 센터링이 잘 맞지 않는 현상이 발생되는 문제점이 있었다.
즉, 첨부한 도 5a 및 도 6에서 보듯이, 본딩 툴(40)의 헤드부(42)에 반도체 칩(20)이 진공 흡착되면, 헤드부(42)의 저면이 보다 큰 면적의 반도체 칩(20)에 의하여 가려지는 상태가 되고, 단지 인식 툴(24)은 본딩 툴(40)의 헤드부(42)에 반도체 칩(20)이 제대로 흡착 고정되었는지를 판단하기 위하여 반도체 칩(20)만을 감지하게 되므로, 결국 본딩 툴(40)의 헤드부(42) 위치를 인식할 수 있는 근거가 전혀 없게 되어, 도 5b에 도시된 바와 같이 반도체 칩과 헤드부 간의 센터링이 잘 맞지 않는 미스 매치(mismatch) 현상이 발생되고 있다.
특히, 반도체 칩(20)과 헤드부(42) 간의 센터링이 미스 매치된 상태에서, 본딩 툴(40)이 하강을 하여 반도체 칩(20)의 범프(22)가 적층 대상 부품(30)의 본딩영역에 안착되며 융착될 때, 비전도성 페이스트(46)가 반도체 칩(20)의 상면 및 헤드부(42)쪽으로 올라 타는 오염 현상이 발생되거나, 본딩 툴(40)의 헤드부(42)에 의하여 커버되지 않는 반도체 칩(20)의 테두리쪽 범프(22)가 잘 융착되지 않는 문제점이 있었다.
즉, 첨부한 도 6의 부분 확대도에서 보는 바와 같이, 반도체 칩(20)과 헤드부(42) 간의 센터링이 미스 매치되어, 반도체 칩(20)의 일측부는 본딩 툴(40)의 헤드부(42) 안쪽에 위치하고, 반도체 칩(20)의 타측부는 본딩 툴(40)의 헤드부(42) 바깥쪽에 위치하는 경우, 본딩 툴(40)의 가압력에 의하여 비전도성 페이스트(46)가 반도체 칩(20)의 일측면 및 본딩 툴(40)의 헤드부(42)까지 타고 올라가, 반도체 칩(20)의 일측면 및 헤드부(42)가 비전도성 페이스트(46)로 오염되는 불량 현상이 발생되고, 또한 반도체 칩(20)의 타측부에는 본딩 툴(40)의 가압력이 작용하지 않게 되어 반도체 칩(20)의 타측부 저면에 존재하는 범프(22)가 적층 대상 부품(30)의 본딩영역에 제대로 융착되지 않는 불량 현상이 발생되고 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 반도체 칩의 범프를 적층 대상 부품에 부착시키기 위한 본딩 툴의 헤드부를 2단 구조로 개선하여, 2단 헤드부중 하부쪽 헤드는 반도체 칩을 진공 흡착하게 하고, 상부쪽 헤드는 반도체 칩에 비하여 더 큰 면적으로 형성하여 인식 툴의 인식 대상이 되도록 함으로써, 인식 툴이 반도체 칩과 상부쪽 헤드를 동시에 인식하여 반도체 칩과 헤드부간의 센터링이 정확하게 이루어질 수 있도록 한 반도체 패키지 제조용 2단 본딩 툴 및 이의 위치 셋팅 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 범프를 갖는 반도체 칩을 진공 흡착하도록 저면에 진공흡입구가 형성되고 반도체 칩에 비하여 작은 면적을 가지는 하부 헤드부와, 반도체 칩에 비하여 더 큰 면적을 가지면서 하부 헤드부의 상면에 일체로 형성되는 상부 헤드부로 구성된 것을 특징으로 하는 반도체 패키지 제조용 2단 본딩 툴을 제공한다.
본 발명의 일 구현예에서, 상기 상부 헤드부의 표면은 인식 툴의 화상 인식시 반도체 칩과의 구별을 위하여 색채를 갖는 도료로 페인팅된 것을 특징으로 하다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 반도체 칩보다 작은 면적의 하부 헤드부와, 반도체 칩보다 큰 면적을 가지면서 하부 헤드부의 상면에 일체로 형성되는 상부 헤드부로 이루어진 본딩 툴을 구비하는 단계와; 범프를 갖는 반도체 칩이 공급되는 칩 공급부에 대하여 본딩 툴이 하강하여, 하부 헤드부의 진공흡입구에 작용하는 진공에 의하여 반도체 칩이 흡착 고정되는 단계와; 칩 공급부의 주변에 형성된 인식 툴에서 반도체 칩의 화상 이미지 크기를 인식하는 동시에 상부 헤드부의 화상 이미지 크기를 인식하는 단계와; 인식 툴에서 반도체 칩 및 상부 헤드부의 화상 이미지 크기 정보를 비교하여, 반도체 칩과 하부 헤드부 간의 센터 위치를 보정하는 단계; 를 통하여 반도체 칩과 본딩 툴의 하부 헤드부간의 센터를 상호 일치시킬 수 있도록 한 것을 특징으로 하는 반도체 패키지 제조용 2단 본딩 툴의 위치 셋팅 방법을 제공한다.
본 발명의 다른 구현예에서, 상기 반도체 칩과 하부 헤드부 간의 센터링 위치를 보정하는 단계는: 인식 툴에서 반도체 칩 및 상부 헤드부의 화상 이미지 크기를 기반으로 반도체 칩의 센터와 상부 헤드부의 센터를 파악하는 과정과; 반도체 칩의 센터와 상부 헤드부의 센터가 어긋난 경우, 그 어긋난 거리 만큼 본딩 툴을 이송시켜, 상부 헤드부의 센터를 반도체 칩의 센터에 맞추어주는 과정; 으로 이루어지는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 반도체 칩의 범프를 적층 대상 부품에 부착시키기 위한 본딩 툴을 반도체 칩보다 작은 면적의 하부 헤드부와, 반도체 칩보다 큰 면적의 상부 헤드부를 갖는 2단 구조로 개선하여, 하부 헤드부는 반도체 칩을 진공 흡착하고, 상부 헤드부는 인식 툴의 화상 인식 대상이 되도록 함으로써, 인식 툴이 반도체 칩과 상부쪽 헤드를 동시에 화상으로 인식함과 더불어 본딩 툴을 반도체 칩의 센터 위치로 이송시키는 보정이 이루어지게 되어, 결국 반도체 칩과 하부 헤드부간의 센터를 정확하게 일치시킬 수 있다.
이에, 반도체 칩과 하부 헤드부간의 센터를 일치시키는 보정에 따라, 본딩 툴의 하부 헤드부가 반도체 칩을 진공 흡착할 때, 항상 하부 헤드부와 반도체 칩의 센터가 일치되어, 본딩 툴의 본딩 작동시 비전도성 페이스트가 반도체 칩 및 본딩 툴쪽으로 타고 올라가는 오염 현상을 방지할 수 있고, 범프가 적층 대상 부품의 본딩영역에 제대로 융착되지 않는 불량 현상도 방지할 수 있다.
도 1은 본 발명에 따른 반도체 패키지 제조용 2단 본딩 툴을 나타내는 측면도 및 저면도,
도 2는 본 발명에 따른 반도체 패키지 제조용 2단 본딩 툴에 반도체 칩이 진공 흡착된 것을 나타내는 측면도 및 저면도,
도 3은 본 발명에 따른 반도체 패키지 제조용 2단 본딩 툴을 포함하는 본딩 장치와, 이를 이용하여 범프가 적층 대상 부품에 융착되는 것을 설명하는 개략적 단면도.
도 4는 종래의 반도체 패키지 제조용 본딩 툴을 나타내는 측면도 및 저면도,
도 5a 및 도 5b는 종래의 반도체 패키지 제조용 본딩 툴에 반도체 칩이 진공 흡착된 것을 보여주는 측면도 및 저면도,
도 6은 종래의 반도체 패키지 제조용 본딩 툴을 포함하는 본딩 장치와, 이를 이용하여 범프가 적층 대상 부품에 융착되는 것을 설명하는 개략적 단면도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 범프를 갖는 반도체 칩을 적층 대상 부품에 부착시키기 위한 본딩 툴을 제공하고자 한 것으로서, 본딩 툴이 반도체 칩을 진공 흡착할 때 본딩 툴의 센터와 반도체 칩과 센터가 정확하게 일치될 수 있도록 한 점에 주안점이 있다.
이를 위해, 첨부한 도 1 및 도 2에 도시된 바와 같이 본 발명의 2단 본딩 툴(10)은 반도체 칩(20)에 비하여 작은 면적을 갖는 하부 헤드부(12)와, 반도체 칩(20)에 비하여 큰 면적을 갖는 상부 헤드부(14)로 구성되는 2단 구조로 제작된다.
즉, 본 발명의 2단 본딩 툴(10)은 범프(22)를 갖는 반도체 칩(20)의 상면(범프가 형성된 반대쪽 면)에 밀착되어 반도체 칩(20)을 진공 흡착하도록 그 저면에 진공흡입구(16)가 형성되고 반도체 칩(20)에 비하여 작은 면적을 가지는 하부 헤드부(12)와, 그리고 반도체 칩(20)에 비하여 더 큰 면적을 가지면서 하부 헤드부(12)의 상면에 일체로 형성되는 상부 헤드부(14)로 이루어진 2단 구조로 제작된다.
이때, 상기 하부 헤드부(12)의 저면에는 진공공급수단(미도시됨)과 연결되는 'X' 형태의 진공흡입구(16)가 형성된다.
특히, 상기 상부 헤드부(14)의 표면은 인식 툴(24)의 화상 인식시 반도체 칩(20)과의 구별을 위하여 색채(바람직하게는, 시각적 구분이 용이한 노란색)를 갖는 도료로 페인팅된다.
이러한 본 발명의 2단 본딩 툴을 포함하는 범프 본딩 장치(본딩 머신)의 배치 구성을 첨부한 도 3을 참조로 살펴보면, 일측쪽에 범프(22)가 부착된 반도체 칩(20)을 공급하기 위한 칩 공급부(26)가 배치되고, 타측쪽에 반도체 칩(20)을 적층 대상 부품(30)에 부착시키기 위한 열압착 본딩부(28)가 배치되며, 또한 2단 본딩 툴(10)의 하부 헤드부(12)에 부착되는 반도체 칩(20)을 영상으로 인식하는 동시에 상부 헤드부(14)를 영상으로 인식하는 인식 툴(24)이 칩 공급부(26)의 주변에 설치되며, 본 발명의 2단 본딩 툴(10)은 칩 공급부(26)에서 반도체 칩(20)을 진공 흡착하여 열압착 본딩부(28)로 이송한 후, 적층 대상 부품(30)의 본딩 영역에 반도체 칩(20)의 범프(22)를 융착시키는 역할을 하게 된다.
여기서, 상기와 같이 2단 구조로 제작된 본 발명의 본딩 툴에 대한 위치 셋팅 방법 및 본딩 툴에 의한 범프 융착 방법을 설명하면 다음과 같다.
먼저, 칩 공급부(26)에 범프(22)를 갖는 반도체 칩(20)이 공급되어 대기되고, 그 위쪽에 반도체 칩(20)보다 작은 면적의 하부 헤드부(12)와 반도체 칩(20)보다 큰 면적을 가지면서 하부 헤드부(12)의 상면에 일체로 형성되는 상부 헤드부(14)로 이루어진 본 발명의 2단 본딩 툴(10)이 배치된다.
이러한 상태에서, 상기 2단 본딩 툴(10)이 범프(22)를 갖는 반도체 칩(20)이 존재하는 칩 공급부(26)로 하강하여 밀착되는 바, 이때 반도체 칩(20)은 하부 헤드부(12)의 진공흡입구(16)에 작용하는 진공에 의하여 흡착 고정된다.
다음으로, 반도체 칩(20)을 흡착 고정한 2단 본딩 툴(10)이 승강하면, 칩 공급부(26)의 주변에 설치된 인식 툴(24)에서 반도체 칩(20) 및 이 반도체 칩(20)의 테두리를 통해 바깥쪽으로 돌출된 상부 헤드부(14)의 저면을 촬영하여, 인식 툴(24)에서 반도체 칩(20)의 화상 이미지 크기를 인식하는 동시에 상부 헤드부(14)의 화상 이미지 크기를 인식하는 단계가 진행된다.
이때, 2단 본딩 툴(10)의 센터 위치 보정을 위하여 흡착 고정하고 있던 반도체 칩(20)을 일단 제거한다.
연이어, 상기 인식 툴(24)에서 반도체 칩(20) 및 상부 헤드부(14)의 화상 이미지 크기 정보를 비교하고, 그 비교된 신호를 제어부(44)에서 수신하여, 반도체 칩(20)과 하부 헤드부(12) 간의 센터 위치 보정 단계가 이루어진다.
보다 상세하게는, 상기 인식 툴(24)에서 촬영된 반도체 칩(20) 및 상부 헤드부(14)의 화상 이미지 크기를 기반으로 제어부(44)에서 반도체 칩(20)의 센터와 상부 헤드부(14)의 센터를 계산하고, 그 계산 결과 반도체 칩(20)의 센터와 상부 헤드부(14)의 센터가 서로 어긋난 것으로 판정되면, 제어부(44)에서 어긋난 거리 만큼 2단 본딩 툴(10)을 이송시키는 제어 명령을 내리게 된다.
이에, 상기 제어부(44)의 제어 명령에 따라, 2단 본딩 툴(10)이 어긋난 거리만큼 이송되어, 즉 상부 헤드부(14)의 센터가 칩 공급부(26)에 대기중인 반도체 칩(20)의 센터쪽으로 이송되어, 결국 상부 헤드부(14)와 일체로 된 하부 헤드부(12)의 센터와 반도체 칩(20)의 센터가 상하로 정확하게 일치되는 상태가 된다.
이렇게 2단 본딩 툴(10)의 하부 헤드부(12) 및 반도체 칩(20) 간의 센터를 일치시키는 위치 보정이 이루어진 후, 2단 본딩 툴(10)이 반도체 칩(20)이 대기중인 칩 공급부(26)로 하강하여 반도체 칩(20)을 진공 흡착하게 되는 바, 이미 하부 헤드부(12)와 반도체 칩(20)간의 센터를 일치시키는 보정이 이루어진 상태이므로, 2단 본딩 툴(10)의 하부 헤드부(12)가 반도체 칩(20)을 진공 흡착할 때, 항상 하부 헤드부(12)와 반도체 칩(20) 간의 센터는 상호 일치하게 된다.
다음으로, 반도체 칩(20)을 흡착 고정시킨 본 발명의 2단 본딩 툴(10)이 승강하여 열압착 본딩부(28)의 위쪽으로 이송되는 동시에 적층 대상 부품(30)쪽으로 하강을 하면, 반도체 칩(20)의 범프(22)가 적층 대상 부품(30)의 본딩영역에 안착되는 상태가 되고, 이에 열과 압력을 가하는 열압착 방식(써멀 컴프레션 방식)에 의하여 범프(22)가 적층 대상 부품(30)의 본딩영역에 정확하게 융착된다.
즉, 범프(22)를 융착시키기 전에 적층 대상 부품(30)의 본딩영역을 포함하는 상면에 걸쳐 접착제의 일종인 비전도성 페이스트(46)가 미리 도포된 상태인 바, 본 발명의 2단 본딩 툴(10)이 하강을 하여 반도체 칩(20)의 범프(22)가 경화 전 상태인 비전도성 페이스트(46)를 뚫고 적층 대상 부품(30)의 본딩영역에 안착되면, 2단 본딩 툴(10)이 열과 압력이 인가되는 상태에서 반도체 칩(20)을 소정의 힘으로 가압하여, 결국 범프(22)가 적층 대상 부품(30)의 본딩영역에 정확하게 융착된다.
이와 같이, 반도체 칩과 하부 헤드부간의 센터를 일치시킴에 따라, 본 발명의 2단 본딩 툴의 본딩 작동시 비전도성 페이스트가 반도체 칩 및 본딩 툴쪽으로 타고 올라가는 오염 현상을 방지할 수 있고, 또한 본 발명의 2단 본딩 툴이 범프를 적층 대상 부품의 본딩영역에 고르게 가압함에 따라 범프가 제대로 융착되지 않는 불량 현상을 용이하게 방지할 수 있다.
10 : 2단 본딩 툴 12 : 하부 헤드부
14 : 상부 헤드부 16 : 진공흡입구
20 : 반도체 칩 22 : 범프
24 : 인식 툴 26 : 칩 공급부
28 : 열압착 본딩부 30 : 적층 대상 부품
40 : 본딩 툴 42 : 헤드부
44 : 제어부 46 : 비전도성 페이스트

Claims (4)

  1. 삭제
  2. 범프를 갖는 반도체 칩을 진공 흡착하도록 저면에 진공흡입구가 형성되고 반도체 칩에 비하여 작은 면적을 가지는 하부 헤드부와; 반도체 칩에 비하여 더 큰 면적을 가지면서 하부 헤드부의 상면에 일체로 형성되는 상부 헤드부; 를 포함하되,
    상기 상부 헤드부의 표면은 인식 툴의 화상 인식시 반도체 칩과의 구별을 위하여 색채를 갖는 도료로 페인팅된 것을 특징으로 하는 반도체 패키지 제조용 2단 본딩 툴.
  3. 반도체 칩보다 작은 면적의 하부 헤드부와, 반도체 칩보다 큰 면적을 가지면서 하부 헤드부의 상면에 일체로 형성되는 상부 헤드부로 이루어진 본딩 툴을 구비하는 단계와;
    범프를 갖는 반도체 칩이 공급되는 칩 공급부에 대하여 본딩 툴이 하강하여, 하부 헤드부의 진공흡입구에 작용하는 진공에 의하여 반도체 칩이 흡착 고정되는 단계와;
    칩 공급부의 주변에 형성된 인식 툴에서 반도체 칩의 화상 이미지 크기를 인식하는 동시에 상부 헤드부의 화상 이미지 크기를 인식하는 단계와;
    인식 툴에서 촬영된 반도체 칩 및 상부 헤드부의 화상 이미지 크기 정보를 비교하여, 반도체 칩과 하부 헤드부 간의 센터 위치를 보정하는 단계;
    를 통하여 반도체 칩과 본딩 툴의 하부 헤드부간의 센터를 상호 일치시킬 수 있도록 한 것을 특징으로 하는 반도체 패키지 제조용 2단 본딩 툴의 위치 셋팅 방법.
  4. 청구항 3에 있어서,
    상기 반도체 칩과 하부 헤드부 간의 센터링 위치를 보정하는 단계는:
    인식 툴에서 촬영된 반도체 칩 및 상부 헤드부의 화상 이미지 크기를 기반으로 반도체 칩의 센터와 상부 헤드부의 센터를 파악하는 과정과;
    반도체 칩의 센터와 상부 헤드부의 센터가 어긋난 경우, 그 어긋난 거리 만큼 본딩 툴을 이송시켜, 상부 헤드부의 센터를 반도체 칩의 센터에 맞추어주는 과정;
    으로 이루어지는 것을 특징으로 하는 반도체 패키지 제조용 2단 본딩 툴의 위치 셋팅 방법.
KR1020100099569A 2010-10-13 2010-10-13 반도체 패키지 제조용 2단 본딩 툴 및 이의 위치 셋팅 방법 KR101151256B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100099569A KR101151256B1 (ko) 2010-10-13 2010-10-13 반도체 패키지 제조용 2단 본딩 툴 및 이의 위치 셋팅 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100099569A KR101151256B1 (ko) 2010-10-13 2010-10-13 반도체 패키지 제조용 2단 본딩 툴 및 이의 위치 셋팅 방법

Publications (2)

Publication Number Publication Date
KR20120038047A KR20120038047A (ko) 2012-04-23
KR101151256B1 true KR101151256B1 (ko) 2012-06-14

Family

ID=46138932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100099569A KR101151256B1 (ko) 2010-10-13 2010-10-13 반도체 패키지 제조용 2단 본딩 툴 및 이의 위치 셋팅 방법

Country Status (1)

Country Link
KR (1) KR101151256B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026608A (ja) 2003-07-02 2005-01-27 Tokyo Electron Ltd 接合方法および接合装置
JP2005294824A (ja) * 2004-03-12 2005-10-20 Bondotekku:Kk 真空中での超音波接合方法及び装置
KR20060082213A (ko) * 2005-01-11 2006-07-18 세크론 주식회사 이형기구가 구비된 진공패드

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026608A (ja) 2003-07-02 2005-01-27 Tokyo Electron Ltd 接合方法および接合装置
JP2005294824A (ja) * 2004-03-12 2005-10-20 Bondotekku:Kk 真空中での超音波接合方法及び装置
KR20060082213A (ko) * 2005-01-11 2006-07-18 세크론 주식회사 이형기구가 구비된 진공패드

Also Published As

Publication number Publication date
KR20120038047A (ko) 2012-04-23

Similar Documents

Publication Publication Date Title
JP2008544554A (ja) 薄型可撓性基板を使用するフリップチップダイ組立体
KR20080095163A (ko) 다이 본더의 만곡 회로 기판 고정 방법 및 프로그램
KR20170077782A (ko) 반도체 실장 장치, 반도체 실장 장치의 헤드 및 적층 칩의 제조 방법
JP6608640B2 (ja) 実装構造体の製造方法
JP2002100728A (ja) チップ部品組立体の製造方法
JP3791501B2 (ja) 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法
CN109727889A (zh) 芯片接合装置、芯片接合的方法以及芯片封装结构
TW201036124A (en) Package structure and manufacturing method thereof
KR101619460B1 (ko) 적층형 반도체 패키지의 제조장치
KR101151256B1 (ko) 반도체 패키지 제조용 2단 본딩 툴 및 이의 위치 셋팅 방법
JP4036116B2 (ja) 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法
TWI566343B (zh) 保護片服貼於晶片感應面之晶片封裝構造
KR101300573B1 (ko) 반도체 패키지 제조용 칩 이송 장치
KR20180128412A (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
JP2001338946A (ja) チップ実装方法
CN103296153A (zh) Led芯片封装方法
JP5098939B2 (ja) ボンディング装置及びボンディング方法
JP5187735B2 (ja) Ｂｇａ型半導体部品の実装方法及び部品実装機の吸着ノズル
JP3153755B2 (ja) 半導体装置の製造方法
KR101619455B1 (ko) 적층형 반도체 패키지의 제조방법
JP2007134489A (ja) 半導体装置の製造方法及び半導体装置
JPH06310569A (ja) 半導体素子のフェースダウンボンディング法
JP4228839B2 (ja) ボンディング装置
KR20120041500A (ko) 플립 칩 패키지의 제조 방법 및 이 방법에 사용되는 반도체 칩의 접합 장치
JP4052144B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160503

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170511

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190513

Year of fee payment: 8