JP4052144B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4052144B2 JP4052144B2 JP2003048818A JP2003048818A JP4052144B2 JP 4052144 B2 JP4052144 B2 JP 4052144B2 JP 2003048818 A JP2003048818 A JP 2003048818A JP 2003048818 A JP2003048818 A JP 2003048818A JP 4052144 B2 JP4052144 B2 JP 4052144B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bonding stage
- tape substrate
- circuit board
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、ＣＯＦ（チップ・オン・フィルム）におけるＦＤＢ（フェイス・ダウン・ボンディング）に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、例えば、特許文献１に開示されているように、加熱・加圧下でのＡｕ−Ａｕ接合により、ＣＯＦにおけるＦＤＢを実現する方法があった。
図１２は、従来の半導体装置の製造方法を示す断面図である。
【０００３】
図１２（ａ）において、テープ基板１１１には、インナーリードとしてＣｕ配線層１１２が形成され、Ｃｕ配線層１１２の周囲は保護膜１１３で覆われるとともに、Ｃｕ配線層１１２の露出部分はＡｕメッキ層１１４で覆われている。
なお、テープ基板１１１としては、例えば、ポリイミドフィルムなどを用いることができ、保護膜１１３としては、例えば、ソルダレジストなどを用いることができる。
【０００４】
一方、半導体チップ１１５には、パッド電極１１６が設けられ、パッド電極１１６の周囲は保護膜１１７で覆われるとともに、パッド電極１１６上には、高さＨ２のＡｕバンプ電極１１８が形成されている。
なお、パッド電極１１６としては、例えば、Ａｌなどを用いることができ、保護膜１１７としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
【０００５】
そして、半導体チップ１１５をテープ基板１１１に実装する場合、図１２（ｂ）に示すように、加熱されたボンディングステージ１０２上にテープ基板１１１を載置する。そして、半導体チップ１１５をボンディングヘッド１０１で吸着保持しながら、Ａｕメッキ層１１４で覆われたＣｕ配線層１１２上にＡｕバンプ電極１１８を押し付ける。
【０００６】
ここで、Ａｕメッキ層１１４で覆われたＣｕ配線層１１２上にＡｕバンプ電極１１８を押し付けると、Ａｕバンプ電極１１８下のテープ基板１１１が沈み込み、半導体チップ１１５の端部と、Ａｕメッキ層１１４で覆われたＣｕ配線層１１２との間のクリアランスＣＬ２が減少するため、半導体チップ１１５の端部がＡｕメッキ層１１４に接触することがある。
【０００７】
このため、従来の半導体装置では、半導体チップ１１５の端部がＡｕメッキ層１１４に接触することを防止するため、Ａｕバンプ電極１１８の高さＨ２を高くしていた。
例えば、半導体チップ１１５をテープ基板１１１に実装した場合、半導体チップ１１５の端部と、Ａｕメッキ層１１４で覆われたＣｕ配線層１１２との間のクリアランスＣＬ２は１０〜１２μｍ程度となり、半導体チップ１１５の端部がＡｕメッキ層１１４に接触することを防止するため、Ａｕバンプ電極１１８の高さＨ２は２２．５μｍ程度に設定されていた。
【０００８】
【特許文献１】
特開２００１−２９８０４６号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、Ａｕバンプ電極１１８の高さＨ２を高くすると、Ａｕバンプ電極１１８は、１個の半導体チップ１１５当たり４００〜５００個程度設けられることもあり、コストアップの要因となるとともに、Ａｕバンプ電極１１８間の高さＨ２のバラツキが大きくなり、Ａｕバンプ電極１１８の接続信頼性が劣化するという問題があった。
【００１０】
そこで、本発明の目的は、バンプ電極の高さを抑制しつつ、半導体チップの端部とテープ基板のリード端子との間のクリアランスを増加させることが可能な半導体装置の製造方法を提供することである。
【００１１】
上述した課題を解決するために、請求項１記載の半導体装置の製造方法によれば、第１の面と、前記第１の面とは反対側の第２の面と、を有する回路基板を、ボンディングステージ上に搬送する工程と、前記回路基板の第１の面および第２の面上に前記回路基板をクランプする回路基板押えを配置させながら、前記ボンディングステージの前記第２の面側から、前記回路基板を前記ボンディングステージで突き上げる工程と、前記回路基板を前記ボンディングステージで突き上げた状態で、半導体チップの端部位置に対応して前記ボンディングステージの端部が位置するように、前記回路基板をボンディングステージに吸着させながら前記半導体チップを搭載する工程と、を備えることを特徴とする。
また、請求項２記載の半導体装置の製造方法によれば、第１の面と、前記第１の面とは反対側の第２の面と、バンプ電極と、を有する回路基板を、ボンディングステージ上に搬送する工程と、前記回路基板の第１の面および第２の面上に前記回路基板をクランプする回路基板押えを配置させながら、前記ボンディングステージの前記第２の面側から、前記回路基板を前記ボンディングステージで突き上げる工程と、前記回路基板を前記ボンディングステージで突き上げた状態で、半導体チップの端部位置と前記バンプ電極との間に前記ボンディングステージの端部が位置するように、前記回路基板をボンディングステージに吸着させながら前記半導体チップを前記回路基板上に搭載する工程と、を備えることを特徴とする。
また、請求項３記載の半導体装置の製造方法によれば、請求項１または請求項２のいずれかに記載の半導体装置の製造方法において、前記ボンディングステージに設けられた吸引溝または吸引孔内を吸引することにより、前記回路基板を前記ボンディングステージに吸着させる工程を更に有し、前記半導体チップを前記回路基板上に搭載する工程は、前記回路基板を前記ボンディングステージに吸着させながら行うことを特徴とする。
また、請求項４記載の半導体装置の製造方法によれば、請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、前記半導体チップを前記回路基板上に搭載する工程の後、前記半導体チップと前記回路基板の間に樹脂を設ける工程を更に有することを特徴とする。
また、請求項５記載の半導体装置の製造方法によれば、請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、前記半導体チップを前記回路基板上に搭載する工程の前に、前記半導体チップと前記回路基板の間に樹脂を設ける工程を更に有することを特徴とする。
【００２５】
また、請求項６記載の半導体装置の製造方法によれば、テープ基板を搬送する工程と、前記搬送されたテープ基板をクランプする工程と、前記テープ基板の画像認識を行う工程と、前記テープ基板の画像認識結果に基づいて、半導体チップの端部位置に対応して端部が配置されたボンディングステージのＸ・Ｙ・θ方向の位置合わせを行う工程と、前記位置合わせされたボンディングステージを前記テープ基板の裏面に押し付ける工程と、前記ボンディングステージに設けられた吸引溝または吸引孔内を吸引することにより、前記テープ基板の半導体チップ搭載領域を前記ボンディングステージに吸着させる工程と、前記ボンディングステージに吸着されたテープ基板および前記半導体チップの画像認識を行う工程と、前記テープ基板および前記半導体チップの画像認識結果に基づいて、前記半導体チップを保持するボンディングヘッドのＸ・Ｙ・θ方向の位置合わせを行う工程と、前記位置合わせされたボンディングヘッドで保持される半導体チップを前記テープ基板上に押し付ける工程と、前記ボンディングヘッドの押し付けを解除する工程と、前記ボンディングステージの押し付けを解除する工程と、前記クランプを解除する工程とを備えることを特徴とする。
【００２６】
これにより、ボンディングステージ上にテープ基板を固定することなく、ボンディングステージをテープ基板に対して精度よく位置合わせすることが可能となり、ボンディングステージ上にテープ基板を精度よく載置することが可能となるとともに、半導体チップを回路基板に搭載する際に、回路基板の半導体チップ搭載領域をボンディングステージに吸着させることが可能となる。
【００２７】
このため、ボンディングステージをテープ基板に押し付けることで、半導体チップを回路基板に精度よく搭載することを可能としつつ、半導体チップの端部位置に沿ってテープ基板を精度よく折り曲げることが可能となり、マウント精度を劣化させることなく、半導体チップの端部とテープ基板のリード端子との間のクリアランスを増加させることが可能となる。
【００２９】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその製造方法について、図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体製造装置の概略構成を示す斜視図である。
【００３０】
図１において、テープ基板１上には、半導体チップ４を搭載する半導体チップ搭載領域２が設けられるとともに、半導体チップ搭載領域２にかかるように、インナーリード３が形成されている。なお、テープ基板１は、例えば、ポリイミドフィルムなどで構成することができ、インナーリード３は、例えば、ＡｕメッキされたＣｕ配線層で構成することができる。
【００３１】
そして、テープ基板１の上方には、半導体チップ４を吸着するボンディングヘッド１２が設けられ、ボンディングヘッド１２にはヒータ１１が取り付けられている。そして、ボンディングヘッド１２は、半導体チップ４を吸引する真空ポンプ１４に接続されるとともに、ヒータ１１は、ボンディングヘッド１２の温度を制御する温度制御装置１３に接続されている。
【００３２】
また、テープ基板１の上方には、テープ基板１および半導体チップ４の画像認識を行うカメラ２０ａが設けられ、ボンディングヘッド１２は、カメラ２０ａによる画像認識結果に基づいて、ＸＹ方向の位置およびＸＹ面内での回転角θが制御される。
また、テープ基板１の下方には、テープ基板１の半導体チップ搭載領域２を固定するボンディングステージ１６が設けられている。ここで、ボンディングステージ１６は、ボンディングステージ１６の端部が半導体チップ４の端部位置に対応するように構成されるとともに、ボンディングステージ１６上には、テープ基板１を吸着する吸引溝１７が設けられている。
【００３３】
そして、ボンディングステージ１６は、吸引溝１７内を吸引する真空ポンプ１８に接続されるとともに、ボンディングステージ１６にはヒータ１５が取り付けられ、ヒータ１５は、ボンディングステージ１６の温度を制御する温度制御装置１９に接続されている。
また、テープ基板１の下方には、テープ基板１の画像認識を行うカメラ２０ｂが設けられ、ボンディングステージ１６は、カメラ２０ｂによる画像認識結果に基づいて、ＸＹ方向の位置およびＸＹ面内での回転角θが制御される。
【００３４】
さらに、テープ基板１の上下には、半導体チップ搭載領域２の周囲を上下から挟み込むことにより、テープ基板１をクランプするテープ押え枠２１ａ、２１ｂがそれぞれ設けられている。
なお、図１の実施形態では、ボンディングステージ１６上に吸引溝１７を設ける方法について示したが、ボンディングステージ１６上に吸引孔を配置するようにしてもよく、吸引溝および吸引孔を混在させて設けるようにしてもよい。
【００３５】
また、ボンディングステージ１６の端部が半導体チップ４の端部位置に対応させてボンディングステージ１６を構成するようにしたが、半導体チップ４の端部位置に対応させてボンディングステージ１６の段差あるいは傾斜面を設けるようにしてもよい。
さらに、ボンディングステージ１６の端部が、半導体チップ４に設けられたバンプ電極と半導体チップ４の端部位置との間の領域に配置されるように、ボンディングステージ１６を構成するようにしてもよい。
【００３６】
図２は、本発明の第１実施形態に係る半導体装置の製造方法を示すフローチャートである。
図２において、図１のヒータ１１がオンされ、温度制御装置１３によりボンディングヘッド１２の温度が調整されるとともに、真空ポンプ１４がオンされ、半導体チップ４がボンディングヘッド１２で吸着保持されている。また、ヒータ１５がオンされ、温度制御装置１９によりボンディングステージ１６の温度が調整されている。
【００３７】
そして、テープ基板１が搬送されると、テープ押え枠２１ａを下降させるとともに、テープ押え枠２１ｂを上昇させることにより、半導体チップ搭載領域２の周囲を上下から挟み込み、テープ基板１をクランプする（ステップＳ１）。
ここで、テープ押え枠２１ａ、２１ｂを用いてテープ基板１をクランプすることにより、ボンディングステージ１６でテープ基板１を支えることなく、テープ基板１の半導体チップ搭載領域２を平らに固定することが可能となる。
【００３８】
このため、テープ基板１の画像認識を精度よく行うことが可能となり、ボンディングステージ１６の位置合わせを精度よく行うことが可能となるとともに、ボンディングステージ１６をθ方向にも移動可能とすることで、テープ基板１のθ方向の位置ずれにも対応することが可能となる。
次に、ボンディングステージ１６の位置合わせが完了すると、ボンディングステージ１６を上昇させて、ボンディングステージ１６をテープ基板１の裏面に押し付けるとともに、真空ポンプ１８をオンし、吸引溝１７を介し、テープ基板１を吸引する（ステップＳ４）。
【００３９】
ここで、ボンディングステージ１６の端部は、半導体チップ４の端部位置に対応するように配置されているので、テープ押え枠２１ａ、２１ｂで半導体チップ搭載領域２の周囲を押えながら、ボンディングステージ１６でテープ基板１の裏面を突き上げることにより、半導体チップ搭載領域２を境界としてテープ基板１を突出させることが可能となる。
【００４０】
また、ボンディングステージ１６上には吸引溝１７が設けられているので、ボンディングステージ１６でテープ基板１の裏面を突き上げた場合においても、テープ基板１の半導体チップ搭載領域２をボンディングステージ１６上に吸着させることができる。
このため、ボンディングステージ１６を用いてテープ基板１の半導体チップ搭載領域２を突出させた場合においても、テープ基板１の半導体チップ搭載領域２の平坦性を維持することができ、テープ基板１の半導体チップ搭載領域２上に半導体チップ４を精度よくマウントすることができる。
【００４１】
次に、テープ押え枠２１ａの枠内にカメラ２０ａを移動させ、カメラ２０ａを用いてテープ基板１および半導体チップ４の画像認識を行う（ステップＳ５、Ｓ６）。そして、テープ基板１および半導体チップ４の像認識結果に基づいて、ボンディングヘッド１２のＸ・Ｙ・θ方向の位置合わせを行う。
次に、ボンディングヘッド１２の位置合わせが完了すると、ボンディングヘッド１２を下降させ、ボンディングステージ１６により吸着保持されている半導体チップ４をテープ基板１上に搭載する（ステップＳ７）。
【００４２】
次に、ボンディングヘッド１２から放射される輻射熱を用いることにより、テープ基板１のフォーミングを行い、半導体チップ搭載領域２の周囲に傾斜部を形成する（ステップＳ８）。
ここで、テープ基板１の半導体チップ搭載領域２の周囲に傾斜部を形成することにより、半導体チップ４をテープ基板１上に搭載した際に、テープ基板１を半導体チップ４の端部から遠ざけることが可能となり、半導体チップ４の端部とテープ基板１との間のクリアランスを増加させることが可能となる。
【００４３】
また、ボンディングヘッド１２から放射される輻射熱を用いることにより、半導体チップ搭載領域２の境界部分を効率よく軟化させることが可能となり、熱によるテープ基板１全体の変形を抑制して、半導体チップ４のマウント精度の劣化を抑制することが可能となる。
次に、テープ基板１のフォーミングが完了すると、ボンディングヘッド１２を上昇させるとともに（ステップＳ９）、ボンディングステージ１６を降下させ（ステップＳ１０）、テープ基板１のクランプを解除して（ステップＳ１１）、テープ基板１を搬送する（ステップＳ１２）。
【００４４】
図３、４は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
図３（ａ）において、テープ基板３１には、インナーリードとしてＣｕ配線層３２が形成され、Ｃｕ配線層３２の周囲は保護膜３３で覆われるとともに、Ｃｕ配線層３２の露出部分はＡｕメッキ層３４で覆われている。
【００４５】
なお、テープ基板３１としては、例えば、ポリイミドフィルムなどを用いることができ、保護膜３３としては、例えば、ソルダレジストなどを用いることができる。
一方、半導体チップ３５には、パッド電極３６が設けられ、パッド電極３６の周囲は保護膜３７で覆われるとともに、パッド電極３６上には、高さＨ１のＡｕバンプ電極３８が形成されている。
【００４６】
なお、パッド電極３６としては、例えば、Ａｌなどを用いることができ、保護膜３７としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。また、Ａｕバンプ電極３８の代わり、Ａｕメッキまたはハンダメッキなどの被膜処理が施されたＣｕバンプ電極やＮｉバンプ電極、あるいはハンダバンプなどを用いるようにしてもよい。
【００４７】
そして、テープ基板３１が搬送されると、テープ押え枠２１ａを下降させるとともに、テープ押え枠２１ｂを上昇させることにより、テープ基板３１をクランプする。
ここで、テープ押え枠２１ａ、２１ｂを用いてテープ基板２１をクランプすることにより、ボンディングステージ１６でテープ基板２１を支えることなく、テープ基板２１を平らに固定することが可能となり、ボンディングステージ１６をテープ基板３１に対して精度よく位置合わせすることができる。
【００４８】
そして、図３（ｂ）に示すように、ボンディングステージ１６をテープ基板３１に押し付け、吸引溝１７を介してテープ基板３１を吸引しつつ、テープ基板３１に傾斜面３１ａが形成されるように、テープ基板３１を上方に突き上げる。
ここで、ボンディングステージ１６は、ボンディングステージ１６の端部１６ａが半導体チップ３５の端部３５ａの位置に対応するように構成されている。
【００４９】
また、半導体チップ３５をテープ基板３１上に搭載した際に、ボンディングステージ１６の端部１６ａが半導体チップ３５の端部３５ａの位置にくるように、ボンディングステージ１６がテープ基板３１に対して位置合わせされる。
このため、ボンディングステージ１６でテープ基板３１の裏面を突き上げることにより、ボンディングステージ１６上にテープ基板３１を吸着させつつ、半導体チップ３５の端部３５ａの位置を境界として、テープ基板３１に傾斜面３１ａを形成することが可能となり、テープ基板３１上に半導体チップ３５を精度よくマウントすることを可能としつつ、半導体チップ３５の端部３５ａとテープ基板３１との間のクリアランスＣＬ１を増加させることが可能となる。
【００５０】
次に、図４（ａ）に示すように、ボンディングヘッド１２で吸着保持された半導体チップ３５をテープ基板３１上に搬送し、吸引溝１７を介してテープ基板３１を吸引しながら、Ａｕメッキ層３４で覆われたＣｕ配線層３２上にＡｕバンプ電極３８を押し付けることにより、Ａｕバンプ電極３８とＡｕメッキ層３４とを接合する。
【００５１】
そして、図４（ｂ）に示すように、ボンディングヘッド１２およびボンディングステージ１６を除去するとともに、テープ押え枠２１ａ、２１ｂによるクランプを解除する。
そして、図４（ｃ）に示すように、テープ基板３１に搭載された半導体チップ３５の周囲に樹脂３９を注入することにより、半導体チップ３５を封止する。
【００５２】
これにより、テープ基板３１の半導体チップ搭載領域がボンディングステージ１６上に固定された状態で、半導体チップ３５をテープ基板３１に搭載することが可能となるとともに、半導体チップ３５の端部３５ａの位置を境界として、テープ基板３１に傾斜面３１ａを精度よく形成することが可能となる。
このため、半導体チップ３５をテープ基板３１上に精度よくマウントすることを可能としつつ、Ａｕバンプ電極３８の高さＨ１を低くすることが可能となり、コストダウンを図りつつ、半導体チップ３５とテープ基板３１との間の接続信頼性を向上させることが可能となるとともに、半導体チップ３５の接触不良を低減させることが可能となる。
【００５３】
なお、上述した実施形態では、ボンディングステージ１６の端部１６ａを半導体チップ３５の端部３５ａの位置に対応させる方法について説明したが、必ずしも、ボンディングステージ１６の端部１６ａを半導体チップ３５の端部３５ａの位置に厳密に一致させる必要はなく、例えば、傾斜面３１ａが、Ａｕバンプ電極３８と半導体チップ３５の端部位置との間の領域にくるようにしてもよい。
【００５４】
図５、６は、本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
図５（ａ）において、テープ基板４１には、インナーリードとしてＣｕ配線層４２が形成され、Ｃｕ配線層４２の周囲は保護膜４３で覆われるとともに、Ｃｕ配線層４２の露出部分はＡｕメッキ層４４で覆われている。
【００５５】
一方、半導体チップ４５にはパッド電極４６が設けられ、パッド電極４６の周囲は保護膜４７で覆われるとともに、パッド電極４６上には、Ａｕバンプ電極４８が形成されている。
そして、テープ基板４１が搬送されると、テープ押え枠２１ａを下降させるとともに、テープ押え枠２１ｂを上昇させることにより、テープ基板４１をクランプする。
【００５６】
そして、図５（ｂ）に示すように、ボンディングステージ１６をテープ基板４１に押し付け、吸引溝１７を介してテープ基板４１を吸引しつつ、テープ基板４１に傾斜面４１ａが形成されるように、テープ基板４１を上方に突き上げる。
ここで、ボンディングステージ１６は、ボンディングステージ１６の端部１６ａが半導体チップ４５の端部４５ａの位置に対応するように構成されている。
【００５７】
また、半導体チップ４５をテープ基板４１上に搭載した際に、ボンディングステージ１６の端部１６ａが半導体チップ４５の端部４５ａの位置にくるように、ボンディングステージ１６がテープ基板４１に対して位置合わせされる。
このため、ボンディングステージ１６でテープ基板４１の裏面を突き上げることにより、ボンディングステージ１６上にテープ基板４１を吸着させつつ、半導体チップ４５の端部４５ａの位置を境界として、テープ基板４１に傾斜面４１ａを形成することが可能となり、テープ基板４１上に半導体チップ４５を精度よくマウントすることを可能としつつ、半導体チップ４５の端部４５ａとテープ基板４１との間のクリアランスを増加させることが可能となる。
【００５８】
次に、図６（ａ）に示すように、ボンディングヘッド１２で吸着保持された半導体チップ４５をテープ基板４１上に搬送し、吸引溝１７を介してテープ基板４１を吸引しながら、Ａｕメッキ層４４で覆われたＣｕ配線層４２上にＡｕバンプ電極４８を押し付けることにより、Ａｕバンプ電極４８とＡｕメッキ層４４とを接合するとともに、テープ基板４１に搭載された半導体チップ４５の周囲を封止樹脂４９で封止する。
【００５９】
そして、図６（ｂ）に示すように、ボンディングヘッド１２およびボンディングステージ１６を除去するとともに、テープ押え枠２１ａ、２１ｂによるクランプを解除する。
これにより、テープ基板４１の半導体チップ搭載領域がボンディングステージ１６上に固定された状態で、半導体チップ４５をテープ基板４１に搭載することが可能となるとともに、半導体チップ４５の端部４５ａの位置を境界として、テープ基板４１に傾斜面４１ａを精度よく形成することが可能となる。
【００６０】
また、テープ基板４１上に封止樹脂４９を塗布してから、半導体チップ４５をテープ基板４１上に搭載することにより、Ａｕバンプ電極４８とＡｕメッキ層４４とを接合する際に、半導体チップ４５を封止樹脂４９で封止することが可能となる。
このため、半導体チップ４５をテープ基板４１上に搭載した後に、半導体チップ４５を封止樹脂で封止する必要がなくなるとともに、半導体チップ４５をテープ基板４１上に精度よくマウントすることを可能としつつ、Ａｕバンプ電極４８の高さを低くすることが可能となり、製造工程の簡略化を図りつつ、半導体チップ４５とテープ基板４１との間の接続信頼性を向上させることが可能となるとともに、半導体チップ４５の接触不良を低減させることが可能となる。
【００６１】
図７は、本発明の第４実施形態に係る半導体製造装置の概略構成を示す斜視図である。
図７において、テープ基板５１上には、半導体チップ５４を搭載する半導体チップ搭載領域５２が設けられるとともに、半導体チップ搭載領域５２にかかるように、インナーリード５３が形成されている。また、テープ基板５１上には、半導体チップ搭載領域５２が突出するようにして、半導体チップ搭載領域５２を境界とする傾斜部５１ａが設けられている。
【００６２】
そして、テープ基板５１の上方には、半導体チップ５４を吸着するボンディングヘッド６２が設けられ、ボンディングヘッド６２にはヒータ６１が取り付けられている。そして、ボンディングヘッド６２は、半導体チップ５４を吸引する真空ポンプ６４に接続されるとともに、ヒータ６１は、ボンディングヘッド６２の温度を制御する温度制御装置６３に接続されている。
【００６３】
また、テープ基板６１の上方には、テープ基板５１および半導体チップ５４の画像認識を行うカメラ６８が設けられ、ボンディングヘッド７２は、カメラ６８による画像認識結果に基づいて、ＸＹ方向の位置およびＸＹ面内での回転角θが制御される。
また、テープ基板５１の下方には、テープ基板５１の半導体チップ搭載領域５２を固定するボンディングステージ６６が設けられるとともに、ボンディングステージ６６にはヒータ６５が取り付けられ、ヒータ６５は、ボンディングステージ６６の温度を制御する温度制御装置６７に接続されている。
【００６４】
図８は、本発明の第４実施形態に係る半導体装置の製造方法を示すフローチャートである。
図８において、図７のヒータ６１がオンされ、温度制御装置６３によりボンディングヘッド６２の温度が調整されるとともに、真空ポンプ６４がオンされ、半導体チップ５４がボンディングヘッド６２で吸着保持されている。また、ヒータ６５がオンされ、温度制御装置６７によりボンディングステージ６６の温度が調整されている。
【００６５】
そして、テープ基板５１が搬送されると、ボンディングステージ６６の位置を補正した後（ステップＳ１１）、ボンディングステージ６６を上昇させて、ボンディングステージ６６をテープ基板５１の裏面に押し付けるとともに、テープ基板５１を真空吸着して固定する（ステップＳ１２）。
次に、ボンディングステージ６６の上方にカメラ６８を移動させ、カメラ６８を用いてテープ基板５１および半導体チップ５４の画像認識を行う（ステップＳ１３、Ｓ１４）。そして、テープ基板５１および半導体チップ５４の像認識結果に基づいて、ボンディングヘッド６２のＸ・Ｙ・θ方向の位置合わせを行う。
【００６６】
次に、ボンディングヘッド６２の位置合わせが完了すると、ボンディングヘッド６２を下降させ、ボンディングステージ６６により吸着保持されている半導体チップ５４をテープ基板５１上に搭載する（ステップＳ１５）。
ここで、テープ基板５１上には、半導体チップ搭載領域５２が突出するようにして、半導体チップ搭載領域５２を境界とする傾斜部５１ａが設けられているので、半導体チップ５４をテープ基板５１上に搭載した場合においても、テープ基板５１を半導体チップ５４の端部から遠ざけることが可能となり、半導体チップ５４の端部とテープ基板５１との間のクリアランスを増加させることが可能となる。
【００６７】
次に、ボンディングヘッド６２から放射される輻射熱を用いることにより、テープ基板５１をフォーミングする（ステップＳ１６）。
次に、テープ基板５１のフォーミングが完了すると、ボンディングヘッド６２を上昇させるとともに（ステップＳ１７）、ボンディングステージ６６を降下させ（ステップＳ１８）、テープ基板５１を搬送する（ステップＳ１９）。
【００６８】
図９〜１１は、本発明の参考形態に係る半導体装置の製造方法を示す断面図である。
図９（ａ）において、テープ基板７１にはインナーリードとしてＣｕ配線層７２が形成され、Ｃｕ配線層７２の周囲は保護膜７３で覆われるとともに、Ｃｕ配線層７２の露出部分はＡｕメッキ層７４で覆われている。
【００６９】
一方、金型８１ａには、平坦面８２ａおよび平坦面８２ａに繋がる傾斜面８３ａが設けられるとともに、金型８１ｂには、平坦面８２ａおよび傾斜面８３ａにそれぞれ対向配置された平坦面８２ｂおよび傾斜面８３ｂが設けられている。ここで、平坦面８２ａと傾斜面８３ａと間の境界は、半導体チップ７５の端部に対応して配置されている。
【００７０】
そして、図９（ｂ）に示すように、Ａｕメッキ層７４で覆われたＣｕ配線層７２の先端が金型８１ａの平坦面８２ａにかかるようにして、金型８１ａ、８１ｂでテープ基板７１を挟み込むことにより、半導体チップ７５の端部位置を境界とする傾斜部７１ａをテープ基板７１に形成する。
一方、図１０（ａ）において、半導体チップ７５にはパッド電極７６が設けられ、パッド電極７６の周囲は保護膜７７で覆われるとともに、パッド電極７６上には、Ａｕバンプ電極７８が形成されている。そして、ボンディングステージ６６をヒータ６５で加熱しながら、傾斜部７１ａが形成されたテープ基板７１にボンディングステージ６６を押し付ける。
【００７１】
そして、図１０（ｂ）に示すように、ボンディングヘッド６２で吸着保持された半導体チップ７５をテープ基板７１上に搬送し、Ａｕメッキ層７４で覆われたＣｕ配線層７２上にＡｕバンプ電極７８を押し付けることにより、Ａｕバンプ電極７８とＡｕメッキ層７４とを接合する。
そして、図１１（ａ）に示すように、ボンディングヘッド６２およびボンディングステージ６６を除去する。なお、ボンディングヘッド６２およびボンディングステージ６６を除去すると、テープ基板７１は、弾性変形により、図１０（ａ）の撓んだ状態に復元することができる。
【００７２】
次に、図１１（ｂ）に示すように、テープ基板７１に搭載された半導体チップ７５の周囲に樹脂７９を注入することにより、半導体チップ７５を封止する。
ここで、テープ基板７１には、半導体チップ７５の端部位置を境界とする傾斜部７１ａが予め形成されているので、半導体チップ７５の実装時に、Ａｕバンプ電極７８下のテープ基板７１が沈み込んだ場合においても、半導体チップ７５の端部とテープ基板７１との間のクリアランスを確保することが可能となる。
【００７３】
また、金型成型を用いてテープ基板７１に傾斜部７１ａを予め形成することにより、半導体チップ７５の搭載時にテープ基板７１を軟化させる必要がなくなり、半導体チップ７５の搭載時のテープ基板７１の変形を抑制して、半導体チップ７５をテープ基板７１上に安定して搭載することが可能となる。
このため、半導体チップ７５をテープ基板７１上に精度よくマウントすることを可能としつつ、Ａｕバンプ電極７８の高さを低くすることが可能となり、コストダウンを図りつつ、半導体チップ７５とテープ基板７１との間の接続信頼性を向上させることが可能となるとともに、半導体チップ７５の接触不良を低減させることが可能となる。
【００７４】
【発明の効果】
以上説明したように、本発明によれば、ボンディングステージに突出面を設けるとともに、吸引溝または吸引孔を突出面上に設けることにより、半導体チップの搭載時に、回路基板の半導体チップ搭載領域を吸着させながら、半導体チップの端部位置の外周部を沈み込ませることが可能となり、半導体チップのマウント精度を維持しつつ、半導体チップの端部と回路基板のリード端子との間のクリアランスを増加させることが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る半導体製造装置の概略構成を示す斜視図である。
【図２】 本発明の第１実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図３】 本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】 本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】 本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】 本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】 本発明の第４実施形態に係る半導体製造装置の概略構成を示す斜視図である。
【図８】 本発明の第４実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図９】 本発明の参考形態に係る半導体装置の製造方法を示す断面図である。
【図１０】 本発明の参考形態に係る半導体装置の製造方法を示す断面図である。
【図１１】 本発明の参考形態に係る半導体装置の製造方法を示す断面図である。
【図１２】 従来の半導体装置の製造方法を示す断面図である。
【符号の説明】
１、３１、４１、５１、７１ テープ基板、２、５２ 半導体チップ搭載領域、３、５３ インナーリード、４、３５、４５、５４、７５ 半導体チップ、１１、１５、６１、６５ ヒータ、１２、６２ ボンディングヘッド、１３、１８、６３、６７ 温度制御装置、１４、１９、６４ 真空ポンプ、１６、６６ ボンディングステージ、１６ａ、３５ａ 端部、１７ 吸引溝、２０ａ、２０ｂ、６８ カメラ、２１ａ、２１ｂ テープ押え枠、３２、４２、７２ Ｃｕ配線層、３３、３７、４３、４７、５７、７３、７７ 保護膜、３４、４４、７４ Ａｕメッキ層、３６、４６、７６ パッド電極、３８、４８、７８ Ａｕバンプ電極、３１ａ、４１ａ、７１ａ 傾斜部、３９、４９、７９ 封止樹脂、８１ａ、８１ｂ 金型、８２ａ、８２ｂ 平坦面、８３ａ、８３ｂ 傾斜面
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、ＣＯＦ（チップ・オン・フィルム）におけるＦＤＢ（フェイス・ダウン・ボンディング）に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、例えば、特許文献１に開示されているように、加熱・加圧下でのＡｕ−Ａｕ接合により、ＣＯＦにおけるＦＤＢを実現する方法があった。
図１２は、従来の半導体装置の製造方法を示す断面図である。
【０００３】
図１２（ａ）において、テープ基板１１１には、インナーリードとしてＣｕ配線層１１２が形成され、Ｃｕ配線層１１２の周囲は保護膜１１３で覆われるとともに、Ｃｕ配線層１１２の露出部分はＡｕメッキ層１１４で覆われている。
なお、テープ基板１１１としては、例えば、ポリイミドフィルムなどを用いることができ、保護膜１１３としては、例えば、ソルダレジストなどを用いることができる。
【０００４】
一方、半導体チップ１１５には、パッド電極１１６が設けられ、パッド電極１１６の周囲は保護膜１１７で覆われるとともに、パッド電極１１６上には、高さＨ２のＡｕバンプ電極１１８が形成されている。
なお、パッド電極１１６としては、例えば、Ａｌなどを用いることができ、保護膜１１７としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
【０００５】
そして、半導体チップ１１５をテープ基板１１１に実装する場合、図１２（ｂ）に示すように、加熱されたボンディングステージ１０２上にテープ基板１１１を載置する。そして、半導体チップ１１５をボンディングヘッド１０１で吸着保持しながら、Ａｕメッキ層１１４で覆われたＣｕ配線層１１２上にＡｕバンプ電極１１８を押し付ける。
【０００６】
ここで、Ａｕメッキ層１１４で覆われたＣｕ配線層１１２上にＡｕバンプ電極１１８を押し付けると、Ａｕバンプ電極１１８下のテープ基板１１１が沈み込み、半導体チップ１１５の端部と、Ａｕメッキ層１１４で覆われたＣｕ配線層１１２との間のクリアランスＣＬ２が減少するため、半導体チップ１１５の端部がＡｕメッキ層１１４に接触することがある。
【０００７】
このため、従来の半導体装置では、半導体チップ１１５の端部がＡｕメッキ層１１４に接触することを防止するため、Ａｕバンプ電極１１８の高さＨ２を高くしていた。
例えば、半導体チップ１１５をテープ基板１１１に実装した場合、半導体チップ１１５の端部と、Ａｕメッキ層１１４で覆われたＣｕ配線層１１２との間のクリアランスＣＬ２は１０〜１２μｍ程度となり、半導体チップ１１５の端部がＡｕメッキ層１１４に接触することを防止するため、Ａｕバンプ電極１１８の高さＨ２は２２．５μｍ程度に設定されていた。
【０００８】
【特許文献１】
特開２００１−２９８０４６号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、Ａｕバンプ電極１１８の高さＨ２を高くすると、Ａｕバンプ電極１１８は、１個の半導体チップ１１５当たり４００〜５００個程度設けられることもあり、コストアップの要因となるとともに、Ａｕバンプ電極１１８間の高さＨ２のバラツキが大きくなり、Ａｕバンプ電極１１８の接続信頼性が劣化するという問題があった。
【００１０】
そこで、本発明の目的は、バンプ電極の高さを抑制しつつ、半導体チップの端部とテープ基板のリード端子との間のクリアランスを増加させることが可能な半導体装置の製造方法を提供することである。
【００１１】
上述した課題を解決するために、請求項１記載の半導体装置の製造方法によれば、第１の面と、前記第１の面とは反対側の第２の面と、を有する回路基板を、ボンディングステージ上に搬送する工程と、前記回路基板の第１の面および第２の面上に前記回路基板をクランプする回路基板押えを配置させながら、前記ボンディングステージの前記第２の面側から、前記回路基板を前記ボンディングステージで突き上げる工程と、前記回路基板を前記ボンディングステージで突き上げた状態で、半導体チップの端部位置に対応して前記ボンディングステージの端部が位置するように、前記回路基板をボンディングステージに吸着させながら前記半導体チップを搭載する工程と、を備えることを特徴とする。
また、請求項２記載の半導体装置の製造方法によれば、第１の面と、前記第１の面とは反対側の第２の面と、バンプ電極と、を有する回路基板を、ボンディングステージ上に搬送する工程と、前記回路基板の第１の面および第２の面上に前記回路基板をクランプする回路基板押えを配置させながら、前記ボンディングステージの前記第２の面側から、前記回路基板を前記ボンディングステージで突き上げる工程と、前記回路基板を前記ボンディングステージで突き上げた状態で、半導体チップの端部位置と前記バンプ電極との間に前記ボンディングステージの端部が位置するように、前記回路基板をボンディングステージに吸着させながら前記半導体チップを前記回路基板上に搭載する工程と、を備えることを特徴とする。
また、請求項３記載の半導体装置の製造方法によれば、請求項１または請求項２のいずれかに記載の半導体装置の製造方法において、前記ボンディングステージに設けられた吸引溝または吸引孔内を吸引することにより、前記回路基板を前記ボンディングステージに吸着させる工程を更に有し、前記半導体チップを前記回路基板上に搭載する工程は、前記回路基板を前記ボンディングステージに吸着させながら行うことを特徴とする。
また、請求項４記載の半導体装置の製造方法によれば、請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、前記半導体チップを前記回路基板上に搭載する工程の後、前記半導体チップと前記回路基板の間に樹脂を設ける工程を更に有することを特徴とする。
また、請求項５記載の半導体装置の製造方法によれば、請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、前記半導体チップを前記回路基板上に搭載する工程の前に、前記半導体チップと前記回路基板の間に樹脂を設ける工程を更に有することを特徴とする。
【００２５】
また、請求項６記載の半導体装置の製造方法によれば、テープ基板を搬送する工程と、前記搬送されたテープ基板をクランプする工程と、前記テープ基板の画像認識を行う工程と、前記テープ基板の画像認識結果に基づいて、半導体チップの端部位置に対応して端部が配置されたボンディングステージのＸ・Ｙ・θ方向の位置合わせを行う工程と、前記位置合わせされたボンディングステージを前記テープ基板の裏面に押し付ける工程と、前記ボンディングステージに設けられた吸引溝または吸引孔内を吸引することにより、前記テープ基板の半導体チップ搭載領域を前記ボンディングステージに吸着させる工程と、前記ボンディングステージに吸着されたテープ基板および前記半導体チップの画像認識を行う工程と、前記テープ基板および前記半導体チップの画像認識結果に基づいて、前記半導体チップを保持するボンディングヘッドのＸ・Ｙ・θ方向の位置合わせを行う工程と、前記位置合わせされたボンディングヘッドで保持される半導体チップを前記テープ基板上に押し付ける工程と、前記ボンディングヘッドの押し付けを解除する工程と、前記ボンディングステージの押し付けを解除する工程と、前記クランプを解除する工程とを備えることを特徴とする。
【００２６】
これにより、ボンディングステージ上にテープ基板を固定することなく、ボンディングステージをテープ基板に対して精度よく位置合わせすることが可能となり、ボンディングステージ上にテープ基板を精度よく載置することが可能となるとともに、半導体チップを回路基板に搭載する際に、回路基板の半導体チップ搭載領域をボンディングステージに吸着させることが可能となる。
【００２７】
このため、ボンディングステージをテープ基板に押し付けることで、半導体チップを回路基板に精度よく搭載することを可能としつつ、半導体チップの端部位置に沿ってテープ基板を精度よく折り曲げることが可能となり、マウント精度を劣化させることなく、半導体チップの端部とテープ基板のリード端子との間のクリアランスを増加させることが可能となる。
【００２９】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその製造方法について、図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体製造装置の概略構成を示す斜視図である。
【００３０】
図１において、テープ基板１上には、半導体チップ４を搭載する半導体チップ搭載領域２が設けられるとともに、半導体チップ搭載領域２にかかるように、インナーリード３が形成されている。なお、テープ基板１は、例えば、ポリイミドフィルムなどで構成することができ、インナーリード３は、例えば、ＡｕメッキされたＣｕ配線層で構成することができる。
【００３１】
そして、テープ基板１の上方には、半導体チップ４を吸着するボンディングヘッド１２が設けられ、ボンディングヘッド１２にはヒータ１１が取り付けられている。そして、ボンディングヘッド１２は、半導体チップ４を吸引する真空ポンプ１４に接続されるとともに、ヒータ１１は、ボンディングヘッド１２の温度を制御する温度制御装置１３に接続されている。
【００３２】
また、テープ基板１の上方には、テープ基板１および半導体チップ４の画像認識を行うカメラ２０ａが設けられ、ボンディングヘッド１２は、カメラ２０ａによる画像認識結果に基づいて、ＸＹ方向の位置およびＸＹ面内での回転角θが制御される。
また、テープ基板１の下方には、テープ基板１の半導体チップ搭載領域２を固定するボンディングステージ１６が設けられている。ここで、ボンディングステージ１６は、ボンディングステージ１６の端部が半導体チップ４の端部位置に対応するように構成されるとともに、ボンディングステージ１６上には、テープ基板１を吸着する吸引溝１７が設けられている。
【００３３】
そして、ボンディングステージ１６は、吸引溝１７内を吸引する真空ポンプ１８に接続されるとともに、ボンディングステージ１６にはヒータ１５が取り付けられ、ヒータ１５は、ボンディングステージ１６の温度を制御する温度制御装置１９に接続されている。
また、テープ基板１の下方には、テープ基板１の画像認識を行うカメラ２０ｂが設けられ、ボンディングステージ１６は、カメラ２０ｂによる画像認識結果に基づいて、ＸＹ方向の位置およびＸＹ面内での回転角θが制御される。
【００３４】
さらに、テープ基板１の上下には、半導体チップ搭載領域２の周囲を上下から挟み込むことにより、テープ基板１をクランプするテープ押え枠２１ａ、２１ｂがそれぞれ設けられている。
なお、図１の実施形態では、ボンディングステージ１６上に吸引溝１７を設ける方法について示したが、ボンディングステージ１６上に吸引孔を配置するようにしてもよく、吸引溝および吸引孔を混在させて設けるようにしてもよい。
【００３５】
また、ボンディングステージ１６の端部が半導体チップ４の端部位置に対応させてボンディングステージ１６を構成するようにしたが、半導体チップ４の端部位置に対応させてボンディングステージ１６の段差あるいは傾斜面を設けるようにしてもよい。
さらに、ボンディングステージ１６の端部が、半導体チップ４に設けられたバンプ電極と半導体チップ４の端部位置との間の領域に配置されるように、ボンディングステージ１６を構成するようにしてもよい。
【００３６】
図２は、本発明の第１実施形態に係る半導体装置の製造方法を示すフローチャートである。
図２において、図１のヒータ１１がオンされ、温度制御装置１３によりボンディングヘッド１２の温度が調整されるとともに、真空ポンプ１４がオンされ、半導体チップ４がボンディングヘッド１２で吸着保持されている。また、ヒータ１５がオンされ、温度制御装置１９によりボンディングステージ１６の温度が調整されている。
【００３７】
そして、テープ基板１が搬送されると、テープ押え枠２１ａを下降させるとともに、テープ押え枠２１ｂを上昇させることにより、半導体チップ搭載領域２の周囲を上下から挟み込み、テープ基板１をクランプする（ステップＳ１）。
ここで、テープ押え枠２１ａ、２１ｂを用いてテープ基板１をクランプすることにより、ボンディングステージ１６でテープ基板１を支えることなく、テープ基板１の半導体チップ搭載領域２を平らに固定することが可能となる。
【００３８】
このため、テープ基板１の画像認識を精度よく行うことが可能となり、ボンディングステージ１６の位置合わせを精度よく行うことが可能となるとともに、ボンディングステージ１６をθ方向にも移動可能とすることで、テープ基板１のθ方向の位置ずれにも対応することが可能となる。
次に、ボンディングステージ１６の位置合わせが完了すると、ボンディングステージ１６を上昇させて、ボンディングステージ１６をテープ基板１の裏面に押し付けるとともに、真空ポンプ１８をオンし、吸引溝１７を介し、テープ基板１を吸引する（ステップＳ４）。
【００３９】
ここで、ボンディングステージ１６の端部は、半導体チップ４の端部位置に対応するように配置されているので、テープ押え枠２１ａ、２１ｂで半導体チップ搭載領域２の周囲を押えながら、ボンディングステージ１６でテープ基板１の裏面を突き上げることにより、半導体チップ搭載領域２を境界としてテープ基板１を突出させることが可能となる。
【００４０】
また、ボンディングステージ１６上には吸引溝１７が設けられているので、ボンディングステージ１６でテープ基板１の裏面を突き上げた場合においても、テープ基板１の半導体チップ搭載領域２をボンディングステージ１６上に吸着させることができる。
このため、ボンディングステージ１６を用いてテープ基板１の半導体チップ搭載領域２を突出させた場合においても、テープ基板１の半導体チップ搭載領域２の平坦性を維持することができ、テープ基板１の半導体チップ搭載領域２上に半導体チップ４を精度よくマウントすることができる。
【００４１】
次に、テープ押え枠２１ａの枠内にカメラ２０ａを移動させ、カメラ２０ａを用いてテープ基板１および半導体チップ４の画像認識を行う（ステップＳ５、Ｓ６）。そして、テープ基板１および半導体チップ４の像認識結果に基づいて、ボンディングヘッド１２のＸ・Ｙ・θ方向の位置合わせを行う。
次に、ボンディングヘッド１２の位置合わせが完了すると、ボンディングヘッド１２を下降させ、ボンディングステージ１６により吸着保持されている半導体チップ４をテープ基板１上に搭載する（ステップＳ７）。
【００４２】
次に、ボンディングヘッド１２から放射される輻射熱を用いることにより、テープ基板１のフォーミングを行い、半導体チップ搭載領域２の周囲に傾斜部を形成する（ステップＳ８）。
ここで、テープ基板１の半導体チップ搭載領域２の周囲に傾斜部を形成することにより、半導体チップ４をテープ基板１上に搭載した際に、テープ基板１を半導体チップ４の端部から遠ざけることが可能となり、半導体チップ４の端部とテープ基板１との間のクリアランスを増加させることが可能となる。
【００４３】
また、ボンディングヘッド１２から放射される輻射熱を用いることにより、半導体チップ搭載領域２の境界部分を効率よく軟化させることが可能となり、熱によるテープ基板１全体の変形を抑制して、半導体チップ４のマウント精度の劣化を抑制することが可能となる。
次に、テープ基板１のフォーミングが完了すると、ボンディングヘッド１２を上昇させるとともに（ステップＳ９）、ボンディングステージ１６を降下させ（ステップＳ１０）、テープ基板１のクランプを解除して（ステップＳ１１）、テープ基板１を搬送する（ステップＳ１２）。
【００４４】
図３、４は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
図３（ａ）において、テープ基板３１には、インナーリードとしてＣｕ配線層３２が形成され、Ｃｕ配線層３２の周囲は保護膜３３で覆われるとともに、Ｃｕ配線層３２の露出部分はＡｕメッキ層３４で覆われている。
【００４５】
なお、テープ基板３１としては、例えば、ポリイミドフィルムなどを用いることができ、保護膜３３としては、例えば、ソルダレジストなどを用いることができる。
一方、半導体チップ３５には、パッド電極３６が設けられ、パッド電極３６の周囲は保護膜３７で覆われるとともに、パッド電極３６上には、高さＨ１のＡｕバンプ電極３８が形成されている。
【００４６】
なお、パッド電極３６としては、例えば、Ａｌなどを用いることができ、保護膜３７としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。また、Ａｕバンプ電極３８の代わり、Ａｕメッキまたはハンダメッキなどの被膜処理が施されたＣｕバンプ電極やＮｉバンプ電極、あるいはハンダバンプなどを用いるようにしてもよい。
【００４７】
そして、テープ基板３１が搬送されると、テープ押え枠２１ａを下降させるとともに、テープ押え枠２１ｂを上昇させることにより、テープ基板３１をクランプする。
ここで、テープ押え枠２１ａ、２１ｂを用いてテープ基板２１をクランプすることにより、ボンディングステージ１６でテープ基板２１を支えることなく、テープ基板２１を平らに固定することが可能となり、ボンディングステージ１６をテープ基板３１に対して精度よく位置合わせすることができる。
【００４８】
そして、図３（ｂ）に示すように、ボンディングステージ１６をテープ基板３１に押し付け、吸引溝１７を介してテープ基板３１を吸引しつつ、テープ基板３１に傾斜面３１ａが形成されるように、テープ基板３１を上方に突き上げる。
ここで、ボンディングステージ１６は、ボンディングステージ１６の端部１６ａが半導体チップ３５の端部３５ａの位置に対応するように構成されている。
【００４９】
また、半導体チップ３５をテープ基板３１上に搭載した際に、ボンディングステージ１６の端部１６ａが半導体チップ３５の端部３５ａの位置にくるように、ボンディングステージ１６がテープ基板３１に対して位置合わせされる。
このため、ボンディングステージ１６でテープ基板３１の裏面を突き上げることにより、ボンディングステージ１６上にテープ基板３１を吸着させつつ、半導体チップ３５の端部３５ａの位置を境界として、テープ基板３１に傾斜面３１ａを形成することが可能となり、テープ基板３１上に半導体チップ３５を精度よくマウントすることを可能としつつ、半導体チップ３５の端部３５ａとテープ基板３１との間のクリアランスＣＬ１を増加させることが可能となる。
【００５０】
次に、図４（ａ）に示すように、ボンディングヘッド１２で吸着保持された半導体チップ３５をテープ基板３１上に搬送し、吸引溝１７を介してテープ基板３１を吸引しながら、Ａｕメッキ層３４で覆われたＣｕ配線層３２上にＡｕバンプ電極３８を押し付けることにより、Ａｕバンプ電極３８とＡｕメッキ層３４とを接合する。
【００５１】
そして、図４（ｂ）に示すように、ボンディングヘッド１２およびボンディングステージ１６を除去するとともに、テープ押え枠２１ａ、２１ｂによるクランプを解除する。
そして、図４（ｃ）に示すように、テープ基板３１に搭載された半導体チップ３５の周囲に樹脂３９を注入することにより、半導体チップ３５を封止する。
【００５２】
これにより、テープ基板３１の半導体チップ搭載領域がボンディングステージ１６上に固定された状態で、半導体チップ３５をテープ基板３１に搭載することが可能となるとともに、半導体チップ３５の端部３５ａの位置を境界として、テープ基板３１に傾斜面３１ａを精度よく形成することが可能となる。
このため、半導体チップ３５をテープ基板３１上に精度よくマウントすることを可能としつつ、Ａｕバンプ電極３８の高さＨ１を低くすることが可能となり、コストダウンを図りつつ、半導体チップ３５とテープ基板３１との間の接続信頼性を向上させることが可能となるとともに、半導体チップ３５の接触不良を低減させることが可能となる。
【００５３】
なお、上述した実施形態では、ボンディングステージ１６の端部１６ａを半導体チップ３５の端部３５ａの位置に対応させる方法について説明したが、必ずしも、ボンディングステージ１６の端部１６ａを半導体チップ３５の端部３５ａの位置に厳密に一致させる必要はなく、例えば、傾斜面３１ａが、Ａｕバンプ電極３８と半導体チップ３５の端部位置との間の領域にくるようにしてもよい。
【００５４】
図５、６は、本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
図５（ａ）において、テープ基板４１には、インナーリードとしてＣｕ配線層４２が形成され、Ｃｕ配線層４２の周囲は保護膜４３で覆われるとともに、Ｃｕ配線層４２の露出部分はＡｕメッキ層４４で覆われている。
【００５５】
一方、半導体チップ４５にはパッド電極４６が設けられ、パッド電極４６の周囲は保護膜４７で覆われるとともに、パッド電極４６上には、Ａｕバンプ電極４８が形成されている。
そして、テープ基板４１が搬送されると、テープ押え枠２１ａを下降させるとともに、テープ押え枠２１ｂを上昇させることにより、テープ基板４１をクランプする。
【００５６】
そして、図５（ｂ）に示すように、ボンディングステージ１６をテープ基板４１に押し付け、吸引溝１７を介してテープ基板４１を吸引しつつ、テープ基板４１に傾斜面４１ａが形成されるように、テープ基板４１を上方に突き上げる。
ここで、ボンディングステージ１６は、ボンディングステージ１６の端部１６ａが半導体チップ４５の端部４５ａの位置に対応するように構成されている。
【００５７】
また、半導体チップ４５をテープ基板４１上に搭載した際に、ボンディングステージ１６の端部１６ａが半導体チップ４５の端部４５ａの位置にくるように、ボンディングステージ１６がテープ基板４１に対して位置合わせされる。
このため、ボンディングステージ１６でテープ基板４１の裏面を突き上げることにより、ボンディングステージ１６上にテープ基板４１を吸着させつつ、半導体チップ４５の端部４５ａの位置を境界として、テープ基板４１に傾斜面４１ａを形成することが可能となり、テープ基板４１上に半導体チップ４５を精度よくマウントすることを可能としつつ、半導体チップ４５の端部４５ａとテープ基板４１との間のクリアランスを増加させることが可能となる。
【００５８】
次に、図６（ａ）に示すように、ボンディングヘッド１２で吸着保持された半導体チップ４５をテープ基板４１上に搬送し、吸引溝１７を介してテープ基板４１を吸引しながら、Ａｕメッキ層４４で覆われたＣｕ配線層４２上にＡｕバンプ電極４８を押し付けることにより、Ａｕバンプ電極４８とＡｕメッキ層４４とを接合するとともに、テープ基板４１に搭載された半導体チップ４５の周囲を封止樹脂４９で封止する。
【００５９】
そして、図６（ｂ）に示すように、ボンディングヘッド１２およびボンディングステージ１６を除去するとともに、テープ押え枠２１ａ、２１ｂによるクランプを解除する。
これにより、テープ基板４１の半導体チップ搭載領域がボンディングステージ１６上に固定された状態で、半導体チップ４５をテープ基板４１に搭載することが可能となるとともに、半導体チップ４５の端部４５ａの位置を境界として、テープ基板４１に傾斜面４１ａを精度よく形成することが可能となる。
【００６０】
また、テープ基板４１上に封止樹脂４９を塗布してから、半導体チップ４５をテープ基板４１上に搭載することにより、Ａｕバンプ電極４８とＡｕメッキ層４４とを接合する際に、半導体チップ４５を封止樹脂４９で封止することが可能となる。
このため、半導体チップ４５をテープ基板４１上に搭載した後に、半導体チップ４５を封止樹脂で封止する必要がなくなるとともに、半導体チップ４５をテープ基板４１上に精度よくマウントすることを可能としつつ、Ａｕバンプ電極４８の高さを低くすることが可能となり、製造工程の簡略化を図りつつ、半導体チップ４５とテープ基板４１との間の接続信頼性を向上させることが可能となるとともに、半導体チップ４５の接触不良を低減させることが可能となる。
【００６１】
図７は、本発明の第４実施形態に係る半導体製造装置の概略構成を示す斜視図である。
図７において、テープ基板５１上には、半導体チップ５４を搭載する半導体チップ搭載領域５２が設けられるとともに、半導体チップ搭載領域５２にかかるように、インナーリード５３が形成されている。また、テープ基板５１上には、半導体チップ搭載領域５２が突出するようにして、半導体チップ搭載領域５２を境界とする傾斜部５１ａが設けられている。
【００６２】
そして、テープ基板５１の上方には、半導体チップ５４を吸着するボンディングヘッド６２が設けられ、ボンディングヘッド６２にはヒータ６１が取り付けられている。そして、ボンディングヘッド６２は、半導体チップ５４を吸引する真空ポンプ６４に接続されるとともに、ヒータ６１は、ボンディングヘッド６２の温度を制御する温度制御装置６３に接続されている。
【００６３】
また、テープ基板６１の上方には、テープ基板５１および半導体チップ５４の画像認識を行うカメラ６８が設けられ、ボンディングヘッド７２は、カメラ６８による画像認識結果に基づいて、ＸＹ方向の位置およびＸＹ面内での回転角θが制御される。
また、テープ基板５１の下方には、テープ基板５１の半導体チップ搭載領域５２を固定するボンディングステージ６６が設けられるとともに、ボンディングステージ６６にはヒータ６５が取り付けられ、ヒータ６５は、ボンディングステージ６６の温度を制御する温度制御装置６７に接続されている。
【００６４】
図８は、本発明の第４実施形態に係る半導体装置の製造方法を示すフローチャートである。
図８において、図７のヒータ６１がオンされ、温度制御装置６３によりボンディングヘッド６２の温度が調整されるとともに、真空ポンプ６４がオンされ、半導体チップ５４がボンディングヘッド６２で吸着保持されている。また、ヒータ６５がオンされ、温度制御装置６７によりボンディングステージ６６の温度が調整されている。
【００６５】
そして、テープ基板５１が搬送されると、ボンディングステージ６６の位置を補正した後（ステップＳ１１）、ボンディングステージ６６を上昇させて、ボンディングステージ６６をテープ基板５１の裏面に押し付けるとともに、テープ基板５１を真空吸着して固定する（ステップＳ１２）。
次に、ボンディングステージ６６の上方にカメラ６８を移動させ、カメラ６８を用いてテープ基板５１および半導体チップ５４の画像認識を行う（ステップＳ１３、Ｓ１４）。そして、テープ基板５１および半導体チップ５４の像認識結果に基づいて、ボンディングヘッド６２のＸ・Ｙ・θ方向の位置合わせを行う。
【００６６】
次に、ボンディングヘッド６２の位置合わせが完了すると、ボンディングヘッド６２を下降させ、ボンディングステージ６６により吸着保持されている半導体チップ５４をテープ基板５１上に搭載する（ステップＳ１５）。
ここで、テープ基板５１上には、半導体チップ搭載領域５２が突出するようにして、半導体チップ搭載領域５２を境界とする傾斜部５１ａが設けられているので、半導体チップ５４をテープ基板５１上に搭載した場合においても、テープ基板５１を半導体チップ５４の端部から遠ざけることが可能となり、半導体チップ５４の端部とテープ基板５１との間のクリアランスを増加させることが可能となる。
【００６７】
次に、ボンディングヘッド６２から放射される輻射熱を用いることにより、テープ基板５１をフォーミングする（ステップＳ１６）。
次に、テープ基板５１のフォーミングが完了すると、ボンディングヘッド６２を上昇させるとともに（ステップＳ１７）、ボンディングステージ６６を降下させ（ステップＳ１８）、テープ基板５１を搬送する（ステップＳ１９）。
【００６８】
図９〜１１は、本発明の参考形態に係る半導体装置の製造方法を示す断面図である。
図９（ａ）において、テープ基板７１にはインナーリードとしてＣｕ配線層７２が形成され、Ｃｕ配線層７２の周囲は保護膜７３で覆われるとともに、Ｃｕ配線層７２の露出部分はＡｕメッキ層７４で覆われている。
【００６９】
一方、金型８１ａには、平坦面８２ａおよび平坦面８２ａに繋がる傾斜面８３ａが設けられるとともに、金型８１ｂには、平坦面８２ａおよび傾斜面８３ａにそれぞれ対向配置された平坦面８２ｂおよび傾斜面８３ｂが設けられている。ここで、平坦面８２ａと傾斜面８３ａと間の境界は、半導体チップ７５の端部に対応して配置されている。
【００７０】
そして、図９（ｂ）に示すように、Ａｕメッキ層７４で覆われたＣｕ配線層７２の先端が金型８１ａの平坦面８２ａにかかるようにして、金型８１ａ、８１ｂでテープ基板７１を挟み込むことにより、半導体チップ７５の端部位置を境界とする傾斜部７１ａをテープ基板７１に形成する。
一方、図１０（ａ）において、半導体チップ７５にはパッド電極７６が設けられ、パッド電極７６の周囲は保護膜７７で覆われるとともに、パッド電極７６上には、Ａｕバンプ電極７８が形成されている。そして、ボンディングステージ６６をヒータ６５で加熱しながら、傾斜部７１ａが形成されたテープ基板７１にボンディングステージ６６を押し付ける。
【００７１】
そして、図１０（ｂ）に示すように、ボンディングヘッド６２で吸着保持された半導体チップ７５をテープ基板７１上に搬送し、Ａｕメッキ層７４で覆われたＣｕ配線層７２上にＡｕバンプ電極７８を押し付けることにより、Ａｕバンプ電極７８とＡｕメッキ層７４とを接合する。
そして、図１１（ａ）に示すように、ボンディングヘッド６２およびボンディングステージ６６を除去する。なお、ボンディングヘッド６２およびボンディングステージ６６を除去すると、テープ基板７１は、弾性変形により、図１０（ａ）の撓んだ状態に復元することができる。
【００７２】
次に、図１１（ｂ）に示すように、テープ基板７１に搭載された半導体チップ７５の周囲に樹脂７９を注入することにより、半導体チップ７５を封止する。
ここで、テープ基板７１には、半導体チップ７５の端部位置を境界とする傾斜部７１ａが予め形成されているので、半導体チップ７５の実装時に、Ａｕバンプ電極７８下のテープ基板７１が沈み込んだ場合においても、半導体チップ７５の端部とテープ基板７１との間のクリアランスを確保することが可能となる。
【００７３】
また、金型成型を用いてテープ基板７１に傾斜部７１ａを予め形成することにより、半導体チップ７５の搭載時にテープ基板７１を軟化させる必要がなくなり、半導体チップ７５の搭載時のテープ基板７１の変形を抑制して、半導体チップ７５をテープ基板７１上に安定して搭載することが可能となる。
このため、半導体チップ７５をテープ基板７１上に精度よくマウントすることを可能としつつ、Ａｕバンプ電極７８の高さを低くすることが可能となり、コストダウンを図りつつ、半導体チップ７５とテープ基板７１との間の接続信頼性を向上させることが可能となるとともに、半導体チップ７５の接触不良を低減させることが可能となる。
【００７４】
【発明の効果】
以上説明したように、本発明によれば、ボンディングステージに突出面を設けるとともに、吸引溝または吸引孔を突出面上に設けることにより、半導体チップの搭載時に、回路基板の半導体チップ搭載領域を吸着させながら、半導体チップの端部位置の外周部を沈み込ませることが可能となり、半導体チップのマウント精度を維持しつつ、半導体チップの端部と回路基板のリード端子との間のクリアランスを増加させることが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る半導体製造装置の概略構成を示す斜視図である。
【図２】 本発明の第１実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図３】 本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】 本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】 本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】 本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】 本発明の第４実施形態に係る半導体製造装置の概略構成を示す斜視図である。
【図８】 本発明の第４実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図９】 本発明の参考形態に係る半導体装置の製造方法を示す断面図である。
【図１０】 本発明の参考形態に係る半導体装置の製造方法を示す断面図である。
【図１１】 本発明の参考形態に係る半導体装置の製造方法を示す断面図である。
【図１２】 従来の半導体装置の製造方法を示す断面図である。
【符号の説明】
１、３１、４１、５１、７１ テープ基板、２、５２ 半導体チップ搭載領域、３、５３ インナーリード、４、３５、４５、５４、７５ 半導体チップ、１１、１５、６１、６５ ヒータ、１２、６２ ボンディングヘッド、１３、１８、６３、６７ 温度制御装置、１４、１９、６４ 真空ポンプ、１６、６６ ボンディングステージ、１６ａ、３５ａ 端部、１７ 吸引溝、２０ａ、２０ｂ、６８ カメラ、２１ａ、２１ｂ テープ押え枠、３２、４２、７２ Ｃｕ配線層、３３、３７、４３、４７、５７、７３、７７ 保護膜、３４、４４、７４ Ａｕメッキ層、３６、４６、７６ パッド電極、３８、４８、７８ Ａｕバンプ電極、３１ａ、４１ａ、７１ａ 傾斜部、３９、４９、７９ 封止樹脂、８１ａ、８１ｂ 金型、８２ａ、８２ｂ 平坦面、８３ａ、８３ｂ 傾斜面
Claims (6)
- 第１の面と、前記第１の面とは反対側の第２の面と、を有する回路基板を、ボンディングステージ上に搬送する工程と、
前記回路基板の第１の面および第２の面上に前記回路基板をクランプする回路基板押えを配置させながら、前記ボンディングステージの前記第２の面側から、前記回路基板を前記ボンディングステージで突き上げる工程と、
前記回路基板を前記ボンディングステージで突き上げた状態で、半導体チップの端部位置に対応して前記ボンディングステージの端部が位置するように、前記回路基板をボンディングステージに吸着させながら前記半導体チップを搭載する工程と、
を備えることを特徴とする半導体装置の製造方法。 - 第１の面と、前記第１の面とは反対側の第２の面と、バンプ電極と、を有する回路基板を、ボンディングステージ上に搬送する工程と、
前記回路基板の第１の面および第２の面上に前記回路基板をクランプする回路基板押えを配置させながら、前記ボンディングステージの前記第２の面側から、前記回路基板を前記ボンディングステージで突き上げる工程と、
前記回路基板を前記ボンディングステージで突き上げた状態で、半導体チップの端部位置と前記バンプ電極との間に前記ボンディングステージの端部が位置するように、前記回路基板をボンディングステージに吸着させながら前記半導体チップを前記回路基板上に搭載する工程と、
を備えることを特徴とする半導体装置の製造方法。 - 請求項１または請求項２のいずれかに記載の半導体装置の製造方法において、
前記ボンディングステージに設けられた吸引溝または吸引孔内を吸引することにより、前記回路基板を前記ボンディングステージに吸着させる工程を更に有し、
前記半導体チップを前記回路基板上に搭載する工程は、前記回路基板を前記ボンディングステージに吸着させながら行うことを特徴とする半導体装置の製造方法。 - 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記半導体チップを前記回路基板上に搭載する工程の後、前記半導体チップと前記回路基板の間に樹脂を設ける工程を更に有することを特徴とした半導体装置の製造方法。 - 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記半導体チップを前記回路基板上に搭載する工程の前に、前記半導体チップと前記回路基板の間に樹脂を設ける工程を更に有することを特徴とした半導体装置の製造方法。 - テープ基板を搬送する工程と、
前記搬送されたテープ基板をクランプする工程と、
前記テープ基板の画像認識を行う工程と、
前記テープ基板の画像認識結果に基づいて、半導体チップの端部位置に対応して端部が配置されたボンディングステージのＸ・Ｙ・θ方向の位置合わせを行う工程と、
前記位置合わせされたボンディングステージを前記テープ基板の裏面に押し付ける工程と、
前記ボンディングステージに設けられた吸引溝または吸引孔内を吸引することにより、前記テープ基板の半導体チップ搭載領域を前記ボンディングステージに吸着させる工程と、
前記ボンディングステージに吸着されたテープ基板および前記半導体チップの画像認識を行う工程と、
前記テープ基板および前記半導体チップの画像認識結果に基づいて、前記半導体チップを保持するボンディングヘッドのＸ・Ｙ・θ方向の位置合わせを行う工程と、
前記位置合わせされたボンディングヘッドで保持される半導体チップを前記テープ基板上に押し付ける工程と、
前記ボンディングヘッドの押し付けを解除する工程と、
前記ボンディングステージの押し付けを解除する工程と、
前記クランプを解除する工程とを備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003048818A JP4052144B2 (ja) | 2003-02-26 | 2003-02-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003048818A JP4052144B2 (ja) | 2003-02-26 | 2003-02-26 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007138805A Division JP4572348B2 (ja) | 2007-05-25 | 2007-05-25 | 半導体装置の製造方法および回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004259923A JP2004259923A (ja) | 2004-09-16 |
| JP4052144B2 true JP4052144B2 (ja) | 2008-02-27 |
Family
ID=33114669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003048818A Expired - Fee Related JP4052144B2 (ja) | 2003-02-26 | 2003-02-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4052144B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4634227B2 (ja) * | 2005-06-02 | 2011-02-16 | 芝浦メカトロニクス株式会社 | 電子部品の実装装置及び実装方法 |
| JP2007095805A (ja) * | 2005-09-27 | 2007-04-12 | Shibaura Mechatronics Corp | 電子部品の実装装置 |
-
2003
- 2003-02-26 JP JP2003048818A patent/JP4052144B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004259923A (ja) | 2004-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8136238B2 (en) | Methods for manufacturing semiconductor devices | |
| TW201923963A (zh) | 半導體製造裝置、半導體裝置之製造方法及夾頭 | |
| JPH07240435A (ja) | 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置 | |
| JP4036116B2 (ja) | 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法 | |
| KR101978595B1 (ko) | 가요성 디스플레이 모듈 접합 방법 | |
| JP6142276B2 (ja) | 電子部品実装装置および電子部品の製造方法 | |
| JP4052144B2 (ja) | 半導体装置の製造方法 | |
| JPH1167795A (ja) | 半導体チップ搭載装置及び半導体チップ搭載方法並びに半導体装置 | |
| JP4619209B2 (ja) | 半導体素子実装方法および半導体素子実装装置 | |
| JP4572348B2 (ja) | 半導体装置の製造方法および回路基板の製造方法 | |
| JP3617270B2 (ja) | 電子装置の製造方法及び電子装置の製造装置 | |
| JP4228839B2 (ja) | ボンディング装置 | |
| CN111344849A (zh) | 封装装置 | |
| JPH10173007A (ja) | ベアチップ搭載装置 | |
| JP3997838B2 (ja) | ドライバｉｃ圧着装置および圧着方法 | |
| JP4610150B2 (ja) | チップ実装装置 | |
| JP3270813B2 (ja) | 半導体装置とその製造方法 | |
| JP2011187699A (ja) | 半導体装置およびその製造方法 | |
| JP3759703B2 (ja) | Ｃｏｆフィルムを用いた半導体装置及びその製造方法 | |
| JPH065652A (ja) | ワイヤボンディング装置 | |
| JP4098178B2 (ja) | ボンディング装置および半導体装置の実装方法 | |
| JP3104438B2 (ja) | 部品実装装置 | |
| JPH09213746A (ja) | 実装装置 | |
| JP2797900B2 (ja) | 突起電極を有する半導体素子の実装方法 | |
| JP2024097401A (ja) | 半導体チップのアライメント方法、接合方法、半導体装置、並びに電子部品製造システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |