JP4036116B2 - 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法 - Google Patents

回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP4036116B2
JP4036116B2 JP2003048816A JP2003048816A JP4036116B2 JP 4036116 B2 JP4036116 B2 JP 4036116B2 JP 2003048816 A JP2003048816 A JP 2003048816A JP 2003048816 A JP2003048816 A JP 2003048816A JP 4036116 B2 JP4036116 B2 JP 4036116B2
Authority
JP
Japan
Prior art keywords
tape substrate
semiconductor chip
bonding stage
bonding
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003048816A
Other languages
English (en)
Other versions
JP2004259921A (ja
Inventor
道義 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003048816A priority Critical patent/JP4036116B2/ja
Priority to US10/785,708 priority patent/US7157308B2/en
Publication of JP2004259921A publication Critical patent/JP2004259921A/ja
Application granted granted Critical
Publication of JP4036116B2 publication Critical patent/JP4036116B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Description

【０００１】
【発明の属する技術分野】
本発明は、回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法に関し、特に、ＣＯＦ（チップ・オン・フィルム）におけるＦＤＢ（フェイス・ダウン・ボンディング）に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、例えば、特許文献１に開示されているように、加熱・加圧下でのＡｕ−Ａｕ接合により、ＣＯＦにおけるＦＤＢを実現する方法があった。
図１６は、従来の半導体装置の製造方法を示す断面図である。
【０００３】
図１６（ａ）において、テープ基板１１１には、インナーリードとしてＣｕ配線層１１２が形成され、Ｃｕ配線層１１２の周囲は保護膜１１３で覆われるとともに、Ｃｕ配線層１１２の露出部分はＡｕメッキ層１１４で覆われている。
なお、テープ基板１１１としては、例えば、ポリイミドフィルムなどを用いることができ、保護膜１１３としては、例えば、ソルダレジストなどを用いることができる。
【０００４】
一方、半導体チップ１１５には、パッド電極１１６が設けられ、パッド電極１１６の周囲は保護膜１１７で覆われるとともに、パッド電極１１６上には、高さＨ２のＡｕバンプ電極１１８が形成されている。
なお、パッド電極１１６としては、例えば、Ａｌなどを用いることができ、保護膜１１７としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
【０００５】
そして、半導体チップ１１５をテープ基板１１１に実装する場合、加熱されたボンディングステージ１０１上にテープ基板１１１を載置する。そして、図１６（ｂ）に示すように、半導体チップ１１５をボンディングヘッド１０２で吸着保持しながら、Ａｕメッキ層１１４で覆われたＣｕ配線層１１２上にＡｕバンプ電極１１８を押し付ける。
【０００６】
ここで、Ａｕメッキ層１１４で覆われたＣｕ配線層１１２上にＡｕバンプ電極１１８を押し付けると、Ａｕバンプ電極１１８下のテープ基板１１１が沈み込み、半導体チップ１１５のエッジ部と、Ａｕメッキ層１１４で覆われたＣｕ配線層１１２との間のクリアランスＣＬ２が減少するため、半導体チップ１１５のエッジ部がＡｕメッキ層１１４に接触することがある。
【０００７】
このため、従来の半導体装置では、半導体チップ１１５のエッジ部がＡｕメッキ層１１４に接触することを防止するため、Ａｕバンプ電極１１８の高さＨ２を高くしていた。
例えば、半導体チップ１１５をテープ基板１１１に実装した場合、半導体チップ１１５のエッジ部と、Ａｕメッキ層１１４で覆われたＣｕ配線層１１２との間のクリアランスＣＬ２は１０〜１２μｍ程度となり、半導体チップ１１５のエッジ部がＡｕメッキ層１１４に接触することを防止するため、Ａｕバンプ電極１１８の高さＨ２は２２．５μｍ程度に設定されていた。
【０００８】
【特許文献１】
特開２００１−２９８０４６号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、Ａｕバンプ電極１１８の高さＨ２を高くすると、Ａｕバンプ電極１１８は、１個の半導体チップ１１５当たり４００〜５００個程度設けられることもあり、コストアップの要因となるとともに、Ａｕバンプ電極１１８間の高さＨ２のバラツキが大きくなり、Ａｕバンプ電極１１８の接続信頼性が劣化するという問題があった。
【００１０】
そこで、本発明の目的は、バンプ電極の高さを抑制しつつ、半導体チップのエッジ部と回路基板のリード端子との間のクリアランスを増加させることが可能な回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法を提供することである。
【００１１】
【課題を解決するための手段】
上述した課題を解決するために、請求項１記載の回路基板によれば、バンプ電極が形成されたチップを搭載するチップ搭載領域と、前記バンプ電極との接合部を避けるようにして前記チップ搭載領域の境界を跨いで沈み込むように凹部が形成されたテープ基板と、前記チップ搭載領域にかかるようにして、前記テープ基板上に形成されたリード端子とを備えることを特徴とする。
【００１２】
これにより、実装基板とチップ面との間の間隔を広げることなく、チップのエッジ部分から実装基板を遠ざけることが可能となる。
このため、チップと実装基板とを接合する電極の高さを高くすることなく、チップのエッジ部分が実装基板に接触することを防止することが可能となり、チップと実装基板との間の接続信頼性を向上させることが可能となる。
【００１３】
また、請求項２記載の半導体装置によれば、リード端子が形成されたテープ基板と、バンプ電極を介して前記リード端子に接合された半導体チップと、前記テープ基板に設けられ、前記バンプ電極との接合部を避けるようにして前記半導体チップのエッジ位置に対応して配置された凹部とを備えることを特徴とする。
これにより、回路基板が半導体チップのエッジ部分から遠ざかるように、回路基板を迂回させて構成することが可能となり、バンプ電極の高さを高くすることなく、半導体チップのエッジ部分が回路基板に接触することを防止することが可能となる。
【００１４】
このため、バンプ電極に使用される材料を減らして、コストダウンを図ることが可能となるとともに、バンプ電極間の高さの均一性を向上させて、半導体チップと回路基板との間の接続信頼性を向上させることが可能となる。
また、請求項３記載の半導体装置によれば、前記凹部は、前記リード端子と前記半導体チップのエッジ位置とが交差する位置を跨いで配置されていることを特徴とする。
【００１５】
これにより、回路基板に凹部を設けることで、回路基板上のリード端子を半導体チップのエッジ部分から遠ざけることが可能となり、半導体チップのエッジ部分が回路基板に接触した場合においても、半導体チップがリード端子とショートすることを防止することができる。
また、請求項４記載の半導体装置によれば、前記凹部は、前記バンプ電極と前記半導体チップのエッジ位置との間の領域を含むことを特徴とする。
【００１６】
これにより、凹部の位置がばらついた場合においても、バンプ電極の高さに影響を与えることなく、半導体チップのエッジ部分から実装基板を遠ざけることが可能となり、半導体チップのエッジ部分が回路基板に接触することを防止することが可能となる。
また、請求項５記載の半導体製造装置によれば、テープ基板を支えるボンディングステージと、半導体チップを保持しながら、前記テープ基板を軟化させる輻射熱を放射するボンディングヘッドと、前記ボンディングステージに設けられ、前記半導体チップのエッジ位置を跨ぐように配置された溝または孔のいずれか少なくとも一方と、前記ボンディングステージに設けられた溝または孔を吸引する吸引手段とを備えることを特徴とする。
【００１７】
これにより、ボンディングステージ上に回路基板を載置することで、半導体チップの搭載を可能としつつ、半導体チップのエッジ位置に対応して配置された凹部を回路基板に形成することが可能となる。
このため、製造工程および回路基板の複雑化を抑制しつつ、半導体チップのエッジ部と回路基板のリード端子との間のクリアランスを増加させることが可能となり、バンプ電極の高さを低減させて、コストダウンを図ることが可能となるとともに、バンプ電極間の高さの均一性を向上させて、半導体チップと回路基板との間の接続信頼性を向上させることが可能となる。
【００１８】
また、請求項６記載の半導体製造装置によれば、前記テープ基板の加熱状態に基づいて、前記吸引手段による吸引タイミングを制御する吸引制御手段とを備えることを特徴とする。
これにより、回路基板の変形による影響を回避しつつ、回路基板を軟化させることが可能となるとともに、回路基板のうち、半導体チップのエッジ位置に対応する部分を溝または孔内に引き込むことが可能となり、半導体チップのエッジ位置に対応して配置された凹部を効率よく形成することが可能となる。
【００１９】
また、請求項７記載の半導体製造装置によれば、前記テープ基板のうち、前記半導体チップのエッジ位置を跨ぐように配置された領域を局所的に加熱する加熱手段をさらに備えることを特徴とする。
これにより、回路基板全体の軟化を抑制しつつ、半導体チップのエッジ位置に対応する領域を効率よく軟化させることが可能となり、半導体チップのマウント精度の劣化を抑制しつつ、半導体チップのエッジ位置に対応して配置された凹部を効率よく形成することが可能となる。
【００２０】
また、請求項８記載の半導体製造装置によれば、前記加熱手段はレーザ照射手段であることを特徴とする。
これにより、半導体チップのエッジ位置に対応する領域を局所的に軟化させることが可能となり、半導体チップの搭載を可能としつつ、半導体チップのエッジ位置に対応して配置された凹部を効率よく形成することが可能となる。
【００２１】
また、請求項９記載の半導体製造装置によれば、半導体チップを保持するボンディングヘッドと、前記ボンディングヘッドの温度を制御する第１温度制御手段と、テープ基板を支えるボンディングステージと、前記ボンディングステージの温度を制御する第２温度制御手段と前記ボンディングステージに設けられ、前記半導体チップのエッジ位置を跨ぐように配置された吸引溝または吸引孔のいずれか少なくとも一方と、前記吸引溝または吸引孔を吸引する真空ポンプと、前記テープ基板をクランプするクランプ手段と、前記半導体チップの画像認識を行う第１画像認識手段と、前記テープ基板の画像認識を行う第２画像認識手段と、前記第２画像認識手段による画像認識結果に基づいて、前記ボンディングステージのＸ・Ｙ・θ方向の位置合わせを行う第１位置合わせ手段と、前記第１および第２画像認識手段による画像認識結果に基づいて、前記ボンディングヘッドのＸ・Ｙ・θ方向の位置合わせを行う第２位置合わせ手段と、前記第１位置合わせ手段によるボンディングステージの位置合わせ後に、前記ボンディングステージを前記テープ基板に押し付ける第１押し付け手段と、前記第２位置合わせ手段によるボンディングヘッドの位置合わせ後に、前記ボンディングヘッドで保持された半導体チップを前記テープ基板に押し付ける第２押し付け手段とを備えることを特徴とする。
【００２２】
これにより、テープ基板を軟化させることを可能としつつ、ボンディングステージ上にテープ基板を精度よく載置することが可能となり、ボンディングステージに形成された溝または孔内にテープ基板を引き込むことで、半導体チップのエッジ位置に対応して配置された凹部をテープ基板に精度よく形成することが可能となる。
【００２３】
このため、マウント精度を劣化させることなく、半導体チップのエッジ部とテープ基板のリード端子との間のクリアランスを増加させることが可能となり、バンプ電極の高さを低減させて、コストダウンを図ることが可能となるとともに、バンプ電極間の高さの均一性を向上させて、半導体チップとテープ基板との間の接続信頼性を向上させることが可能となる。
【００２４】
また、請求項１０記載の半導体製造装置によれば、前記溝または孔は、前記半導体チップに設けられたバンプ電極と前記半導体チップのエッジ位置との間の領域を含むことを特徴とする。
これにより、半導体チップの実装位置がばらついた場合においても、バンプ電極の高さに影響を与えることなく、半導体チップのエッジ部分から回路基板を遠ざけることが可能となり、半導体チップのエッジ部分が回路基板に接触することを防止することが可能となる。
【００２５】
また、請求項１１記載の半導体製造装置によれば、前記溝または孔は面取りまたはアール加工が施されていることを特徴とする。
これにより、ボンディングステージに形成された溝または孔内に回路基板が引き込まれた場合においても、回路基板が損傷を受けることを防止することが可能となる。
【００２６】
また、請求項１２記載の半導体装置の製造方法によれば、半導体チップのエッジ位置を跨ぐように溝または孔の少なくとも一方が配置されたボンディングステージを用いて、テープ基板の裏面を支える工程と、前記ボンディングステージに設けられた溝または孔を吸引する工程と、前記半導体チップを保持するボンディングヘッドから放射される輻射熱で前記テープ基板を軟化させた状態で前記溝または孔を吸引しながら、前記半導体チップを前記テープ基板上に搭載する工程と、前記テープ基板上に搭載された半導体チップを樹脂封止する工程とを備えることを特徴とする。
【００２７】
これにより、ボンディングステージ上に回路基板が固定された状態で、半導体チップを回路基板に搭載することが可能となるとともに、半導体チップのエッジ位置に対応して配置された凹部を回路基板に精度よく形成することが可能となる。
このため、半導体チップを回路基板上に精度よくマウントすることを可能としつつ、半導体チップのエッジ部と回路基板のリード端子との間のクリアランスを増加させることが可能となり、半導体チップと回路基板との間の接続信頼性を向上させることが可能となるとともに、半導体チップの接触不良を低減させることが可能となる。
【００２８】
また、請求項１３記載の半導体装置の製造方法によれば、テープ基板上のインナーリードの内側の領域に樹脂を塗布する工程と、半導体チップのエッジ位置を跨ぐように溝または孔の少なくとも一方が配置されたボンディングステージを用いて、前記テープ基板の裏面を支える工程と、前記ボンディングステージに設けられた溝または孔を吸引する工程と、前記半導体チップを保持するボンディングヘッドから放射される輻射熱で前記テープ基板を軟化させた状態で前記溝または孔を吸引しながら、前記半導体チップを前記テープ基板上に搭載する工程とを備えることを特徴とする。
【００２９】
これにより、ボンディングステージ上に回路基板が固定された状態で、半導体チップを回路基板に搭載することを可能としつつ、半導体チップのエッジ位置に対応して配置された凹部を回路基板に形成することが可能となるとともに、半導体チップを回路基板に搭載することで、半導体チップを樹脂封止することが可能となる。
【００３０】
このため、製造工程の簡略化を図りつつ、半導体チップのエッジ部と回路基板のリード端子との間のクリアランスを増加させることが可能となり、半導体チップと回路基板との間の接続信頼性を向上させることが可能となるとともに、半導体チップの接触不良を低減させることが可能となる。
また、請求項１４記載の半導体装置の製造方法によれば、半導体チップのエッジ位置を跨ぐように溝または孔の少なくとも一方が配置されたボンディングステージを用いて、テープ基板の裏面を支える工程と、前記半導体チップを保持するボンディングヘッドから放射される輻射熱で前記テープ基板を軟化させながら、前記半導体チップを前記テープ基板上に搭載する工程と、前記半導体チップの搭載後に、前記ボンディングステージに設けられた溝または孔を吸引する工程とを備えることを特徴とする。
【００３１】
これにより、半導体チップを回路基板に搭載することを可能としつつ、回路基板を十分に軟化させた状態で、ボンディングステージに設けられた溝または孔内に回路基板を引き込むことができ、半導体チップのエッジ位置に対応して配置された凹部を回路基板に効率よく形成することが可能となる。
このため、半導体チップのエッジ部と回路基板のリード端子との間のクリアランスを増加させて、バンプ電極の高さを低減させることが可能となり、バンプ電極のコストダウンを図ることが可能となるとともに、バンプ電極間の高さの均一性を向上させて、半導体チップと回路基板との間の接続信頼性を向上させることが可能となる。
【００３２】
また、請求項１５記載の半導体装置の製造方法によれば、前記溝または孔の吸引時に前記回路基板を加熱する工程をさらに備えることを特徴とする。
これにより、回路基板を軟化させることが可能となり、回路基板を溝または孔内に効率よく引き込むことを可能として、半導体チップのエッジ位置に対応して配置された凹部を効率よく形成することが可能となる。
【００３３】
また、請求項１６記載の半導体装置の製造方法によれば、バンプ電極が形成された半導体チップのエッジ位置を跨ぐとともに、前記バンプ電極との接合部を避けるようにしてように凹部が形成されたテープ基板を搬送する工程と、前記搬送されたテープ基板上に前記半導体チップを搭載する工程と、前記テープ基板上に搭載された半導体チップを樹脂封止する工程とを備えることを特徴とする。
【００３４】
このため、バンプ電極の高さを高くすることなく、半導体チップのエッジ部分が回路基板に接触することを防止することが可能となり、バンプ電極に使用される材料を減らして、コストダウンを図ることが可能となるとともに、バンプ電極間の高さの均一性を向上させて、半導体チップと回路基板との間の接続信頼性を向上させることが可能となる。
【００３５】
また、請求項１７記載の半導体装置の製造方法によれば、テープ基板を搬送する工程と、前記搬送されたテープ基板をクランプする工程と、前記テープ基板の画像認識を行う工程と、前記テープ基板の画像認識結果に基づいて、前記テープ基板を支えるボンディングステージのＸ・Ｙ・θ方向の位置合わせを行う工程と、前記位置合わせされたボンディングステージを前記テープ基板の裏面に押し付ける工程と、前記ボンディングステージに設けられた溝または孔を介して、半導体チップのエッジ位置を跨ぐように配置された領域を吸引する工程と、前記ボンディングステージに押し付けられたテープ基板および前記半導体チップの画像認識を行う工程と、前記テープ基板および前記半導体チップの画像認識結果に基づいて、前記半導体チップを保持するボンディングヘッドのＸ・Ｙ・θ方向の位置合わせを行う工程と、前記位置合わせされたボンディングヘッドで保持される半導体チップを前記テープ基板上に押し付ける工程と、前記ボンディングヘッドから放射される輻射熱を用いて、前記テープ基板をフォーミングする工程と、前記ボンディングヘッドの押し付けを解除する工程と、前記ボンディングステージの押し付けを解除する工程と、前記クランプを解除する工程とを備えることを特徴とする。
【００３６】
これにより、ボンディングステージ上にテープ基板を精度よく載置することを可能としつつ、半導体チップのエッジ位置近傍のテープ基板を効率よく軟化させることが可能となる。
このため、ボンディングステージに形成された溝または孔内にテープ基板を引き込むことにより、テープ基板全体の変形を抑制しつつ、半導体チップのエッジ位置に対応して配置された凹部をテープ基板に精度よく形成することが可能となる。
【００３７】
この結果、マウント精度の劣化および製造工程の複雑化を抑制しつつ、半導体チップのエッジ部とテープ基板のリード端子との間のクリアランスを増加させることが可能となり、バンプ電極の高さを低減させて、コストダウンを図ることが可能となるとともに、バンプ電極間の高さの均一性を向上させて、半導体チップとテープ基板との間の接続信頼性を向上させることが可能となる。
【００３８】
また、請求項１８記載の回路基板の製造方法によれば、テープ基板上にリード端子を形成する工程と、前記リード端子が形成されたテープ基板の金型成型を行うことにより、前記テープ基板上に実装される半導体チップのエッジ位置を跨ぐように配置された凹部を形成する工程とを備えることを特徴とする。
これにより、製造工程の複雑化を抑制しつつ、半導体チップのエッジ位置に対応して配置された凹部を回路基板に安定して形成することができ、スループットの劣化を抑制しつつ、半導体チップのエッジ部と回路基板のリード端子との間のクリアランスを増大することが可能となる。
【００３９】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその製造方法について、図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体製造装置の概略構成を示す斜視図である。
【００４０】
図１において、テープ基板１上には、半導体チップ４を搭載する半導体チップ搭載領域２が設けられるとともに、半導体チップ搭載領域２にかかるように、インナーリード３が形成されている。なお、テープ基板１は、例えば、ポリイミドフィルムなどで構成することができ、インナーリード３は、例えば、ＡｕメッキされたＣｕ配線層で構成することができる。
【００４１】
そして、テープ基板１の上方には、半導体チップ４を吸着するボンディングヘッド１２が設けられ、ボンディングヘッド１２にはヒータ１１が取り付けられている。そして、ボンディングヘッド１２は、半導体チップ４を吸引する真空ポンプ１４に接続されるとともに、ヒータ１１は、ボンディングヘッド１２の温度を制御する温度制御装置１３に接続されている。
【００４２】
また、テープ基板１の上方には、テープ基板１および半導体チップ４の画像認識を行うカメラ２０ａが設けられ、ボンディングヘッド１２は、カメラ２０ａによる画像認識結果に基づいて、ＸＹ方向の位置およびＸＹ面内での回転角θが制御される。
また、テープ基板１の下方には、テープ基板１の半導体チップ搭載領域２を固定するボンディングステージ１６が設けられるとともに、ボンディングステージ１６上には吸引溝１７が設けられ、この吸引溝１７は半導体チップ搭載領域２の境界に対応して配置されている。
【００４３】
そして、ボンディングステージ１６は、吸引溝１７内を吸引する真空ポンプ１８に接続されるとともに、ボンディングステージ１６には、ヒータ１５が取り付けられ、ヒータ１５は、ボンディングステージ１６の温度を制御する温度制御装置１９に接続されている。
また、テープ基板１の下方には、テープ基板１の画像認識を行うカメラ２０ｂが設けられ、ボンディングステージ１６は、カメラ２０ｂによる画像認識結果に基づいて、ＸＹ方向の位置およびＸＹ面内での回転角θが制御される。
【００４４】
さらに、テープ基板１の上下には、半導体チップ搭載領域２の周囲を上下から挟み込むことにより、テープ基板１をクランプするテープ押え枠２１ａ、２１ｂがそれぞれ設けられている。
なお、図１の実施形態では、ボンディングステージ１６上に吸引溝１７を設ける方法について示したが、半導体チップ搭載領域２の境界に対応して吸引孔を配置するようにしてもよく、吸引溝または吸引孔は、インナーリード３の存在領域に対応して配置してもよい。
【００４５】
図２は、本発明の第１実施形態に係る半導体装置の製造方法を示すフローチャートである。
図２において、ヒータ１１がオンされ、温度制御装置１３によりボンディングヘッド１２の温度が調整されるとともに、真空ポンプ１４がオンされ、半導体チップ４がボンディングヘッド１２で吸着保持されている。また、ヒータ１５がオンされ、温度制御装置１９によりボンディングステージ１６の温度が調整されている。
【００４６】
そして、テープ基板１が搬送されると、テープ押え枠２１ａを下降させるとともに、テープ押え枠２１ｂを上昇させることにより、半導体チップ搭載領域２の周囲を上下から挟み込み、テープ基板１をクランプする（ステップＳ１）。
ここで、テープ押え枠２１ａ、２１ｂを用いてテープ基板１をクランプすることにより、ボンディングステージ１６でテープ基板１を支えることなく、テープ基板１の半導体チップ搭載領域２を平らに固定することが可能となる。
【００４７】
このため、テープ基板１の画像認識を精度よく行うことが可能となり、ボンディングステージ１６の位置合わせを精度よく行うことが可能となるとともに、ボンディングステージ１６をθ方向にも移動可能とすることで、テープ基板１のθ方向の位置ずれにも対応することが可能となる。
次に、ボンディングステージ１６の位置合わせが完了すると、ボンディングステージ１６を上昇させて、ボンディングステージ１６をテープ基板１の裏面に押し付けるとともに、真空ポンプ１８をオンし、吸引溝１７を介し、テープ基板１を吸引する（ステップＳ４）。
【００４８】
ここで、吸引溝１７は、半導体チップ搭載領域２の境界に対応して配置されているので、テープ基板１の半導体チップ搭載領域２の境界部分を効率よく吸引することができる。
次に、テープ押え枠２１ａの枠内にカメラ２０ａを移動させ、カメラ２０ａを用いてテープ基板１および半導体チップ４の画像認識を行う（ステップＳ５、Ｓ６）。そして、テープ基板１および半導体チップ４の像認識結果に基づいて、ボンディングヘッド１２のＸ・Ｙ・θ方向の位置合わせを行う。
【００４９】
次に、ボンディングヘッド１２の位置合わせが完了すると、ボンディングヘッド１２を下降させ、ボンディングステージ１６により吸着保持されている半導体チップ４をテープ基板１上に搭載する（ステップＳ７）。
次に、ボンディングヘッド１２から放射される輻射熱を用いることにより、テープ基板１を軟化させ、吸引溝１７で吸引されている半導体チップ搭載領域２の境界部分を吸引溝１７内に引き込ませることにより、半導体チップ搭載領域２の境界位置を湾曲させる（ステップＳ８）。
【００５０】
ここで、半導体チップ搭載領域２の境界位置を湾曲させることにより、半導体チップ４をテープ基板１上に搭載した際に、テープ基板１を半導体チップ４のエッジ部から遠ざけることが可能となり、半導体チップ４のエッジ部とテープ基板１との間のクリアランスを増加させることが可能となる。
また、ボンディングヘッド１２から放射される輻射熱を用いることにより、半導体チップ搭載領域２の境界部分を効率よく軟化させることが可能となり、熱によるテープ基板１全体の変形を抑制して、半導体チップ４のマウント精度の劣化を抑制することが可能となる。
【００５１】
次に、テープ基板１のフォーミングが完了すると、ボンディングヘッド１２を上昇させるとともに（ステップＳ９）、ボンディングステージ１６を降下させ（ステップＳ１０）、テープ基板１のクランプを解除して（ステップＳ１１）、テープ基板１を搬送する（ステップＳ１２）。
なお、吸引溝１７による真空吸着のタイミングは、テープ基板１の軟化状態や変形状態を考慮して変更することができる。
【００５２】
図３は、本発明の一実施形態に係る真空吸着のタイミングの変形例を示すタイミングチャートである。
図３（ａ）において、ボンディングステージ１６を上昇させた後、テープ基板１の画像認識を行う前に、吸引溝１７を介してテープ基板１を真空吸着するとともに、ボンディングヘッド１２を上昇させた後、ボンディングステージ１６を下降させる前に、真空吸着を解除する。
【００５３】
これにより、テープ基板１がボンディングステージ１６上に固定された状態で、テープ基板１の画像認識を行うことが可能となり、ボンディングステージ１６の位置合わせ精度を向上させることが可能となる。
次に、図３（ｂ）において、ボンディングステージ１６の位置合わせを行った後、ボンディングステージ１６を上昇させる前に、吸引溝１７を介してテープ基板１を真空吸着するとともに、ボンディングヘッド１２を上昇させた後、ボンディングステージ１６を下降させる前に、真空吸着を解除する。
【００５４】
これにより、ボンディングステージ１６の熱でテープ基板１が変形する前に、テープ基板１をボンディングステージ１６上に固定することが可能となるとともに、テープ基板１がボンディングステージ１６上に固定された状態で、テープ基板１の画像認識を行うことが可能となり、ボンディングステージ１６の位置合わせ精度をより一層向上させることが可能となる。
【００５５】
なお、図３（ｃ）に示すように、図３（ｂ）において、ボンディングステージ１６を上昇させながら、テープ基板１を真空吸着するようにしてもよい。
次に、図３（ｄ）において、半導体チップ４の画像認識を行った後、ボンディングヘッド１２を下降させる前に、吸引溝１７を介してテープ基板１を真空吸着するとともに、ボンディングヘッド１２を上昇させた後、ボンディングステージ１６を下降させる前に、真空吸着を解除する。
【００５６】
これにより、ボンディングヘッド１２から放射される輻射熱でテープ基板１を軟化させながら、テープ基板１を吸引溝１７内に吸引することが可能となり、半導体チップ４のエッジ部に対応させて、テープ基板１を効率よく湾曲させることが可能となる。
次に、図３（ｅ）において、ボンディングヘッド１２を下降させた後、ボンディングヘッド１２を上昇させる前に、吸引溝１７を介してテープ基板１を真空吸着するとともに、ボンディングヘッド１２を上昇させた後、ボンディングステージ１６を下降させる前に、真空吸着を解除する。
【００５７】
これにより、ボンディングヘッド１２から放射される輻射熱でテープ基板１を十分に軟化させてから、テープ基板１を吸引溝１７内に吸引することが可能となり、半導体チップ４のエッジ部に対応させて、テープ基板１を効率よく湾曲させることが可能となる。
なお、図３（ｆ）〜図３（ｈ）に示すように、図３（ａ）〜図３（ｃ）において、ボンディングヘッド１２を下降させた後、ボンディングヘッド１２を上昇させる前に、真空吸着を解除してもよく、また、図３（ｉ）〜図３（ｋ）に示すように、ボンディングヘッド１２を上昇させながら、真空吸着を解除してもよい。
【００５８】
これにより、ボンディングヘッド１２の輻射熱がテープ基板１に放射される量を制御することが可能となり、吸引溝１７内へのテープ基板１の引込量を容易に調整することが可能となる。
また、図３（ｌ）に示すように、テープ基板１を吸引溝１７内への真空吸着することなく、ボンディングヘッド１２の輻射熱により、テープ基板１を吸引溝１７の方向に撓ませるようにしてもよい。
【００５９】
図４、５は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
図４（ａ）において、テープ基板３１には、インナーリードとしてＣｕ配線層３２が形成され、Ｃｕ配線層３２の周囲は保護膜３３で覆われるとともに、Ｃｕ配線層３２の露出部分はＡｕメッキ層３４で覆われている。
【００６０】
なお、テープ基板３１としては、例えば、ポリイミドフィルムなどを用いることができ、保護膜３３としては、例えば、ソルダレジストなどを用いることができる。
一方、半導体チップ３５には、パッド電極３６が設けられ、パッド電極３６の周囲は保護膜３７で覆われるとともに、パッド電極３６上には、高さＨ１のＡｕバンプ電極３８が形成されている。
【００６１】
なお、パッド電極３６としては、例えば、Ａｌなどを用いることができ、保護膜３７としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。また、Ａｕバンプ電極３８の代わり、Ａｕメッキまたはハンダメッキなどの被膜処理が施されたＣｕバンプ電極やＮｉバンプ電極、あるいはハンダバンプなどを用いるようにしてもよい。
【００６２】
そして、テープ基板３１が搬送されると、テープ押え枠２１ａを下降させるとともに、テープ押え枠２１ｂを上昇させることにより、テープ基板３１をクランプする。
そして、ボンディングステージ１６をヒータ１５で加熱しながら、ボンディングステージ１６をテープ基板３１に押し付け、テープ基板３１を軟化させる。
【００６３】
なお、ボンディングステージ１６をテープ基板３１に押し付ける場合、半導体チップ３５のエッジ部分が吸引溝１７上にくるように、ボンディングステージ１６の位置合わせを行う。
ここで、テープ押え枠２１ａ、２１ｂを用いてテープ基板２１をクランプすることにより、ボンディングステージ１６でテープ基板２１を支えることなく、テープ基板２１を平らに固定することが可能となり、ボンディングステージ１６の位置合わせを精度よく行うことが可能となる。
【００６４】
また、Ａｕバンプ電極３８が配置されるテープ面を沈み込ませることなく、半導体チップ３５のエッジ部分でテープ面を沈み込ませることが可能な位置に、吸引溝１７を配置することができ、例えば、Ａｕバンプ電極３８と半導体チップ３５のエッジ位置との間の領域が吸引溝１７上にくるように配置してもよい。また、吸引溝１７の代わりに、吸引孔を設けるようにしてもよく、吸引溝と吸引孔とを混在させて配置するようにしてもよい。
【００６５】
そして、図４（ｂ）に示すように、吸引溝１７を介してテープ基板３１を吸引することにより、半導体チップ搭載領域の境界部分を吸引溝１７内に引き込ませ、半導体チップ３５のエッジ部分に対応して配置された湾曲部３１ａをテープ基板３１に形成する。
そして、図５（ａ）に示すように、ボンディングヘッド１２で吸着保持された半導体チップ３５をテープ基板３１上に搬送し、Ａｕメッキ層３４で覆われたＣｕ配線層３２上にＡｕバンプ電極３８を押し付けることにより、Ａｕバンプ電極３８とＡｕメッキ層３４とを接合する。
【００６６】
そして、図５（ｂ）に示すように、ボンディングヘッド１２およびボンディングステージ１６を除去するとともに、テープ押え枠２１ａ、２１ｂによるクランプを解除する。
そして、図５（ｃ）に示すように、テープ基板３１に搭載された半導体チップ３５の周囲に樹脂３９を注入することにより、半導体チップ３５を封止する。
【００６７】
ここで、テープ基板３１には、半導体チップ３５のエッジ部分に対応して湾曲部３１ａが形成されるので、テープ基板３１が半導体チップ３５のエッジ部分から遠ざかるように、テープ基板３１を逃がすことが可能となり、Ａｕバンプ電極３８下のテープ基板３１が沈み込んだ場合においても、半導体チップ３５のエッジ部とテープ基板３１との間のクリアランスＣＬ１を確保することが可能となる。
【００６８】
また、半導体チップ３５をテープ基板３１に搭載する前に、吸引溝１７を介してテープ基板３１を吸引することにより、ボンディングステージ１６上にテープ基板３１が固定された状態で、半導体チップ３５をテープ基板３１に搭載することが可能となるとともに、テープ基板３１に湾曲部３１ａを精度よく形成することが可能となる。
【００６９】
このため、半導体チップ３５をテープ基板３１上に精度よくマウントすることを可能としつつ、Ａｕバンプ電極３８の高さＨ１を低くすることが可能となり、コストダウンを図りつつ、半導体チップ３５とテープ基板３１との間の接続信頼性を向上させることが可能となるとともに、半導体チップ３５の接触不良を低減させることが可能となる。
【００７０】
図６、７は、本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
図６（ａ）において、テープ基板４１には、インナーリードとしてＣｕ配線層４２が形成され、Ｃｕ配線層４２の周囲は保護膜４３で覆われるとともに、Ｃｕ配線層４２の露出部分はＡｕメッキ層４４で覆われている。
【００７１】
一方、半導体チップ４５には、パッド電極４６が設けられ、パッド電極４６の周囲は保護膜４７で覆われるとともに、パッド電極４６上には、Ａｕバンプ電極４８が形成されている。
そして、テープ基板４１が搬送されると、テープ押え枠４１ａを下降させるとともに、テープ押え枠４１ｂを上昇させることにより、テープ基板４１をクランプする。
【００７２】
そして、ボンディングステージ４６をヒータ４５で加熱しながら、ボンディングステージ４６をテープ基板４１に押し付け、テープ基板４１を軟化させる。
なお、ボンディングステージ４６をテープ基板４１に押し付ける場合、半導体チップ４５のエッジ部分が吸引溝１７上にくるように、ボンディングステージ４６の位置合わせを行う。
【００７３】
そして、図６（ｂ）に示すように、ボンディングヘッド１２で吸着保持された半導体チップ４５をテープ基板４１上に搬送し、Ａｕメッキ層４４で覆われたＣｕ配線層４２上にＡｕバンプ電極４８を押し付けることにより、Ａｕバンプ電極４８とＡｕメッキ層４４とを接合する。
そして、図７（ａ）に示すように、吸引溝１７を介してテープ基板４１を吸引することにより、半導体チップ搭載領域の境界部分を吸引溝１７内に引き込ませ、半導体チップ４５のエッジ部分に対応して配置された湾曲部４１ａをテープ基板４１に形成する。
【００７４】
そして、図７（ｂ）に示すように、ボンディングヘッド１２およびボンディングステージ１６を除去するとともに、テープ押え枠２１ａ、２１ｂによるクランプを解除する。
そして、図７（ｃ）に示すように、テープ基板４１に搭載された半導体チップ４５の周囲に樹脂４９を注入することにより、半導体チップ４５を封止する。
【００７５】
ここで、テープ基板４１には、半導体チップ４５のエッジ部分に対応して湾曲部４１ａが形成されるので、Ａｕバンプ電極４８下のテープ基板４１が沈み込んだ場合においても、半導体チップ４５のエッジ部とテープ基板４１との間のクリアランスを確保することが可能となる。
また、半導体チップ４５をテープ基板４１に搭載した後に、吸引溝１７を介してテープ基板４１を吸引することにより、テープ基板４１を十分に軟化させた状態で、吸引溝１７内にテープ基板４１を引き込むことができ、半導体チップ４５のエッジ位置に対応して配置された湾曲部４１ａを、テープ基板４１に効率よく形成することが可能となる。
【００７６】
このため、半導体チップ４５のエッジ部とテープ基板４１との間のクリアランスを増加させて、Ａｕバンプ電極４８の高さを低減させることが可能となり、Ａｕバンプ電極４８のコストダウンを図ることが可能となるとともに、Ａｕバンプ電極４８間の高さの均一性を向上させて、半導体チップ４５とテープ基板４１との間の接続信頼性を向上させることが可能となる。
【００７７】
図８、９は、本発明の第４実施形態に係る半導体装置の製造方法を示す断面図である。
図８（ａ）において、テープ基板５１には、インナーリードとしてＣｕ配線層５２が形成され、Ｃｕ配線層５２の周囲は保護膜５３で覆われるとともに、Ｃｕ配線層５２の露出部分はＡｕメッキ層５４で覆われている。
【００７８】
一方、半導体チップ５５には、パッド電極５６が設けられ、パッド電極５６の周囲は保護膜５７で覆われるとともに、パッド電極５６上には、Ａｕバンプ電極５８が形成されている。
そして、テープ基板５１が搬送されると、テープ押え枠２１ａを下降させるとともに、テープ押え枠２１ｂを上昇させることにより、テープ基板５１をクランプする。
【００７９】
そして、ボンディングステージ１６をヒータ１５で加熱しながら、ボンディングステージ１６をテープ基板５１に押し付け、テープ基板５１を軟化させるとともに、Ｃｕ配線層５２の内側に封止樹脂５９を塗布する。
なお、ボンディングステージ１６をテープ基板５１に押し付ける場合、半導体チップ５５のエッジ部分が吸引溝１７上にくるように、ボンディングステージ１６の位置合わせを行う。
【００８０】
そして、図８（ｂ）に示すように、吸引溝１７を介してテープ基板５１を吸引することにより、半導体チップ搭載領域の境界部分を吸引溝１７内に引き込ませ、半導体チップ５５のエッジ部分に対応して配置された湾曲部５１ａをテープ基板５１に形成する。
そして、図９（ａ）に示すように、ボンディングヘッド１２で吸着保持された半導体チップ５５をテープ基板５１上に搬送し、Ａｕメッキ層５４で覆われたＣｕ配線層５２上にＡｕバンプ電極５８を押し付けることにより、Ａｕバンプ電極５８とＡｕメッキ層５４とを接合するとともに、テープ基板５１に搭載された半導体チップ５５の周囲を封止樹脂５９で封止する。
【００８１】
そして、図９（ｂ）に示すように、ボンディングヘッド１２およびボンディングステージ１６を除去するとともに、テープ押え枠２１ａ、２１ｂによるクランプを解除する。
ここで、テープ基板５１には、半導体チップ５５のエッジ部分に対応して湾曲部５１ａが形成されるので、Ａｕバンプ電極５８下のテープ基板５１が沈み込んだ場合においても、半導体チップ５５のエッジ部とテープ基板５１との間のクリアランスを確保することが可能となる。
【００８２】
また、テープ基板５１上に封止樹脂５９を塗布してから、半導体チップ５５をテープ基板５１上に搭載することにより、Ａｕバンプ電極５８とＡｕメッキ層５４とを接合する際に、半導体チップ５５を封止樹脂５９で封止することが可能となる。
このため、半導体チップ５５をテープ基板５１上に搭載した後に、半導体チップ５５を封止樹脂で封止する必要がなくなるとともに、半導体チップ５５のエッジ部とテープ基板５１との間のクリアランスを増加させることが可能となり、製造工程の簡略化を図りつつ、半導体チップ５５とテープ基板５１との間の接続信頼性を向上させることが可能となるとともに、半導体チップ５５の接触不良を低減させることが可能となる。
【００８３】
図１０は、本発明の一実施形態に係るテープ基板のフォーミング状態を示す図である。なお、図１０（ａ）は、フォーミングなしのテープ基板の表面状態をレーザ段差計で観察した時の斜視図、図１０（ｂ）は、図１０（ａ）のＡ−Ａ線で切断した断面図、図１０（ｃ）は、フォーミングありのテープ基板の表面状態をレーザ段差計で観察した時の斜視図、図１０（ｄ）は、図１０（ｃ）のＢ−Ｂ線で切断した断面図である。
【００８４】
図１０（ａ）および図１０（ｂ）において、テープ基板のフォーミングを行わない場合には、テープ基板の表面はほぼ平らであることがわかる。
一方、図１０（ｃ）および図１０（ｃ）において、図１の吸引溝１７による吸引およびボンディングヘッド１２からの輻射熱により、テープ基板のフォーミングを行った場合には、約２０μｍの段差がテープ基板上に形成されていることがわかる。
【００８５】
このため、テープ基板のフォーミングを行うことにより、半導体チップのエッジ部分に対応して配置された凹部をテープ基板に形成することが可能となり、半導体チップのエッジ部分とテープ基板との間のクリアランスを増大させることができる。
図１１は、本発明の第５実施形態に係る半導体製造装置の概略構成を示す斜視図である。
【００８６】
図１１において、テープ基板６１上には、半導体チップ６４を搭載する半導体チップ搭載領域６２が設けられるとともに、半導体チップ搭載領域６２にかかるように、インナーリード６３が形成され、さらに、半導体チップ搭載領域６２の境界には凹部６１ａが形成されている。
そして、テープ基板６１の上方には、半導体チップ６４を吸着するボンディングヘッド７２が設けられ、ボンディングヘッド７２にはヒータ７１が取り付けられている。そして、ボンディングヘッド７２は、半導体チップ６４を吸引する真空ポンプ７４に接続されるとともに、ヒータ７１は、ボンディングヘッド７２の温度を制御する温度制御装置７３に接続されている。
【００８７】
また、テープ基板７１の上方には、テープ基板６１および半導体チップ６４の画像認識を行うカメラ７８が設けられ、ボンディングヘッド７２は、カメラ７８による画像認識結果に基づいて、ＸＹ方向の位置およびＸＹ面内での回転角θが制御される。
また、テープ基板６１の下方には、テープ基板６１の半導体チップ搭載領域６２を固定するボンディングステージ７６が設けられるとともに、ボンディングステージ７６にはヒータ７５が取り付けられ、ヒータ７５は、ボンディングステージ７６の温度を制御する温度制御装置７７に接続されている。
【００８８】
図１２は、本発明の第５実施形態に係る半導体装置の製造方法を示すフローチャートである。
図１２において、ヒータ７１がオンされ、温度制御装置７３によりボンディングヘッド７２の温度が調整されるとともに、真空ポンプ７４がオンされ、半導体チップ６４がボンディングヘッド７２で吸着保持されている。また、ヒータ７５がオンされ、温度制御装置７７によりボンディングステージ７６の温度が調整されている。
【００８９】
そして、テープ基板６１が搬送されると、ボンディングステージ７６の位置を補正した後（ステップＳ１１）、ボンディングステージ７６を上昇させて、ボンディングステージ７６をテープ基板６１の裏面に押し付けるとともに、テープ基板６１を真空吸着して固定する（ステップＳ１２）。
次に、ボンディングステージ７６の上方にカメラ７８を移動させ、カメラ７８を用いてテープ基板６１および半導体チップ６４の画像認識を行う（ステップＳ１３、Ｓ１４）。そして、テープ基板６１および半導体チップ６４の像認識結果に基づいて、ボンディングヘッド７２のＸ・Ｙ・θ方向の位置合わせを行う。
【００９０】
次に、ボンディングヘッド７２の位置合わせが完了すると、ボンディングヘッド７２を下降させ、ボンディングステージ７６により吸着保持されている半導体チップ６４をテープ基板６１上に搭載する（ステップＳ１５）。
ここで、半導体チップ搭載領域６２の境界には凹部６１ａが予め形成されているので、半導体チップ６４をテープ基板６１上に搭載した場合においても、テープ基板６１を半導体チップ６４のエッジ部から遠ざけることが可能となり、半導体チップ６４のエッジ部とテープ基板６１との間のクリアランスを増加させることが可能となる。
【００９１】
次に、ボンディングヘッド７２から放射される輻射熱を用いることにより、テープ基板６１をフォーミングする（ステップＳ１６）。
次に、テープ基板６１のフォーミングが完了すると、ボンディングヘッド７２を上昇させるとともに（ステップＳ１７）、ボンディングステージ７６を降下させ（ステップＳ１８）、テープ基板６１を搬送する（ステップＳ１９）。
【００９２】
図１３〜１５は、本発明の第６実施形態に係る半導体装置の製造方法を示す断面図である。
図１３（ａ）において、テープ基板８１には、インナーリードとしてＣｕ配線層８２が形成され、Ｃｕ配線層８２の周囲は保護膜８３で覆われるとともに、Ｃｕ配線層８２の露出部分はＡｕメッキ層８４で覆われている。
【００９３】
一方、金型９１ａには、半導体チップ８５のエッジ部分に対応して配置された凸部９２ａが設けられるとともに、金型９１ｂには、凸部９２ａをはめ込み可能な凹部９２ｂが設けられている。
そして、図１３（ｂ）に示すように、テープ基板８１の半導体チップ搭載領域の境界に凸部９２ａが配置されるようにして、金型９１ａ、９１ｂでテープ基板８１を挟み込み、半導体チップ８５のエッジ部分に対応して配置された凹部８１ａをテープ基板８１に形成する。
【００９４】
一方、図１４（ａ）において、半導体チップ８５には、パッド電極８６が設けられ、パッド電極８６の周囲は保護膜８７で覆われるとともに、パッド電極８６上には、Ａｕバンプ電極８８が形成されている。そして、ボンディングステージ７６をヒータ７５で加熱しながら、凹部８１ａが形成されたテープ基板８１にボンディングステージ７６を押し付ける。
【００９５】
そして、図１４（ｂ）に示すように、ボンディングヘッド７２で吸着保持された半導体チップ８５をテープ基板８１上に搬送し、Ａｕメッキ層８４で覆われたＣｕ配線層８２上にＡｕバンプ電極８８を押し付けることにより、Ａｕバンプ電極８８とＡｕメッキ層８４とを接合する。
そして、図１５（ａ）に示すように、ボンディングヘッド７２およびボンディングステージ７６を除去し、図１５（ｂ）に示すように、テープ基板８１に搭載された半導体チップ８５の周囲に樹脂８９を注入することにより、半導体チップ８５を封止する。
【００９６】
ここで、テープ基板８１には、半導体チップ８５のエッジ部分に対応して凹部８１ａが予め形成されているので、Ａｕバンプ電極８８下のテープ基板８１が沈み込んだ場合においても、半導体チップ８５のエッジ部とテープ基板８１との間のクリアランスを確保することが可能となる。
また、金型成型を用いてテープ基板８１に凹部８１ａを予め形成することにより、半導体チップ８５の搭載時にテープ基板８１を軟化させる必要がなくなり、半導体チップ８５の搭載時のテープ基板８１の変形を抑制して、半導体チップ８５をテープ基板８１上に安定して搭載することが可能となる。
【００９７】
このため、半導体チップ８５をテープ基板８１上に精度よくマウントすることを可能としつつ、Ａｕバンプ電極８８の高さを低くすることが可能となり、コストダウンを図りつつ、半導体チップ８５とテープ基板８１との間の接続信頼性を向上させることが可能となるとともに、半導体チップ８５の接触不良を低減させることが可能となる。
【００９８】
【発明の効果】
以上説明したように、本発明によれば、半導体チップのエッジ部分を迂回するように回路基板を構成することにより、バンプ電極の高さを高くすることなく、半導体チップのエッジ部分が回路基板に接触することを防止することが可能となり、バンプ電極に使用される材料を減らして、コストダウンを図ることが可能となるとともに、バンプ電極間の高さの均一性を向上させて、半導体チップと回路基板との間の接続信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る半導体製造装置の概略構成を示す斜視図である。
【図２】 本発明の第１実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図３】 本発明の一実施形態に係る真空吸着のタイミングを示すタイミングチャートである。
【図４】 本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】 本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】 本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】 本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
【図８】 本発明の第４実施形態に係る半導体装置の製造方法を示す断面図である。
【図９】 本発明の第４実施形態に係る半導体装置の製造方法を示す断面図である。
【図１０】 本発明の一実施形態に係るテープ基板のフォーミング状態を示す図である。
【図１１】 本発明の第５実施形態に係る半導体製造装置の概略構成を示す斜視図である。
【図１２】 本発明の第５実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図１３】 本発明の第６実施形態に係る半導体装置の製造方法を示す断面図である。
【図１４】 本発明の第６実施形態に係る半導体装置の製造方法を示す断面図である。
【図１５】 本発明の第６実施形態に係る半導体装置の製造方法を示す断面図である。
【図１６】 従来の半導体装置の製造方法を示す断面図である。
【符号の説明】
１、３１、４１、５１、６１、８１ テープ基板、２、６２ 半導体チップ搭載領域、３、６３ インナーリード、４、３５、４５、５５、６４、８５ 半導体チップ、１１、１５、７１、７５ ヒータ、１２、７２ ボンディングヘッド、１３、１８、７３、７７ 温度制御装置、１４、１９、７４ 真空ポンプ、１６、７６ ボンディングステージ、１７ 吸引溝、２０ａ、２０ｂ、７８ カメラ、２１ａ、２１ｂ テープ押え枠、３２、４２、５２、８２ Ｃｕ配線層、３３、３７、４３、４７、５３、５７、８３、８７ 保護膜、３４、４４、５４、８４ Ａｕメッキ層、３６、４６、５６、８６ パッド電極、３８、４８、５８、８８ Ａｕバンプ電極、３１ａ、４１ａ、５１ａ、８１ａ 湾曲部、３９、４９、５９、８９ 封止樹脂、９１ａ、９１ｂ 金型、６１ａ、９２ａ 凸部、９２ｂ 凹部

Claims (18)

  1. バンプ電極が形成されたチップを搭載するチップ搭載領域と、
    前記バンプ電極との接合部を避けるようにして前記チップ搭載領域の境界を跨いで沈み込むように凹部が形成されたテープ基板と、
    前記チップ搭載領域にかかるようにして、前記テープ基板上に形成されたリード端子とを備えることを特徴とする回路基板。
  2. リード端子が形成されたテープ基板と、
    バンプ電極を介して前記リード端子に接合された半導体チップと、
    前記テープ基板に設けられ、前記バンプ電極との接合部を避けるようにして前記半導体チップのエッジ位置に対応して配置された凹部とを備えることを特徴とする半導体装置。
  3. 前記凹部は、前記リード端子と前記半導体チップのエッジ位置とが交差する位置を跨いで配置されていることを特徴とする請求項２記載の半導体装置。
  4. 前記凹部は、前記バンプ電極と前記半導体チップのエッジ位置との間の領域を含むことを特徴とする請求項２または３記載の半導体装置。
  5. テープ基板を支えるボンディングステージと、
    半導体チップを保持しながら、前記テープ基板を軟化させる輻射熱を放射するボンディングヘッドと、
    前記ボンディングステージに設けられ、前記半導体チップのエッジ位置を跨ぐように配置された溝または孔のいずれか少なくとも一方と、
    前記ボンディングステージに設けられた溝または孔を吸引する吸引手段とを備えることを特徴とする半導体製造装置。
  6. 前記テープ基板の加熱状態に基づいて、前記吸引手段による吸引タイミングを制御する吸引制御手段とを備えることを特徴とする請求項５記載の半導体製造装置。
  7. 前記テープ基板のうち、前記半導体チップのエッジ位置を跨ぐように配置された領域を局所的に加熱する加熱手段をさらに備えることを特徴とする請求項５または６記載の半導体製造装置。
  8. 前記加熱手段はレーザ照射手段であることを特徴とする請求項７記載の半導体製造装置。
  9. 半導体チップを保持するボンディングヘッドと、
    前記ボンディングヘッドの温度を制御する第１温度制御手段と、
    テープ基板を支えるボンディングステージと、
    前記ボンディングステージの温度を制御する第２温度制御手段と
    前記ボンディングステージに設けられ、前記半導体チップのエッジ位置を跨ぐように配置された吸引溝または吸引孔のいずれか少なくとも一方と、
    前記吸引溝または吸引孔を吸引する真空ポンプと、
    前記テープ基板をクランプするクランプ手段と、
    前記半導体チップの画像認識を行う第１画像認識手段と、
    前記テープ基板の画像認識を行う第２画像認識手段と、
    前記第２画像認識手段による画像認識結果に基づいて、前記ボンディングステージのＸ・Ｙ・θ方向の位置合わせを行う第１位置合わせ手段と、
    前記第１および第２画像認識手段による画像認識結果に基づいて、前記ボンディングヘッドのＸ・Ｙ・θ方向の位置合わせを行う第２位置合わせ手段と、
    前記第１位置合わせ手段によるボンディングステージの位置合わせ後に、前記ボンディングステージを前記テープ基板に押し付ける第１押し付け手段と、
    前記第２位置合わせ手段によるボンディングヘッドの位置合わせ後に、前記ボンディングヘッドで保持された半導体チップを前記テープ基板に押し付ける第２押し付け手段とを備えることを特徴とする半導体製造装置。
  10. 前記溝または孔は、前記半導体チップに設けられたバンプ電極と前記半導体チップのエッジ位置との間の領域を含むことを特徴とする請求項５〜９のいずれか１項記載の半導体製造装置。
  11. 前記溝または孔は面取りまたはアール加工が施されていることを特徴とする請求項５〜１０のいずれか１項記載の半導体製造装置。
  12. 半導体チップのエッジ位置を跨ぐように溝または孔の少なくとも一方が配置されたボンディングステージを用いて、テープ基板の裏面を支える工程と、
    前記ボンディングステージに設けられた溝または孔を吸引する工程と、
    前記半導体チップを保持するボンディングヘッドから放射される輻射熱で前記テープ基板を軟化させた状態で前記溝または孔を吸引しながら、前記半導体チップを前記テープ基板上に搭載する工程と、
    前記テープ基板上に搭載された半導体チップを樹脂封止する工程とを備えることを特徴とする半導体装置の製造方法。
  13. テープ基板上のインナーリードの内側の領域に樹脂を塗布する工程と、
    半導体チップのエッジ位置を跨ぐように溝または孔の少なくとも一方が配置されたボンディングステージを用いて、前記テープ基板の裏面を支える工程と、
    前記ボンディングステージに設けられた溝または孔を吸引する工程と、
    前記半導体チップを保持するボンディングヘッドから放射される輻射熱で前記テープ基板を軟化させた状態で前記溝または孔を吸引しながら、前記半導体チップを前記テープ基板上に搭載する工程とを備えることを特徴とする半導体装置の製造方法。
  14. 半導体チップのエッジ位置を跨ぐように溝または孔の少なくとも一方が配置されたボンディングステージを用いて、テープ基板の裏面を支える工程と、
    前記半導体チップを保持するボンディングヘッドから放射される輻射熱で前記テープ基板を軟化させながら、前記半導体チップを前記テープ基板上に搭載する工程と、
    前記半導体チップの搭載後に、前記ボンディングステージに設けられた溝または孔を吸引する工程とを備えることを特徴とする半導体装置の製造方法。
  15. 前記溝または孔の吸引時に前記回路基板を加熱する工程をさらに備えることを特徴とする請求項１２〜１４のいずれか１項記載の半導体装置の製造方法。
  16. バンプ電極が形成された半導体チップのエッジ位置を跨ぐとともに、前記バンプ電極との接合部を避けるようにしてように凹部が形成されたテープ基板を搬送する工程と、
    前記搬送されたテープ基板上に前記半導体チップを搭載する工程と、
    前記テープ基板上に搭載された半導体チップを樹脂封止する工程とを備えることを特徴とする半導体装置の製造方法。
  17. テープ基板を搬送する工程と、
    前記搬送されたテープ基板をクランプする工程と、
    前記テープ基板の画像認識を行う工程と、
    前記テープ基板の画像認識結果に基づいて、前記テープ基板を支えるボンディングステージのＸ・Ｙ・θ方向の位置合わせを行う工程と、
    前記位置合わせされたボンディングステージを前記テープ基板の裏面に押し付ける工程と、
    前記ボンディングステージに設けられた溝または孔を介して、半導体チップのエッジ位置を跨ぐように配置された領域を吸引する工程と、
    前記ボンディングステージに押し付けられたテープ基板および前記半導体チップの画像認識を行う工程と、
    前記テープ基板および前記半導体チップの画像認識結果に基づいて、前記半導体チップを保持するボンディングヘッドのＸ・Ｙ・θ方向の位置合わせを行う工程と、
    前記位置合わせされたボンディングヘッドで保持される半導体チップを前記テープ基板上に押し付ける工程と、
    前記ボンディングヘッドから放射される輻射熱を用いて、前記テープ基板をフォーミングする工程と、
    前記ボンディングヘッドの押し付けを解除する工程と、
    前記ボンディングステージの押し付けを解除する工程と、
    前記クランプを解除する工程とを備えることを特徴とする半導体装置の製造方法。
  18. テープ基板上にリード端子を形成する工程と、
    前記リード端子が形成されたテープ基板の金型成型を行うことにより、前記テープ基板上に実装される半導体チップのエッジ位置を跨ぐように配置された凹部を形成する工程とを備えることを特徴とする回路基板の製造方法。
JP2003048816A 2003-02-26 2003-02-26 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法 Expired - Fee Related JP4036116B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003048816A JP4036116B2 (ja) 2003-02-26 2003-02-26 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法
US10/785,708 US7157308B2 (en) 2003-02-26 2004-02-24 Circuit substrates, semiconductor devices, semiconductor manufacturing apparatus methods for manufacturing circuit substrates, and methods for manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003048816A JP4036116B2 (ja) 2003-02-26 2003-02-26 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004259921A JP2004259921A (ja) 2004-09-16
JP4036116B2 true JP4036116B2 (ja) 2008-01-23

Family

ID=33114667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003048816A Expired - Fee Related JP4036116B2 (ja) 2003-02-26 2003-02-26 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7157308B2 (ja)
JP (1) JP4036116B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222298A (ja) * 2005-02-10 2006-08-24 Renesas Technology Corp 半導体装置およびその製造方法
JP4733441B2 (ja) * 2005-06-27 2011-07-27 アスリートＦａ株式会社 電子部品の接合装置
JP4755222B2 (ja) * 2008-05-16 2011-08-24 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2011210821A (ja) * 2010-03-29 2011-10-20 Renesas Electronics Corp 半導体装置とその製造方法
JP5612963B2 (ja) * 2010-08-20 2014-10-22 新光電気工業株式会社 電子部品実装装置および電子部品実装方法
US8502358B2 (en) * 2010-11-30 2013-08-06 Stats Chippac Ltd. Integrated circuit packaging system with multi-row leads and method of manufacture thereof
US8994048B2 (en) * 2010-12-09 2015-03-31 Stats Chippac, Ltd. Semiconductor device and method of forming recesses in substrate for same size or different sized die with vertical integration
KR102016480B1 (ko) * 2014-03-21 2019-10-21 삼성전기주식회사 진공 성형기, 이를 구비한 기판처리 시스템 및 이를 이용한 기판처리 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180800B2 (ja) * 1999-04-08 2001-06-25 カシオ計算機株式会社 半導体装置及びその製造方法
JP2001035886A (ja) 1999-07-23 2001-02-09 Nec Corp 半導体装置及びその製造方法
JP3209736B2 (ja) * 1999-11-09 2001-09-17 エヌイーシーマシナリー株式会社 ペレットピックアップ装置
JP2001223306A (ja) 2000-02-14 2001-08-17 Casio Micronics Co Ltd 半導体装置およびその製造方法
JP2001298046A (ja) 2000-04-14 2001-10-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3659133B2 (ja) 2000-06-23 2005-06-15 セイコーエプソン株式会社 半導体装置の製造方法
JP2002124536A (ja) 2000-10-13 2002-04-26 Misuzu Kogyo:Kk Ｉｃチップの接続構造

Also Published As

Publication number Publication date
US20040217456A1 (en) 2004-11-04
JP2004259921A (ja) 2004-09-16
US7157308B2 (en) 2007-01-02

Similar Documents

Publication Publication Date Title
US8136238B2 (en) Methods for manufacturing semiconductor devices
JP2008544554A (ja) 薄型可撓性基板を使用するフリップチップダイ組立体
JP4036116B2 (ja) 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法
JPH10173003A (ja) 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
TW201923963A (zh) 半導體製造裝置、半導體裝置之製造方法及夾頭
JPH07240435A (ja) 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置
JP3896017B2 (ja) 半導体実装体の製造方法、および半導体実装体の製造装置
JP3303832B2 (ja) フリップチップボンダー
JP3705159B2 (ja) 半導体装置の製造方法
JP4052144B2 (ja) 半導体装置の製造方法
JP2793766B2 (ja) 導電ペースト転写方法
JP4228839B2 (ja) ボンディング装置
JPH10173007A (ja) ベアチップ搭載装置
JP4572348B2 (ja) 半導体装置の製造方法および回路基板の製造方法
JP2004039802A (ja) 半導体装置の製造方法および半導体製造装置
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
JP2000349099A (ja) はんだ接合方法および、半導体装置の製造方法
JP5098939B2 (ja) ボンディング装置及びボンディング方法
JP2009004462A (ja) 半導体装置の実装方法
JP3348830B2 (ja) はんだバンプボンディング装置およびはんだバンプボンディング方法
JP2011187699A (ja) 半導体装置およびその製造方法
JP4098178B2 (ja) ボンディング装置および半導体装置の実装方法
JPH0236556A (ja) ピングリッドアレイおよび半導体素子塔載方法
JP3759703B2 (ja) Ｃｏｆフィルムを用いた半導体装置及びその製造方法
JPH10340927A (ja) 半導体装置の製造方法およびボンディング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131109

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees