JP2001298046A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器Info
- Publication number
- JP2001298046A JP2001298046A JP2000113424A JP2000113424A JP2001298046A JP 2001298046 A JP2001298046 A JP 2001298046A JP 2000113424 A JP2000113424 A JP 2000113424A JP 2000113424 A JP2000113424 A JP 2000113424A JP 2001298046 A JP2001298046 A JP 2001298046A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- semiconductor device
- wiring pattern
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 本発明の目的は、電極と配線パターンとを位
置精度よく電気的に接続し、かつ、信頼性の高い半導体
装置及びその製造方法を提供することにある。 【解決手段】 半導体装置の製造方法は、半導体チップ
１０に形成されてなる複数の電極１２と、基板２０に形
成されてなる配線パターン２２とを電気的に接続するた
めに前記半導体チップ１０と前記基板２０とを加熱する
半導体装置の製造方法であって、前記加熱による、前記
半導体チップ１０の膨張量と前記基板２０の膨張量とが
ほぼ等しくなるように、前記半導体チップ１０及び前記
基板２０を加熱する工程と、前記半導体チップ１０の前
記電極１２の形成された側の面を前記基板２０の配線パ
ターン２２が形成された面に対向させて、前記電極１２
と前記配線パターン２２とを電気的に接続する工程と、
を含む。
置精度よく電気的に接続し、かつ、信頼性の高い半導体
装置及びその製造方法を提供することにある。 【解決手段】 半導体装置の製造方法は、半導体チップ
１０に形成されてなる複数の電極１２と、基板２０に形
成されてなる配線パターン２２とを電気的に接続するた
めに前記半導体チップ１０と前記基板２０とを加熱する
半導体装置の製造方法であって、前記加熱による、前記
半導体チップ１０の膨張量と前記基板２０の膨張量とが
ほぼ等しくなるように、前記半導体チップ１０及び前記
基板２０を加熱する工程と、前記半導体チップ１０の前
記電極１２の形成された側の面を前記基板２０の配線パ
ターン２２が形成された面に対向させて、前記電極１２
と前記配線パターン２２とを電気的に接続する工程と、
を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】半導体チップを加熱して基板に搭載する
フェースダウンボンディングにおいては、半導体チップ
の電極と基板の配線パターンとの位置合わせの精度が重
要となる。特に、両者のボンディングピッチを狭ピッチ
化した場合や、半導体チップをより高温に加熱した場合
に、半導体チップの熱膨張による、電極と配線パターン
との位置ずれは無視できない。
フェースダウンボンディングにおいては、半導体チップ
の電極と基板の配線パターンとの位置合わせの精度が重
要となる。特に、両者のボンディングピッチを狭ピッチ
化した場合や、半導体チップをより高温に加熱した場合
に、半導体チップの熱膨張による、電極と配線パターン
との位置ずれは無視できない。
【０００３】本発明はこの問題点を解決するためのもの
であり、その目的は、電極と配線パターンとを位置精度
よく電気的に接続し、かつ、信頼性の高い半導体装置及
びその製造方法を提供することにある。
であり、その目的は、電極と配線パターンとを位置精度
よく電気的に接続し、かつ、信頼性の高い半導体装置及
びその製造方法を提供することにある。
【０００４】
【課題を解決するための手段】（１）本発明に係る半導
体装置の製造方法は、半導体チップに形成されてなる複
数の電極と、基板に形成されてなる配線パターンとを電
気的に接続するために前記半導体チップと前記基板とを
加熱する半導体装置の製造方法であって、前記加熱によ
る、前記半導体チップの膨張量と前記基板の膨張量とが
ほぼ等しくなるように、前記半導体チップ及び前記基板
を加熱する工程と、前記半導体チップの前記電極の形成
された側の面を前記基板の配線パターンが形成された面
に対向させて、前記電極と前記配線パターンとを電気的
に接続する工程と、を含む。
体装置の製造方法は、半導体チップに形成されてなる複
数の電極と、基板に形成されてなる配線パターンとを電
気的に接続するために前記半導体チップと前記基板とを
加熱する半導体装置の製造方法であって、前記加熱によ
る、前記半導体チップの膨張量と前記基板の膨張量とが
ほぼ等しくなるように、前記半導体チップ及び前記基板
を加熱する工程と、前記半導体チップの前記電極の形成
された側の面を前記基板の配線パターンが形成された面
に対向させて、前記電極と前記配線パターンとを電気的
に接続する工程と、を含む。
【０００５】本発明によれば、ボンディングのときに電
極と配線パターンとの位置合わせを正確に行うことがで
きる。したがって、位置精度よく電極と配線パターンと
を電気的に接続することができる。
極と配線パターンとの位置合わせを正確に行うことがで
きる。したがって、位置精度よく電極と配線パターンと
を電気的に接続することができる。
【０００６】（２）この半導体装置の製造方法におい
て、前記電極の端子ピッチと、前記配線パターンのボン
ディングピッチとが、加熱前にほぼ同じピッチに設定さ
れてもよい。
て、前記電極の端子ピッチと、前記配線パターンのボン
ディングピッチとが、加熱前にほぼ同じピッチに設定さ
れてもよい。
【０００７】これによれば、加熱前の段階で両者のピッ
チをほぼ同じに設定しておくので、ボンディング終了後
においても、半導体チップ及び基板の収縮量の差が原因
となるストレスを発生させることがない。したがって、
半導体装置の信頼性を高めることができる。
チをほぼ同じに設定しておくので、ボンディング終了後
においても、半導体チップ及び基板の収縮量の差が原因
となるストレスを発生させることがない。したがって、
半導体装置の信頼性を高めることができる。
【０００８】（３）この半導体装置の製造方法におい
て、前記半導体チップの熱膨張係数α 1と、前記基板の
熱膨張係数α2と、前記半導体チップの上昇温度ΔＴ
1と、前記基板の上昇温度ΔＴ2とが、 α1ΔＴ1＝α2ΔＴ2 の関係を有するように、前記半導体チップ及び前記基板
を加熱してもよい。
て、前記半導体チップの熱膨張係数α 1と、前記基板の
熱膨張係数α2と、前記半導体チップの上昇温度ΔＴ
1と、前記基板の上昇温度ΔＴ2とが、 α1ΔＴ1＝α2ΔＴ2 の関係を有するように、前記半導体チップ及び前記基板
を加熱してもよい。
【０００９】これによって、基板を加熱する温度を容易
に決定することができる。
に決定することができる。
【００１０】（４）この半導体装置の製造方法におい
て、前記電極上にバンプが形成されており、前記電極と
前記配線パターンを電気的に接続する工程で、前記バン
プを介して、前記電極と前記配線パターンとを電気的に
接続してもよい。
て、前記電極上にバンプが形成されており、前記電極と
前記配線パターンを電気的に接続する工程で、前記バン
プを介して、前記電極と前記配線パターンとを電気的に
接続してもよい。
【００１１】（５）この半導体装置の製造方法におい
て、前記バンプと前記配線パターンとが共晶合金を形成
して前記電極と前記配線パターンとを電気的に接続して
もよい。
て、前記バンプと前記配線パターンとが共晶合金を形成
して前記電極と前記配線パターンとを電気的に接続して
もよい。
【００１２】これによって、共晶合金を形成するために
半導体チップ及び基板を非常に高温に加熱する場合にお
いても、位置精度よくバンプと配線パターンとを電気的
に接続することができる。
半導体チップ及び基板を非常に高温に加熱する場合にお
いても、位置精度よくバンプと配線パターンとを電気的
に接続することができる。
【００１３】（６）本発明に係る半導体装置は、上記半
導体装置の製造方法によって製造されてなる。
導体装置の製造方法によって製造されてなる。
【００１４】（７）本発明に係る回路基板には、上記半
導体装置が搭載されている。
導体装置が搭載されている。
【００１５】（８）本発明に係る電子機器は、上記半導
体装置を有する。
体装置を有する。
【００１６】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。ただし、本発明は、
以下の実施の形態に限定されるものではない。
について図面を参照して説明する。ただし、本発明は、
以下の実施の形態に限定されるものではない。
【００１７】図１及び図２は、本実施の形態に係る半導
体装置の製造方法を説明するための図である。また、図
２は本実施の形態に係る半導体装置の一例を示す図であ
る。本実施の形態では、既に周知の半導体チップ１０及
び基板２０によって半導体装置を製造する。
体装置の製造方法を説明するための図である。また、図
２は本実施の形態に係る半導体装置の一例を示す図であ
る。本実施の形態では、既に周知の半導体チップ１０及
び基板２０によって半導体装置を製造する。
【００１８】半導体チップ１０は、その能動面（集積回
路形成面）に複数の電極１２が形成されている。複数の
電極１２は、半導体チップ１０の平面形状が矩形（正方
形又は長方形）である場合は、対向する２辺又は全ての
辺に沿って形成されていてもよい。あるいは、能動面の
中央に１列又は２列に並べて形成されてもよい。また、
一般的に、半導体チップ１０には、電極１２を避けて、
ポリイミド樹脂、ＳｉＮ、ＳｉＯ2などのパッシベーシ
ョン膜（図示しない）が形成されている。パッシベーシ
ョン膜は電気的な絶縁膜である。
路形成面）に複数の電極１２が形成されている。複数の
電極１２は、半導体チップ１０の平面形状が矩形（正方
形又は長方形）である場合は、対向する２辺又は全ての
辺に沿って形成されていてもよい。あるいは、能動面の
中央に１列又は２列に並べて形成されてもよい。また、
一般的に、半導体チップ１０には、電極１２を避けて、
ポリイミド樹脂、ＳｉＮ、ＳｉＯ2などのパッシベーシ
ョン膜（図示しない）が形成されている。パッシベーシ
ョン膜は電気的な絶縁膜である。
【００１９】図１に示すように、半導体チップ１０の電
極１２上に、バンプ１４が形成されてもよい。バンプ１
４は、ハンダボール、金ワイヤーボール、金メッキなど
によって形成されてもよい。バンプ１４は、本発明の必
須要件ではないが、半導体チップ１０をフェースダウン
ボンディングするときには、電極１２上にバンプ１４が
設けられることが多い。また、この場合に電極１２とバ
ンプ１４との間にバンプ金属の拡散防止層として、ニッ
ケル、クロム、チタン等を付加してもよい。
極１２上に、バンプ１４が形成されてもよい。バンプ１
４は、ハンダボール、金ワイヤーボール、金メッキなど
によって形成されてもよい。バンプ１４は、本発明の必
須要件ではないが、半導体チップ１０をフェースダウン
ボンディングするときには、電極１２上にバンプ１４が
設けられることが多い。また、この場合に電極１２とバ
ンプ１４との間にバンプ金属の拡散防止層として、ニッ
ケル、クロム、チタン等を付加してもよい。
【００２０】基板２０は、有機系又は無機系のいずれの
材料から形成されたものであってもよく、これらの複合
構造からなるものであってもよい。有機系の材料から形
成された基板２０として、例えばポリイミド樹脂からな
るフレキシブル基板が挙げられる。また、無機系の材料
から形成された基板２０として、例えばセラミック基板
やガラス基板が挙げられる。有機系及び無機系の材料の
複合構造として、例えばガラスエポキシ基板が挙げられ
る。また、基板２０として、多層基板やビルドアップ型
基板を用いてもよい。また、基板２０は、複数の半導体
チップ１０の搭載領域がマトリクス状に設けられたもの
を用いてもよい。
材料から形成されたものであってもよく、これらの複合
構造からなるものであってもよい。有機系の材料から形
成された基板２０として、例えばポリイミド樹脂からな
るフレキシブル基板が挙げられる。また、無機系の材料
から形成された基板２０として、例えばセラミック基板
やガラス基板が挙げられる。有機系及び無機系の材料の
複合構造として、例えばガラスエポキシ基板が挙げられ
る。また、基板２０として、多層基板やビルドアップ型
基板を用いてもよい。また、基板２０は、複数の半導体
チップ１０の搭載領域がマトリクス状に設けられたもの
を用いてもよい。
【００２１】配線パターン２２は、基板２０の一方、又
は両方の面に形成される。配線パターン２２は、複数層
から構成されることが多い。例えば、銅（Ｃｕ）、クロ
ム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタ
ンタングステン（ＴｉＷ）、金（Ａｕ）、アルミニウム
（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステ
ン（Ｗ）のうちのいずれかを積層して配線パターン２２
を形成することができる。配線パターン２２は、フォト
リソグラフィ、スパッタ、又はメッキ処理によって形成
してもよい。
は両方の面に形成される。配線パターン２２は、複数層
から構成されることが多い。例えば、銅（Ｃｕ）、クロ
ム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタ
ンタングステン（ＴｉＷ）、金（Ａｕ）、アルミニウム
（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステ
ン（Ｗ）のうちのいずれかを積層して配線パターン２２
を形成することができる。配線パターン２２は、フォト
リソグラフィ、スパッタ、又はメッキ処理によって形成
してもよい。
【００２２】図１に示すように、配線パターン２２の一
部は、配線となる部分よりも面積の大きいランド部２４
となっていてもよい。ランド部２４は、電極１２と電気
的に接続するための部分である。電極１２上にバンプ１
４を設けた場合は、ランド部２４は、バンプ１４との接
合部となる。また、この場合に、配線パターン２２のラ
ンド部２４の表面は、バンプ１４と電気的に接続するた
めに、メッキされていてもよい。メッキ材料としては、
例えば、スズ又は金などが挙げられる。これによって、
バンプ１４とランド部２４とで共晶合金を形成して両者
を接合してもよい。なお、配線パターン２２は、ランド
部２４とは別に、外部端子（図示しない）を設けるため
のランド部（図示しない）を有していてもよい。
部は、配線となる部分よりも面積の大きいランド部２４
となっていてもよい。ランド部２４は、電極１２と電気
的に接続するための部分である。電極１２上にバンプ１
４を設けた場合は、ランド部２４は、バンプ１４との接
合部となる。また、この場合に、配線パターン２２のラ
ンド部２４の表面は、バンプ１４と電気的に接続するた
めに、メッキされていてもよい。メッキ材料としては、
例えば、スズ又は金などが挙げられる。これによって、
バンプ１４とランド部２４とで共晶合金を形成して両者
を接合してもよい。なお、配線パターン２２は、ランド
部２４とは別に、外部端子（図示しない）を設けるため
のランド部（図示しない）を有していてもよい。
【００２３】半導体チップ１０及び基板２０を加熱する
前に、半導体チップ１０の電極１２の端子ピッチと、基
板２０の配線パターン２２からなるランド部２４のボン
ディングピッチとを、ほぼ同じピッチにしておく。言い
換えると、電極１２の端子ピッチと、ランド部２４のボ
ンディングピッチとがほぼ同じピッチである半導体チッ
プ１０及び基板２０を用意する。ここで、電極１２の端
子ピッチ又はランド部２４のボンディングピッチとは、
隣合う一対の電極１２又はランド部２４の中心点間距離
をいう。このような半導体チップ１０又は基板２０で
は、同じボンディング位置での任意に選択した一対の、
電極１２の端子ピッチの距離Ｄ1と、ランド部２４のボ
ンディングピッチの距離Ｄ2とは、 Ｄ1＝Ｄ2 であるので、両者は等しい。
前に、半導体チップ１０の電極１２の端子ピッチと、基
板２０の配線パターン２２からなるランド部２４のボン
ディングピッチとを、ほぼ同じピッチにしておく。言い
換えると、電極１２の端子ピッチと、ランド部２４のボ
ンディングピッチとがほぼ同じピッチである半導体チッ
プ１０及び基板２０を用意する。ここで、電極１２の端
子ピッチ又はランド部２４のボンディングピッチとは、
隣合う一対の電極１２又はランド部２４の中心点間距離
をいう。このような半導体チップ１０又は基板２０で
は、同じボンディング位置での任意に選択した一対の、
電極１２の端子ピッチの距離Ｄ1と、ランド部２４のボ
ンディングピッチの距離Ｄ2とは、 Ｄ1＝Ｄ2 であるので、両者は等しい。
【００２４】図１に示すように、半導体チップ１０及び
基板２０を加熱して、半導体チップ１０を電極１２の形
成された側の面（能動面）を基板２０に対向させて搭載
する。いわゆる半導体チップ１０を基板２０にフェース
ダウンボンディングする。この場合に、上述のように電
極１２上にバンプ１４が形成されていてもよい。電極１
２又はバンプ１４と配線パターン２２との電気的接合の
形態は、既に周知の形態でもよく、導電樹脂ペースト、
又はＡｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダなどによる金属接
合、又は絶縁樹脂の収縮力による接合などがあり、その
いずれの形態を用いてもよい。
基板２０を加熱して、半導体チップ１０を電極１２の形
成された側の面（能動面）を基板２０に対向させて搭載
する。いわゆる半導体チップ１０を基板２０にフェース
ダウンボンディングする。この場合に、上述のように電
極１２上にバンプ１４が形成されていてもよい。電極１
２又はバンプ１４と配線パターン２２との電気的接合の
形態は、既に周知の形態でもよく、導電樹脂ペースト、
又はＡｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダなどによる金属接
合、又は絶縁樹脂の収縮力による接合などがあり、その
いずれの形態を用いてもよい。
【００２５】図１に示すように、ボンディングツール３
０を用いて半導体チップ１０を基板２０に搭載してもよ
い。ボンディングツール３０は、半導体チップ１０の電
極１２の形成された面（能動面）とは反対側の面を吸着
して、半導体チップ１０を保持する。この場合に、ボン
ディングツール３０はそれ自体に加熱手段３２を有して
いてもよい。すなわち、ボンディングツール３０は、半
導体チップ１０を保持及び加熱する。
０を用いて半導体チップ１０を基板２０に搭載してもよ
い。ボンディングツール３０は、半導体チップ１０の電
極１２の形成された面（能動面）とは反対側の面を吸着
して、半導体チップ１０を保持する。この場合に、ボン
ディングツール３０はそれ自体に加熱手段３２を有して
いてもよい。すなわち、ボンディングツール３０は、半
導体チップ１０を保持及び加熱する。
【００２６】半導体チップ１０を加熱することによっ
て、バンプ１４及びランド部２４に、両者の接合に必要
な熱を供給する。この場合に、バンプ１４とランド部２
４の接合形態に応じて、半導体チップ１０の加熱温度を
設定することができる。例えば、少なくとも表面を金で
形成してなるバンプ１４と、表面を金又はスズでメッキ
したランド部２４とから、共晶合金を形成することで両
者の接合を図る場合は、半導体チップ１０を非常に高温
に加熱する必要がある。この場合に、半導体チップ１０
を３５０℃〜５００℃程度に加熱してもよい。
て、バンプ１４及びランド部２４に、両者の接合に必要
な熱を供給する。この場合に、バンプ１４とランド部２
４の接合形態に応じて、半導体チップ１０の加熱温度を
設定することができる。例えば、少なくとも表面を金で
形成してなるバンプ１４と、表面を金又はスズでメッキ
したランド部２４とから、共晶合金を形成することで両
者の接合を図る場合は、半導体チップ１０を非常に高温
に加熱する必要がある。この場合に、半導体チップ１０
を３５０℃〜５００℃程度に加熱してもよい。
【００２７】このようにして加熱した半導体チップ１０
は、図１に示すように熱膨張する。一般に、半導体チッ
プ１０の熱膨張係数（α1≒３．５×１０-6）は小さい
ので膨張及び収縮は小さい。しかしながら、半導体装置
の高集積化及び小型化に伴い、半導体チップ１０の端子
ピッチが狭ピッチ化された場合に、この微小な膨張及び
収縮は無視できない程度となる。また、共晶合金を形成
することで電気的接合を図る場合などのように、半導体
チップ１０を非常に高温に加熱する場合は、膨張及び収
縮する量は必然的に大きくなってしまう。
は、図１に示すように熱膨張する。一般に、半導体チッ
プ１０の熱膨張係数（α1≒３．５×１０-6）は小さい
ので膨張及び収縮は小さい。しかしながら、半導体装置
の高集積化及び小型化に伴い、半導体チップ１０の端子
ピッチが狭ピッチ化された場合に、この微小な膨張及び
収縮は無視できない程度となる。また、共晶合金を形成
することで電気的接合を図る場合などのように、半導体
チップ１０を非常に高温に加熱する場合は、膨張及び収
縮する量は必然的に大きくなってしまう。
【００２８】したがって、図１に示すように加熱されて
膨張した半導体チップ１０の任意に選択した一対の端子
ピッチは、半導体チップ１０の上昇温度ΔＴ1に比例し
て、無視できない程度に大きくなってしまう。詳しく
は、任意の端子ピッチは、加熱前の初期の基板２０のラ
ンド部２４のボンディングピッチに対して、（１＋α1
ΔＴ1）倍に大きくなる。この状態で半導体チップ１０
を基板２０に搭載したのでは、電極１２上のバンプ１４
と、ランド部２４との接合時に両者の位置ずれが生じ
て、半導体チップ１０を基板２０に正確に搭載できなく
なる場合が生じる。
膨張した半導体チップ１０の任意に選択した一対の端子
ピッチは、半導体チップ１０の上昇温度ΔＴ1に比例し
て、無視できない程度に大きくなってしまう。詳しく
は、任意の端子ピッチは、加熱前の初期の基板２０のラ
ンド部２４のボンディングピッチに対して、（１＋α1
ΔＴ1）倍に大きくなる。この状態で半導体チップ１０
を基板２０に搭載したのでは、電極１２上のバンプ１４
と、ランド部２４との接合時に両者の位置ずれが生じ
て、半導体チップ１０を基板２０に正確に搭載できなく
なる場合が生じる。
【００２９】そこで、本実施の形態では、図１に示すよ
うに基板２０を、加熱された半導体チップ１０の膨張量
と同じ量だけ膨張させるように加熱する。この場合に、
基板２０を配置するためのボンディングステージ４０の
加熱手段４２によって、基板２０を加熱してもよい。
うに基板２０を、加熱された半導体チップ１０の膨張量
と同じ量だけ膨張させるように加熱する。この場合に、
基板２０を配置するためのボンディングステージ４０の
加熱手段４２によって、基板２０を加熱してもよい。
【００３０】一般に、基板２０の熱膨張係数は、半導体
チップ１０に対して大きいので、同じ上昇温度で比較す
ると、膨張及び収縮する量は半導体チップ１０よりも大
きい。基板２０の熱膨張係数（α2≒１２×１０-6〜２
０×１０-6 程度）は、基板２０の材料に応じて決定さ
れるが、半導体チップ１０の数倍はある。したがって、
基板２０を半導体チップ１０よりも低い温度に加熱させ
て、両者の膨張量を等しくすればよい。
チップ１０に対して大きいので、同じ上昇温度で比較す
ると、膨張及び収縮する量は半導体チップ１０よりも大
きい。基板２０の熱膨張係数（α2≒１２×１０-6〜２
０×１０-6 程度）は、基板２０の材料に応じて決定さ
れるが、半導体チップ１０の数倍はある。したがって、
基板２０を半導体チップ１０よりも低い温度に加熱させ
て、両者の膨張量を等しくすればよい。
【００３１】詳しく言うと、前記半導体チップの熱膨張
係数α1と、前記基板の熱膨張係数α2と、前記半導体チ
ップの上昇温度ΔＴ1と、前記基板の上昇温度ΔＴ2と
が、 α1ΔＴ1＝α2ΔＴ2 の関係を有するように半導体チップ１０及び基板２０を
加熱する。言い換えると、半導体チップ１０及び基板２
０の熱膨張係数はその材料によって決定されているの
で、半導体チップ１０を加熱したことによる半導体チッ
プ１０の上昇温度から、容易に基板２０を加熱する温度
を決定することができる。これによって、容易に基板２
０を、半導体チップ１０の膨張量と同じ量だけ膨張させ
ることができる。なお、半導体チップ１０だけでなく、
基板２０を加熱することによって、バンプ１４とランド
部２４との接合を促進することができる。
係数α1と、前記基板の熱膨張係数α2と、前記半導体チ
ップの上昇温度ΔＴ1と、前記基板の上昇温度ΔＴ2と
が、 α1ΔＴ1＝α2ΔＴ2 の関係を有するように半導体チップ１０及び基板２０を
加熱する。言い換えると、半導体チップ１０及び基板２
０の熱膨張係数はその材料によって決定されているの
で、半導体チップ１０を加熱したことによる半導体チッ
プ１０の上昇温度から、容易に基板２０を加熱する温度
を決定することができる。これによって、容易に基板２
０を、半導体チップ１０の膨張量と同じ量だけ膨張させ
ることができる。なお、半導体チップ１０だけでなく、
基板２０を加熱することによって、バンプ１４とランド
部２４との接合を促進することができる。
【００３２】こうして、バンプ１４の端子ピッチと、加
熱されて膨張した基板２０の配線パターン２２からなる
ランド部２４のボンディングピッチとを、 Ｄ1（１＋α1ΔＴ1）＝Ｄ2（１＋α2ΔＴ2） にすることができる。したがって、バンプ１４とランド
部２４との接合時の両者の位置合わせを正確に行うこと
ができる。
熱されて膨張した基板２０の配線パターン２２からなる
ランド部２４のボンディングピッチとを、 Ｄ1（１＋α1ΔＴ1）＝Ｄ2（１＋α2ΔＴ2） にすることができる。したがって、バンプ１４とランド
部２４との接合時の両者の位置合わせを正確に行うこと
ができる。
【００３３】半導体チップ１０及び基板２０は、その
後、加熱されて膨張した状態から図２に示すように収縮
する。言い換えると、半導体チップ１０及び基板２０
は、加熱する前の初期状態に戻る。すなわち、電極１２
又はバンプ１４の端子ピッチの距離Ｄ1と、ランド部２
４のボンディングピッチの距離Ｄ2とは、 Ｄ1＝Ｄ2 となる。このことから、本実施の形態は、バンプ１４と
ランド部２４との接合時において位置合わせを正確に行
うことができるだけでなく、接合後においても両者の収
縮量の差による位置ずれからのストレスを発生させるこ
とがないという利点を有する。これによって、基板２０
を変形させることがなく、樹脂を半導体チップ１０と基
板２０の間に樹脂を設ける場合にも充填性よく樹脂を設
けることができる。
後、加熱されて膨張した状態から図２に示すように収縮
する。言い換えると、半導体チップ１０及び基板２０
は、加熱する前の初期状態に戻る。すなわち、電極１２
又はバンプ１４の端子ピッチの距離Ｄ1と、ランド部２
４のボンディングピッチの距離Ｄ2とは、 Ｄ1＝Ｄ2 となる。このことから、本実施の形態は、バンプ１４と
ランド部２４との接合時において位置合わせを正確に行
うことができるだけでなく、接合後においても両者の収
縮量の差による位置ずれからのストレスを発生させるこ
とがないという利点を有する。これによって、基板２０
を変形させることがなく、樹脂を半導体チップ１０と基
板２０の間に樹脂を設ける場合にも充填性よく樹脂を設
けることができる。
【００３４】本実施の形態では、上述のように容易に正
確に位置合わせができるので、高い精度を有するボンデ
ィング装置を用いる必要がなく、コスト削減につなが
る。また、小型で高集積な半導体チップ１０を正確に基
板２０に搭載できるので、半導体装置の信頼性を向上さ
せることができる。さらに、本実施の形態では半導体チ
ップ１０の膨張を積極的に利用するので、ボンディング
ツール３０を予め高温に保って半導体装置を製造するこ
とができ、生産性の向上につながる。
確に位置合わせができるので、高い精度を有するボンデ
ィング装置を用いる必要がなく、コスト削減につなが
る。また、小型で高集積な半導体チップ１０を正確に基
板２０に搭載できるので、半導体装置の信頼性を向上さ
せることができる。さらに、本実施の形態では半導体チ
ップ１０の膨張を積極的に利用するので、ボンディング
ツール３０を予め高温に保って半導体装置を製造するこ
とができ、生産性の向上につながる。
【００３５】図３には、上述の実施の形態に係る半導体
装置１を実装した回路基板１００が示されている。回路
基板１００には例えばガラスエポキシ基板等の有機系基
板を用いることが一般的である。回路基板１００には例
えば銅などからなる配線パターンが所望の回路となるよ
うに形成されていて、それらの配線パターンと半導体装
置の外部端子とを機械的に接続することでそれらの電気
的導通を図る。
装置１を実装した回路基板１００が示されている。回路
基板１００には例えばガラスエポキシ基板等の有機系基
板を用いることが一般的である。回路基板１００には例
えば銅などからなる配線パターンが所望の回路となるよ
うに形成されていて、それらの配線パターンと半導体装
置の外部端子とを機械的に接続することでそれらの電気
的導通を図る。
【００３６】そして、本発明を適用した半導体装置を有
する電子機器として、図４にはノート型パーソナルコン
ピュータ２００、図５には携帯電話３００が示されてい
る。
する電子機器として、図４にはノート型パーソナルコン
ピュータ２００、図５には携帯電話３００が示されてい
る。
【図１】図１は、本実施の形態に係る半導体装置の製造
方法を説明するための図である。
方法を説明するための図である。
【図２】図２は、本実施の形態に係る半導体装置及びそ
の製造方法を説明するための図である。
の製造方法を説明するための図である。
【図３】図３は、本実施の形態に係る半導体装置の製造
方法によって製造されてなる半導体装置が搭載された回
路基板を示す図である。
方法によって製造されてなる半導体装置が搭載された回
路基板を示す図である。
【図４】図４は、本実施の形態に係る半導体装置の製造
方法によって製造されてなる半導体装置を有する電子機
器を示す図である。
方法によって製造されてなる半導体装置を有する電子機
器を示す図である。
【図５】図５は、本実施の形態に係る半導体装置の製造
方法によって製造されてなる半導体装置を有する電子機
器を示す図である。
方法によって製造されてなる半導体装置を有する電子機
器を示す図である。
１０ 半導体チップ １２ 電極 １４ バンプ ２０ 基板 ２２ 配線パターン ２４ ランド部 ３０ ボンディングツール ３２ 加熱手段 ４０ ボンディングステージ ４２ 加熱手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桜井 和徳 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 Ｆターム(参考） 5F044 KK01 LL00 PP16 PP17 PP19 QQ01
Claims (8)
- 【請求項１】 半導体チップに形成されてなる複数の電
極と、基板に形成されてなる配線パターンとを電気的に
接続するために前記半導体チップと前記基板とを加熱す
る半導体装置の製造方法であって、 前記加熱による、前記半導体チップの膨張量と前記基板
の膨張量とがほぼ等しくなるように、前記半導体チップ
及び前記基板を加熱する工程と、 前記半導体チップの前記電極の形成された側の面を前記
基板の配線パターンが形成された面に対向させて、前記
電極と前記配線パターンとを電気的に接続する工程と、 を含む半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記電極の端子ピッチと、前記配線パターンのボンディ
ングピッチとが、加熱前にほぼ同じピッチに設定されて
なる半導体装置の製造方法。 - 【請求項３】 請求項１又は請求項２に記載の半導体装
置の製造方法において、 前記半導体チップの熱膨張係数α1と、前記基板の熱膨
張係数α2と、前記半導体チップの上昇温度ΔＴ1と、前
記基板の上昇温度ΔＴ2とが、 α1ΔＴ1＝α2ΔＴ2 の関係を有するように、前記半導体チップ及び前記基板
を加熱する半導体装置の製造方法。 - 【請求項４】 請求項１から請求項３のいずれかに記載
の半導体装置の製造方法において、 前記電極上にバンプが形成されており、 前記電極と前記配線パターンを電気的に接続する工程
で、 前記バンプを介して、前記電極と前記配線パターンとを
電気的に接続する半導体装置の製造方法。 - 【請求項５】 請求項４記載の半導体装置の製造方法に
おいて、 前記バンプと前記配線パターンとが共晶合金を形成して
前記電極と前記配線パターンとを電気的に接続する半導
体装置の製造方法。 - 【請求項６】 請求項１から請求項５のいずれかに記載
の半導体装置の製造方法から製造されてなる半導体装
置。 - 【請求項７】 請求項６記載の半導体装置が搭載された
回路基板。 - 【請求項８】 請求項６記載の半導体装置を有する電子
機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000113424A JP2001298046A (ja) | 2000-04-14 | 2000-04-14 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000113424A JP2001298046A (ja) | 2000-04-14 | 2000-04-14 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001298046A true JP2001298046A (ja) | 2001-10-26 |
Family
ID=18625391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000113424A Withdrawn JP2001298046A (ja) | 2000-04-14 | 2000-04-14 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001298046A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004086493A1 (ja) * | 2003-03-25 | 2004-10-07 | Fujitsu Limited | 電子部品搭載基板の製造方法 |
| US7118939B2 (en) | 2004-02-06 | 2006-10-10 | Seiko Epson Corporation | Manufacturing method and manufacturing apparatus for semiconductor device |
| US7157308B2 (en) | 2003-02-26 | 2007-01-02 | Seiko Epson Corporation | Circuit substrates, semiconductor devices, semiconductor manufacturing apparatus methods for manufacturing circuit substrates, and methods for manufacturing semiconductor devices |
| WO2010053454A1 (en) * | 2008-11-07 | 2010-05-14 | Orion Systems Integration Pte Ltd | In-situ melt and reflow process for forming flip-chip interconnections and system thereof |
| EP2244541A1 (en) * | 2007-02-22 | 2010-10-27 | SIIX Corporation | Surface mount circuit board, method for manufacturing a surface mount circuit board, and method for mounting surface mount electronc devices |
| US8136238B2 (en) | 2003-02-26 | 2012-03-20 | Seiko Epson Corporation | Methods for manufacturing semiconductor devices |
| JP2012114239A (ja) * | 2010-11-25 | 2012-06-14 | Panasonic Corp | 部品実装装置及び部品実装方法 |
| KR20180092731A (ko) * | 2017-02-10 | 2018-08-20 | 주식회사 루멘스 | 마이크로 엘이디 모듈 및 그 제조방법 |
| KR20180092712A (ko) * | 2017-02-10 | 2018-08-20 | 주식회사 루멘스 | 마이크로 엘이디의 플립 본딩 방법 |
| JP2018157231A (ja) * | 2017-02-10 | 2018-10-04 | ルーメンス カンパニー リミテッド | マイクロｌｅｄモジュールのフリップチップボンディング方法及びそれを用いたフリップチップボンディングモジュール |
-
2000
- 2000-04-14 JP JP2000113424A patent/JP2001298046A/ja not_active Withdrawn
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7157308B2 (en) | 2003-02-26 | 2007-01-02 | Seiko Epson Corporation | Circuit substrates, semiconductor devices, semiconductor manufacturing apparatus methods for manufacturing circuit substrates, and methods for manufacturing semiconductor devices |
| US8136238B2 (en) | 2003-02-26 | 2012-03-20 | Seiko Epson Corporation | Methods for manufacturing semiconductor devices |
| WO2004086493A1 (ja) * | 2003-03-25 | 2004-10-07 | Fujitsu Limited | 電子部品搭載基板の製造方法 |
| JPWO2004086493A1 (ja) * | 2003-03-25 | 2006-06-29 | 富士通株式会社 | 電子部品搭載基板の製造方法 |
| CN100390951C (zh) * | 2003-03-25 | 2008-05-28 | 富士通株式会社 | 电子部件安装基板的制造方法 |
| US7595228B2 (en) | 2003-03-25 | 2009-09-29 | Fujitsu Limited | Method for manufacturing electronic component-mounted board |
| US7118939B2 (en) | 2004-02-06 | 2006-10-10 | Seiko Epson Corporation | Manufacturing method and manufacturing apparatus for semiconductor device |
| EP2244541A1 (en) * | 2007-02-22 | 2010-10-27 | SIIX Corporation | Surface mount circuit board, method for manufacturing a surface mount circuit board, and method for mounting surface mount electronc devices |
| CN102272907A (zh) * | 2008-11-07 | 2011-12-07 | 豪锐恩科技私人有限公司 | 形成倒装芯片互连的原位熔化和回流处理及其系统 |
| WO2010053454A1 (en) * | 2008-11-07 | 2010-05-14 | Orion Systems Integration Pte Ltd | In-situ melt and reflow process for forming flip-chip interconnections and system thereof |
| CN102272907B (zh) * | 2008-11-07 | 2014-05-14 | 豪锐恩科技私人有限公司 | 形成倒装芯片互连的原位熔化和回流处理及其系统 |
| JP2012114239A (ja) * | 2010-11-25 | 2012-06-14 | Panasonic Corp | 部品実装装置及び部品実装方法 |
| KR20180092731A (ko) * | 2017-02-10 | 2018-08-20 | 주식회사 루멘스 | 마이크로 엘이디 모듈 및 그 제조방법 |
| KR20180092712A (ko) * | 2017-02-10 | 2018-08-20 | 주식회사 루멘스 | 마이크로 엘이디의 플립 본딩 방법 |
| JP2018157231A (ja) * | 2017-02-10 | 2018-10-04 | ルーメンス カンパニー リミテッド | マイクロｌｅｄモジュールのフリップチップボンディング方法及びそれを用いたフリップチップボンディングモジュール |
| KR102657122B1 (ko) * | 2017-02-10 | 2024-04-15 | 주식회사 루멘스 | 마이크로 엘이디의 플립 본딩 방법 |
| KR102657114B1 (ko) * | 2017-02-10 | 2024-04-15 | 주식회사 루멘스 | 마이크로 엘이디 모듈 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5629580B2 (ja) | 二重ポスト付きフリップチップ相互接続 | |
| KR101530896B1 (ko) | 핀 인터페이스를 갖는 다층의 배선 요소 | |
| JP2533511B2 (ja) | 電子部品の接続構造とその製造方法 | |
| JPH11340369A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH1065034A (ja) | 電子部品用配線基板及び電子部品パッケージ | |
| KR20010104217A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
| WO2000070677A1 (fr) | Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique | |
| JP2004134606A (ja) | 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器 | |
| JP2002164498A (ja) | 半導体装置およびその製法 | |
| JPH10256429A (ja) | 半導体パッケージ | |
| JPWO2020090601A1 (ja) | 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法 | |
| JPH10135613A (ja) | 配線基板 | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| JP2001298046A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000068328A (ja) | フリップチップ実装用配線基板 | |
| JP2004342802A (ja) | 突起電極付きプリント基板およびその製造方法 | |
| JP4029255B2 (ja) | 接着部材 | |
| TW423132B (en) | Bumpless flip chip package and method for fabricating | |
| JP3719806B2 (ja) | 配線基板 | |
| JPH11214432A (ja) | 半導体装置およびスペーサ形成方法 | |
| JP2003264257A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JP2008024941A (ja) | 半導体装置 | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH1012659A (ja) | 電子部品の接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050128 |