JP4029255B2 - 接着部材 - Google Patents

接着部材 Download PDF

Info

Publication number
JP4029255B2
JP4029255B2 JP2000600302A JP2000600302A JP4029255B2 JP 4029255 B2 JP4029255 B2 JP 4029255B2 JP 2000600302 A JP2000600302 A JP 2000600302A JP 2000600302 A JP2000600302 A JP 2000600302A JP 4029255 B2 JP4029255 B2 JP 4029255B2
Authority
JP
Japan
Prior art keywords
resin
layer
adhesive member
semiconductor chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000600302A
Other languages
English (en)
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of JP4029255B2 publication Critical patent/JP4029255B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

［技術分野］
本発明は、接着部材、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
［背景技術］
半導体チップと基板とは、熱膨張係数において大きく異なることが多く、特に加熱後に冷却されたときに、熱膨張係数の差によって生じる応力が接着部材に加えられる。そして、接着部材の剥離が生じる可能性があった。
さらに、例えば接着部材として異方性導電接着部材を用いた場合には、半導体チップ及び基板によって異方性導電膜を加圧したときに、半導体チップのバンプと、基板に形成された配線パターンと、の間に導電粒子を残して絶縁樹脂を流出させることが難しい場合があった。
これらの問題は、接着部材の両面に対して異なる性質が要求されることに起因するが、従来の接着部材はこれに対応できていなかった。
本発明は、上述したような課題を解決するものであり、その目的は、両面に対する異なる性質の要求に対応できる接着部材、これを使用した半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
［発明の開示］
（１）本発明に係る接着部材は、電子部品を接着するために使用され、厚さ方向において物性が異なる。
これによれば、接着部材の両面において物性が異なるので、それぞれの面に接着される材料に適するように構成することができる。
（２）この接着部材は、異方性導電膜であってもよい。
異方性導電膜でも、それぞれの面に接着される材料に適するように構成することができる。
（３）この接着部材は、第１の樹脂を基材とする第１の層と、第２の樹脂を基材とする第２の層と、の２層構造をなし、前記第１の樹脂と前記第２の樹脂とが異なる物性を有してもよい。
これによれば、第１の層を構成する第１の樹脂と、第２の層を構成する第２の樹脂と、が異なる物性を有する。したがって、第１の層に密着する部材と、第２の層に密着する部材とのそれぞれに適した物性を有するように、第１の樹脂と第２の樹脂を選択することができる。
（４）この接着部材において、
前記第１の樹脂の熱膨張係数は、前記第２の樹脂の熱膨張係数よりも小さくてもよい。
これによれば、熱膨張係数の小さい部材に第１の層が密着し、熱膨張係数の大きい部材に第２の層が密着したときに、第１及び第２の樹脂がそれぞれに対応した熱膨張係数を有するので、剥離が生じにくくなっている。
（５）この接着部材において、
前記第１の樹脂のみにシリカ系フィラーが混入されてもよい。
こうすることで、第１の樹脂の熱膨張係数を小さく、詳しくはシリコンの熱膨張係数に近づけることができる。
（６）この接着部材において、
前記第１の樹脂及び前記第２の樹脂には、シリカ系フィラーが混入され、前記第１の樹脂への前記シリカ系フィラーの混入率が、第２の樹脂への前記シリカ系フィラーの混入率よりも大きくてもよい。
こうすることで、第２の樹脂の熱膨張係数よりも、第１の樹脂の熱膨張係数を小さく、詳しくはシリコンの熱膨張係数に近づけることができる。
（７）この接着部材において、
前記第１の樹脂よりも、前記第２の樹脂は、低弾性化されていてもよい。
こうすることで、第２の層が熱膨張係数の大きい部材に密着したときに、第２の樹脂が伸びやすくて追従性が高いので、剥離が生じにくくなる。
（８）この接着部材において、
前記第２の樹脂は、変成されたエポキシ樹脂であってもよい。
これにより、第２の樹脂を低弾性化することができる。
（９）この接着部材において、
前記第１の樹脂は、エポキシ樹脂であり、
前記第２の樹脂は、ビフェニル樹脂であってもよい。
これにより、第２の樹脂が第１の樹脂よりも低弾性化する。
（１０）この接着部材において、
前記第２の樹脂のみに、導電粒子が分散されていてもよい。
こうすることで、第１の層に密着する部材の表面には、導電粒子が接触しないので電気的な短絡が生じない。
（１１）この接着部材において、
導電粒子が前記第２の樹脂のみに分散され、
前記第２の層は、前記第１の層よりも厚みが薄く、前記第２の樹脂は、溶融したときの粘度が前記第１の樹脂よりも高くてもよい。
これによれば、第２の樹脂のみに導電粒子が分散されているので、第１の層に密着する部材の表面には、導電粒子が接触しないため電気的な短絡が生じない。また、第２の層が第１の層よりも薄いので、導電粒子の数を減らして電気的な短絡を防止することができる。さらに、導電粒子の数が少ないにもかかわらず、第２の樹脂の溶融粘度が高いことで、導電粒子を確実に残存させることができる。その一方で、第２の樹脂よりも溶融粘度の低い第１の樹脂は、流出させやすくなっている。
（１２）この接着部材において、
前記第２の樹脂のみにシリカ系フィラーが混入されてもよい。
こうすることで、第２の樹脂の溶融粘度を上げることができる。
（１３）この接着部材において、
前記第１の樹脂及び前記第２の樹脂には、シリカ系フィラーが混入され、前記第２の樹脂への前記シリカ系フィラーの混入率が、第１の樹脂への前記シリカ系フィラーの混入率よりも大きくてもよい。
こうすることで、第２の樹脂の溶融粘度を上げることができる。
（１４）この接着部材において、
前記第２の樹脂は、前記第１の樹脂よりも分子量が大きくてもよい。
こうすることで、第２の樹脂の溶融粘度を上げることができる。
（１５）本発明に係る半導体装置は、半導体チップと、配線パターンが形成された基板と、前記半導体チップと前記配線パターンとを電気的に接続する接着部材と、を含み、
前記接着部材は、厚さ方向において物性が異なる。
これによれば、接着部材の両面において物性が異なるので、それぞれの面に接着される材料に適するように構成することができる。
（１６）この半導体装置において、
前記接着部材は、異方性導電膜であってよい。
異方性導電膜でも、それぞれの面に接着される材料に適するように構成することができる。
（１７）この半導体装置において、
前記接着部材は、第１の樹脂を基材として前記半導体チップ側に配置される第１の層と、第２の樹脂を基材として前記基板側に配置される第２の層と、の２層構造をなし、前記第１の樹脂と前記第２の樹脂とが異なる物性を有してもよい。
これによれば、接着部材の第１の層を構成する第１の樹脂と、第２の層を構成する第２の樹脂と、が異なる物性を有する。したがって、第１の層に密着する半導体チップと、第２の層に密着する基板とのそれぞれに適した物性を有するように、第１の樹脂と第２の樹脂を選択することができる。
（１８）この半導体装置において、
前記接着部材は、上述した接着部材であってもよい。
（１９）本発明に係る回路基板には、上記半導体装置が搭載されている。
（２０）本発明に係る電子機器は、上記半導体装置を備える。
（２１）本発明に係る半導体装置の製造方法は、半導体チップと、配線パターンが形成された基板の前記配線パターンと、の間に接着部材を設けて、前記半導体チップと前記基板とを加圧して、前記半導体チップと配線パターンとを電気的に接続する工程を含み、
前記接着部材は、厚さ方向において物性が異なる。
これによれば、接着部材の両面において物性が異なるので、それぞれの面に接着される材料に適するように構成することができる。
（２２）この半導体装置の製造方法において、
前記接着部材は、異方性導電膜であってもよい。
異方性導電膜でも、それぞれの面に接着される材料に適するように構成することができる。
（２３）この半導体装置の製造方法において、
前記接着部材を、第１の樹脂を基材とする第１の層と、前記第１の樹脂とは異なる物性を有する第２の樹脂を基材とする第２の層と、の２層構造で設けてもよい。
これによれば、接着部材の第１の層を構成する第１の樹脂と、第２の層を構成する第２の樹脂と、が異なる物性を有する。したがって、半導体チップ及び基板に密着するのに適した物性を有するように、第１の樹脂と第２の樹脂を選択することができる。
（２４）この半導体装置の製造方法において、
前記第１及び第２の層を順に設けてもよい。
（２５）この半導体装置の製造方法において、
前記第１の層を前記半導体チップ側に配置し、前記第２の層を前記基板側に配置してもよい。
これによれば、第１の層に密着する半導体チップと、第２の層に密着する基板とのそれぞれに適した物性を有するように、第１の樹脂と第２の樹脂を選択することができる。
（２６）この半導体装置の製造方法において、
前記接着部材は、上述した接着部材であってもよい。
［発明を実施するための最良の形態］
以下、本発明の好適な実施の形態について図面を参照して説明する。
図１Ａ〜図１Ｃは、本発明の実施の形態に係る半導体装置の製造方法を示す図である。図１Ｃには、その製造方法によって完成した半導体装置１が示されている。
半導体装置１は、半導体チップ１０と、基板２０と、を含む。半導体チップ１０の平面形状が矩形（正方形又は長方形）である場合には、少なくとも一辺（対向する二辺又は全ての辺を含む）に沿って、半導体チップ１０の一方の面（能動面）に複数の電極１２が形成されている。あるいは、半導体チップ１０の一方の面の中央に複数の電極１２を形成してもよい。電極１２には、ハンダボール、金ワイヤーボール、金メッキなどによってバンプ１４が設けられることが多いが、これは必須ではない。電極１２自体がバンプの形状をなしていてもよい。電極１２とバンプ１４との間にバンプ金属の拡散防止層として、ニッケル、クロム、チタン等を付加してもよい。
基板２０の全体形状は特に限定されず、矩形、多角形、あるいは複数の矩形を組み合わせた形状のいずれであってもよいが、半導体チップ１０の平面形状の相似形とすることができる。基板２０の厚みは、その材質により決まることが多いが、これも限定されない。基板２０は、有機系又は無機系のいずれの材料から形成されたものであってもよく、これらの複合構造からなるものであってもよいが、打ち抜けることが好ましい。有機系の材料から形成されたテープ状のフレキシブル基板を打ち抜いて基板２０を形成することができる。
基板２０として、多層基板やビルドアップ型基板を用いても良い。ビルドアップ型基板や多層基板を利用した場合、平面的に拡がるベタグランド層上に配線パターンを形成すれば、余分な配線パターンのないマイクロストリップ構造となるので、信号の伝送物性を向上させることができる。
基板２０の一方の面には、複数の配線（リード）が形成されて、配線パターン２２を構成している。複数の配線のうちの少なくとも一つ又は全部は、他の配線と電気的に導通しておらず、電気的に独立している。あるいは、複数の配線のうち、半導体チップ１０の電源やグランドなど共通の場所に接続されるものは、相互に接続されていてもよい。それぞれの配線の両端には、ランド部が形成されている。ランド部は、その間を接続する部分よりも大きい幅を有するように形成されていることが多い。一方のランド部を基板２０の、最終的な製品としての半導体装置の端部に近い位置に形成し、他方のランド部を基板２０の中央に近い位置に形成してもよい。配線パターン２２における半導体チップ１０の電極１２と接合される部分（例えばランド部）に、バンプが形成されていてもよい。その場合に、半導体チップ１０のバンプ１４を省略することもできる。
基板２０には、複数のスルーホール２４が形成されている。それぞれのスルーホール２４上を、いずれかの配線が通るように、配線パターン２２は形成されている。配線の端部がスルーホール２４上に位置してもよい。配線の端部にランド部が形成されている場合には、ランド部がスルーホール２４上に位置する。
図１Ｃに示すように、基板２０には外部端子４０が設けられている。ハンダボールを外部端子４０としてもよい。外部端子４０は配線パターン２２に電気的に接続されている。例えば、スルーホール２４内にメッキなどで導電部材を設けたり、スルーホール内にハンダを設けたりして、外部端子４０を配線パターン２２に電気的に接続することができる。
配線パターン２２には、メッキが施されている。配線パターン２２を銅で形成し、ニッケル、金、ハンダ又はスズでメッキを施すことができる。メッキを施すことで、導電性が確保される。具体的には、外部端子４０との良好なハンダ付けが可能になり、配線の表面の酸化が防止され、バンプとの電気的な接続抵抗が低下する。
半導体チップ１０は、基板２０に対してフェースダウン実装される。半導体チップ１０のバンプ１４と、基板２０に形成された配線パターン２２と、が電気的に接続される。本発明では、上述した外部端子４０は、必ずしも必要ではない。最低限、半導体チップ１０と、相対する配線パターン２２が形成された基板２０と、があって、その間に接着部材３０が存在する構成であればよい。接着部材３０も最低限、絶縁性を有している樹脂（アンダーフィル樹脂）であれば良く、異方性導電性を有する樹脂でもよい。半導体チップ１０のバンプ１４と、基板２０の配線パターン２２とのフェースダウン接合は、ハンダなどロウ材などによる金属間接合による方法、樹脂の収縮を利用して機械的な接合強度を保つ方法、金バンプ付きの半導体チップを加熱・加圧する方法（必要に応じて超音波接合する）、異方性導電膜を用いる方法などが知られており、どの方法を適用してもよい。
接着部材３０は、第１の層３２及び第２の層３４の２層構造をなす。第１の層３２は第１の樹脂から構成され、第２の層３４は第２の樹脂から構成される。本実施の形態では、第１の樹脂と第２の樹脂とが異なる物性を有する。図１Ａには、接着部材３０として、異方性導電膜を使用した例が示されている。接着部材３０は、バインダに導電粒子３６が分散されてなる。
（熱膨張係数が異なる場合）
第１の樹脂の熱膨張係数（例えば２０〜４０（１０−６／℃））が、第２の樹脂の熱膨張係数（例えば４０〜２００（１０−６／℃））よりも小さくてもよい。第１の樹脂で構成される第１の層３２は、半導体チップ１０に密着し、第２の樹脂で構成される第２の層３４は、基板２０に密着する。ここで、半導体チップ１０は、熱膨張係数の小さい材料（例えばシリコン等）から構成されることが多く、基板２０は、熱膨張係数の多い材料（例えばポリイミド樹脂等）から構成されることが多い。
熱膨張係数の小さい第１の樹脂から構成される第１の層３２と、熱膨張係数の小さい半導体チップ１０との間には、熱膨張係数の差が小さいので、接着部材３０の剥離が生じにくい。第１の樹脂の熱膨張係数をシリコンの熱膨張係数に近づけるには、第１の樹脂にシリカ系フィラーを例えば３０〜６０％の混入率で混入させてもよい。その場合には、第２の樹脂にはシリカ系フィラーを混入させないことが好ましい。あるいは、第１の樹脂及び第２の樹脂にシリカ系フィラーを混入しても、第１の樹脂へのシリカ系フィラーの混入率が、第２の樹脂へのシリカ系フィラーの混入率よりも大きければよい。その場合、シリカ系フィラーの混入率の差が３０〜６０％程度であることが好ましい。
熱膨張係数の大きい第２の樹脂から構成される第２の層３４と、熱膨張係数の大きい基板２０との間には、熱膨張係数の差が小さいので、接着部材３０の剥離が生じにくい。
接着部材３０として異方性導電膜を用いる場合で、第１及び第２の樹脂の熱膨張係数が異なる場合に、その一方にのみ導電粒子３６を分散させてもよい。具体的には、半導体チップ１０のバンプ１４よりも電気的接続面積の大きい配線パターン２２に密着する第２の層３４のみに、導電粒子３６を分散させることが好ましい。こうすることで、接着部材３０（異方性導電膜）にバンプ１４が沈み込んだときに、バンプ１４の下に導電粒子３６が残存する確率が高くなり、電気的接続の信頼性が高まる。また、半導体チップ１０に密着する第１の層３２に導電粒子３６が分散していないので、半導体チップ１０の電極１２間の短絡が防止される。
（弾性率が異なる場合）
第１の樹脂よりも、第２の樹脂が低弾性化されていてもよい。例えば、第１の樹脂の弾性率が約３〜１０（ＧＰａ）であり、第２の樹脂の弾性率が約１〜３ＧＰａであってもよい。こうすることで、第２の樹脂からなる第２の層３４が、熱膨張係数の大きい基板２０に密着したときに、第２の樹脂が伸びやすくて追従性が高いので剥離が生じにくくなる。
第２の樹脂を低弾性化するには、エポキシ樹脂を変成させて第２の樹脂としてもよい。あるいは、第１の樹脂はエポキシ樹脂であり、第２の樹脂はビフェニル樹脂であってもよい。
接着部材３０として異方性導電膜を用いる場合で、第１及び第２の樹脂の弾性率が異なる場合にも、その一方にのみ導電粒子３６を分散させてもよい。具体的には、半導体チップ１０のバンプ１４よりも、電気的接続面積の大きい配線パターン２２に密着する第２の層３４を構成する第２の樹脂のみに、導電粒子３６を分散させることが好ましい。こうすることで、接着部材３０にバンプ１４が沈み込んだときに、バンプ１４の下に導電粒子３６が残存する確率が高くなり、電気的接続の信頼性が高まる。また、半導体チップ１０に密着する第１の層３２を構成する第１の樹脂に導電粒子３６が分散していないので、半導体チップ１０の電極１２間の短絡が防止される。
（溶融粘度が異なる場合）
接着部材３０として異方性導電膜を用いる場合で、第２の樹脂は、溶融したときの粘度が第１の樹脂よりも高くてもよい。これによれば、接着部材３０にバンプ１４が沈み込んだときに、溶融粘度の低い第１の樹脂は流出しやすく、溶融粘度の高い第２の樹脂は流出しにくい。第２の樹脂の溶融粘度が高いので、配線パターン２２上に導電粒子３６が残存しやすい。この場合、配線パターン２２に密着する第２の層３４を構成する第２の樹脂のみに導電粒子３６を分散させてもよい。半導体チップ１０に密着する第１の層３２を構成する第１の樹脂に導電粒子３６が分散していないので、半導体チップ１０の電極１２間の短絡が防止される。
さらに、第２の層３２は第１の層３４よりも厚みが薄くてもよい。これにより、導電粒子３６の数を減らして電気的な短絡を防止することができ、導電粒子３６の数が少ないにもかかわらず、第２の樹脂の溶融粘度が高いことで、導電粒子３６を確実に配線パターン２２上残存させることができる。
接着部材３０として異方性導電膜を用いる場合で、第２の樹脂の溶融粘度を第１の樹脂よりも高くするには、第２の樹脂のみにシリカ系フィラーを混入してもよい。あるいは、第１の樹脂及び第２の樹脂にシリカ系フィラーを混入し、第２の樹脂へのシリカ系フィラーの混入率を、第１の樹脂へのシリカ系フィラーの混入率よりも大きくしてもよい。あるいは、第２の樹脂の分子量を、第１の樹脂の分子量よりも大きくしてもよい。
以上、本実施の形態について、２層の物性が異なる樹脂について述べたが、さらに好ましくは、層間の物性差が段階的ではなく連続的に変化している方が、厚さ方向の物性差が存在しないため有益である。２層界面での物性差による剥離等が発生しにくいためである。そのため、具体的には、小さい差を以て物性の異なる多層からなる樹脂や、連続的に厚さ方向で物性が変化する樹脂を使用することができる。
２層の異方性導電膜は、１層の異方性導電膜をシート状に作成した後、さらにその層の上に、別の物性を有する１層の異方性導電膜をシート状に作成することで得られる。その後の取り扱いは１層の異方性導電膜と同様である。多層の場合には、この作業を繰り返す。連続的に厚さ方向に物性の異なる異方性導電膜を形成するには、２層もしくは多層の異方性導電膜を作成するときに使用される溶剤によって、あるいは若干の加熱によって、層間の相互拡散を生じさせる。これによって連続層を得ることができる。
本実施の形態に係る半導体装置は、上記のように構成されており、以下その製造方法を説明する。
図１Ａに示すように、半導体チップ１０の電極１２（又はバンプ１４）が形成された面と、基板２０の配線パターン２２が形成された面と、を対向させて配置する。また、半導体チップ１０と基板２０との間に、接着部材３０を配置する。詳しくは、第１の層３２を半導体チップ１０に向け、第２の層３４を基板２０に向けて接着部材３０を設ける。なお、接着部材３０は、半導体チップ１０と基板２０とのいずれか一方に貼り付けておくことが好ましい。
接着部材３０が複数層（例えば第１及び第２の層３２、３４の２層）からなる場合には、複数層（例えば第１の層３２と第２の層３４）の各層を順に設けてもよい。詳しくは、半導体チップ１０又は基板２０の一方に各層を順に設けてもよいし、半導体チップ１０にいずれかの層（例えば第１の層３２）を設けておき、基板２０に他の層（例えば第２の層３４）を設けてもよい。
図１Ｂに示すように、半導体チップ１０と基板２０とを接着部材３０を介して密着させる。詳しくは、半導体チップ１０と基板２０とを、両者の間隔が狭くなる方向に押圧する。これにより、半導体チップ１０の電極１２（又はバンプ１４）と配線パターン２２との間に導電粒子３６が挟まれて介在し、両者間の電気的な接続が図られる。
図１Ｃに示すように、外部端子４０を基板２０に設けることで、半導体装置１を得ることができる。図１Ｃには、外部端子４０が半導体チップ１０の搭載領域内にのみ設けられたＦＡＮ−ＩＮ型の半導体装置が示されているが、これに限定されるものではない。例えば、半導体チップ１０の搭載領域外にのみ外部端子４０が設けられたＦＡＮ−ＯＵＴ型の半導体装置や、これにＦＡＮ−ＩＮ型を組み合わせたＦＡＮ−ＩＮ／ＯＵＴ型の半導体装置にも本発明を適用することができる。なお、ＦＡＮ−ＯＵＴ型又はＦＡＮ−ＩＮ／ＯＵＴ型の半導体装置では、異方性導電膜によって、半導体チップの外側にスティフナを貼り付けても良い。
本実施の形態では、第１及び第２の層３２、３４からなる接着部材３０を使用するので、上述した効果を達成することができる。
本実施の形態は、半導体チップ１０をＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の基板２０にフェースダウン実装する例で説明したが、前述したように、基板２０の形態体にかかわらず、単に半導体チップ１０を基板２０にフェースダウン実装した全ての実装形態に適用することができる。
図２には、本実施の形態に係る半導体装置１を実装した回路基板５０が示されている。回路基板５０には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板５０には例えば銅からなる配線パターン５２が所望の回路となるように形成されていて、それらの配線パターンと半導体装置１の外部端子４０とを機械的に接続することでそれらの電気的導通を図る。
そして、本発明を適用した半導体装置１を有する電子機器６０として、図３には、ノート型パーソナルコンピュータが示されている。
なお、上記本発明の構成要件「半導体チップ」を「電子素子」に置き換えて、半導体チップと同様に電子素子（能動素子か受動素子かを問わない）を、基板に実装して電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
図１Ａ〜図１Ｃは、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
図２は、本発明の実施の形態に係る回路基板を示す図である。
図３は、本発明に係る方法を適用して製造された半導体装置を備える電子機器を示す図である。

Claims (3)

  1. エポキシ樹脂からなる第１の樹脂を基材とする第１の層と、
    ビフェニル樹脂からなり、前記第１の樹脂よりも低弾性化されている第２の樹脂を基材とする第２の層と、
    を有する異方性導電膜であり、電子部品を接着するために使用される接着部材。
  2. 第１の樹脂を基材とする第１の層と、
    導電粒子が分散された第２の樹脂を基材とし、前記第１の層よりも厚みが薄い第２の層と、
    を有し、
    前記第２の樹脂は、溶融したときの粘度が前記第１の樹脂よりも高く、
    前記導電粒子は、前記第２の樹脂のみに分散されている、異方性導電膜であり、電子部品を接着するために使用される接着部材。
  3. 請求項１記載の接着部材において、
    前記第２の樹脂のみに、導電粒子が分散されている接着部材。
JP2000600302A 1999-02-18 2000-02-09 接着部材 Expired - Fee Related JP4029255B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3962599 1999-02-18
PCT/JP2000/000710 WO2000049652A1 (fr) 1999-02-18 2000-02-09 Materiau de liaison, dispositif semi-conducteur et procede de fabrication, carte et dispositif electronique

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007202834A Division JP2008024941A (ja) 1999-02-18 2007-08-03 半導体装置

Publications (1)

Publication Number Publication Date
JP4029255B2 true JP4029255B2 (ja) 2008-01-09

Family

ID=12558298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000600302A Expired - Fee Related JP4029255B2 (ja) 1999-02-18 2000-02-09 接着部材

Country Status (4)

Country Link
JP (1) JP4029255B2 (ja)
KR (1) KR100514425B1 (ja)
TW (1) TW550714B (ja)
WO (1) WO2000049652A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2863767B1 (fr) * 2003-12-12 2006-06-09 Commissariat Energie Atomique Support memoire irreversible a deformation plastique et procede de realisation d'un tel support
JP2006100752A (ja) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 回路装置およびその製造方法
KR102492533B1 (ko) 2017-09-21 2023-01-30 삼성전자주식회사 지지 기판, 이를 이용한 반도체 패키지의 제조방법 및 이를 이용한 전자 장치의 제조 방법
TWI714905B (zh) * 2018-11-08 2021-01-01 瑞昱半導體股份有限公司 電路裝置與電路設計及組裝方法
CN114023704B (zh) * 2022-01-05 2022-04-01 长鑫存储技术有限公司 非导电膜及其形成方法、芯片封装结构及方法
CN114374101A (zh) * 2022-01-12 2022-04-19 业成科技（成都）有限公司 连接结构和形成连接结构的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513119A (ja) * 1991-07-04 1993-01-22 Sharp Corp 電子部品接続用テープコネクタ
JP2930186B2 (ja) * 1996-03-28 1999-08-03 松下電器産業株式会社 半導体装置の実装方法および半導体装置の実装体
JPH1013002A (ja) * 1996-06-20 1998-01-16 Matsushita Electric Ind Co Ltd 半導体素子の実装方法
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH10199930A (ja) * 1996-12-28 1998-07-31 Casio Comput Co Ltd 電子部品の接続構造および接続方法

Also Published As

Publication number Publication date
WO2000049652A1 (fr) 2000-08-24
WO2000049652A8 (fr) 2000-10-26
KR20010042822A (ko) 2001-05-25
TW550714B (en) 2003-09-01
KR100514425B1 (ko) 2005-09-14

Similar Documents

Publication Publication Date Title
KR100886778B1 (ko) 컴플라이언트 전기 단자들을 갖는 장치 및 그 제조 방법들
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6720644B2 (en) Semiconductor device using interposer substrate and manufacturing method therefor
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6333104B1 (en) Conductive polymer interconnection configurations
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH10256429A (ja) 半導体パッケージ
JP3565090B2 (ja) 半導体装置の製造方法
US8298870B2 (en) Method for connecting integrated circuit chip to power and ground circuits
US6417029B1 (en) Compliant package with conductive elastomeric posts
JP2000243864A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4029255B2 (ja) 接着部材
JP2001223243A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008024941A (ja) 半導体装置
JP3552701B2 (ja) 接着部材、半導体装置及びその製造方法、回路基板並びに電子機器
JPH10335528A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JP3692810B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3337922B2 (ja) 半導体装置及びその製造方法
JPH10256414A (ja) 半導体パッケージ
JPS62111457A (ja) マルチチツプパツケ−ジ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070803

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071002

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees