CN114023704B - 非导电膜及其形成方法、芯片封装结构及方法 - Google Patents
非导电膜及其形成方法、芯片封装结构及方法 Download PDFInfo
- Publication number
- CN114023704B CN114023704B CN202210003808.XA CN202210003808A CN114023704B CN 114023704 B CN114023704 B CN 114023704B CN 202210003808 A CN202210003808 A CN 202210003808A CN 114023704 B CN114023704 B CN 114023704B
- Authority
- CN
- China
- Prior art keywords
- film layer
- chip
- film
- layer
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 85
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 12
- 238000002844 melting Methods 0.000 claims description 20
- 230000008018 melting Effects 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 18
- 230000008093 supporting effect Effects 0.000 claims description 17
- 239000012528 membrane Substances 0.000 claims description 9
- 238000007731 hot pressing Methods 0.000 claims description 7
- 239000012811 non-conductive material Substances 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 230000009969 flowable effect Effects 0.000 claims 1
- 238000003475 lamination Methods 0.000 description 9
- 238000010030 laminating Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000012858 packaging process Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000001125 extrusion Methods 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Laminated Bodies (AREA)
Abstract
本申请实施例提供一种非导电膜及其形成方法、芯片封装结构及方法，其中，所述非导电膜至少包括：第一膜层和第二膜层；所述第一膜层的表面具有网格状的凹槽结构，且所述凹槽结构中每一凹槽的深度小于所述第一膜层的厚度；所述第二膜层位于所述第一膜层表面的所述凹槽中；其中，在相同条件下所述第一膜层的流动性大于所述第二膜层的流动性。
Description
技术领域
本申请涉及半导体技术领域，涉及但不限于一种非导电膜及其形成方法、芯片封装结构及方法。
背景技术
三维晶片封装制程技术中，非导电膜（Non Conductive Film，NCF）用于堆叠封装时粘贴上下芯片，非导电膜粘贴整片晶圆，有保护凸块（Bump）的作用。晶圆经过背面通孔露出（Backside Via Reveal，BVR）工艺与切割分片（Dicing）工艺，形成多个芯片，以进行堆叠芯片结构；堆叠芯片时使用热压贴合（Thermal Compression Bond，TCB）工艺使芯片粘合一起。然而，热压工艺的加热挤压导致芯片之间的非导电膜会挤压出芯片外，在芯片边缘形成较厚的非导电膜阻挡层，挤压出芯片外的较厚的阻挡层会影响下一个芯片堆叠的进行。
发明内容
有鉴于此，本申请实施例提供一种非导电膜及其形成方法、芯片封装结构及方法。
第一方面，本申请实施例提供一种非导电膜，至少包括：第一膜层和第二膜层；
所述第一膜层的表面具有网格状的凹槽结构，且所述凹槽结构中每一凹槽的深度小于所述第一膜层的厚度；
所述第二膜层位于所述第一膜层表面的所述凹槽中；
其中，在相同条件下所述第一膜层的流动性大于所述第二膜层的流动性。
在一些实施例中，所述第一膜层包括第一预设浓度的非导电材料；所述第二膜层包括第二预设浓度的所述非导电材料；
其中，所述第二预设浓度大于所述第一预设浓度。
在一些实施例中，所述第一膜层具有第一熔点；所述第二膜层具有第二熔点；
其中，所述第二熔点大于所述第一熔点。
在一些实施例中，所述第二膜层至少位于所述非导电膜的顶角位置，或者，所述第二膜层至少位于与所述顶角位置相邻的位置。
在一些实施例中，所述非导电膜还包括支撑层；
所述第一膜层的第一表面具有所述网格状的凹槽结构，其中，所述第一表面为所述第一膜层沿第一膜层厚度方向上的任意一个面；
所述支撑层位于所述第二膜层的表面和所述第一膜层的部分第一表面上。
第二方面，本申请实施例提供一种非导电膜的形成方法，包括：
提供支撑层；
在所述支撑层上形成具有多个凹槽的第二膜层；其中，所述凹槽暴露出所述支撑层的表面；
在所述凹槽和所述第二膜层的表面，形成第一膜层；其中，在相同条件下所述第一膜层的流动性大于所述第二膜层的流动性。
在一些实施例中，在所述支撑层上形成具有多个凹槽的第二膜层，包括：
在所述支撑层上形成初始第二膜层；
采用干法刻蚀工艺，刻蚀所述初始第二膜层，形成所述具有多个凹槽的第二膜层。
在一些实施例中，所述凹槽至少位于所述第二膜层的顶角位置；或者，所述凹槽至少位于与所述顶角位置相邻的位置。
在一些实施例中，所述支撑层具有预设粘度值，且在所述预设粘度值下所述支撑层不具有流动性。
第三方面，本申请实施例提供一种芯片堆叠结构，包括：
芯片堆叠结构，所述芯片堆叠结构包括堆叠的多个芯片，且任意相邻两个芯片通过上述的非导电膜结合；
基板，所述基板与所述芯片堆叠结构键合，且所述基板与所述芯片堆叠结构之间通过所述非导电膜填充。
第四方面，本申请实施例提供一种芯片堆叠方法，包括：
形成芯片堆叠结构，所述芯片堆叠结构包括堆叠的多个芯片，且任意相邻两个芯片通过上述的非导电膜结合；
将所述芯片堆叠结构与基板进行键合，以实现对所述多个芯片进行封装。
在一些实施例中，所述形成芯片堆叠结构，包括：
提供多个芯片；所述芯片的第一面设置有非导电膜，所述芯片的第二面设置有金属互连层，其中，所述第一面和所述第二面为所述芯片在芯片厚度方向上相对的两个面；
将所述多个芯片中第一芯片的第一面与所述多个芯片中第二芯片的第二面进行对准；
基于所述非导电膜，至少将所述第一芯片与所述第二芯片进行堆叠，形成所述芯片堆叠结构。
在一些实施例中，所述非导电膜至少包括：第一膜层和第二膜层；
所述第一膜层的表面为网格状的凹槽结构，且所述凹槽结构中每一凹槽的深度小于所述第一膜层的厚度；
所述第二膜层位于所述第一膜层表面的所述凹槽中；
其中，在相同的条件下所述第一膜层的流动性大于所述第二膜层的流动性。
在一些实施例中，所述第一膜层的第一表面为所述网格状的凹槽结构，且所述第二膜层的表面和所述第一膜层的部分第一表面上设置有一支撑层；
所述第一膜层的第二表面与所述芯片的第一面相接触；
其中，所述第一表面和所述第二表面为所述第一膜层沿第一膜层厚度方向上的相对的两个面。
在一些实施例中，所述方法还包括：
在将所述第一芯片与所述第二芯片进行贴合之前，去除所述支撑层。
在一些实施例中，基于所述非导电膜，至少将所述第一芯片与所述第二芯片进行堆叠，形成所述芯片堆叠结构，包括：
采用真空贴合工艺和热压贴合工艺，基于所述非导电膜，至少将所述第一芯片与所述第二芯片进行贴合，得到所述芯片堆叠结构。
在一些实施例中，所述提供多个芯片，包括：
提供晶圆；其中，所述晶圆中形成有特定功能电路结构；
在所述晶圆的表面形成所述非导电膜；
对所述晶圆进行切割，形成所述多个芯片。
本申请实施例提供的非导电膜及其形成方法、芯片封装结构及方法，其中，非导电膜包括第一膜层和第二膜层，第一膜层的表面具有网格状凹槽结构，第二膜层位于第一膜层表面的凹槽中，且在相同条件下第一膜层的流动性大于第二膜层的流动性。由于本申请实施例提供的非导电膜由具有不同流动性的第一膜层和第二膜层组成，且低流动性的第二膜层为网格状，如此，在采用本申请实施例提供的非导电膜进行芯片贴合时，低流动性的第二膜层具有一定的支撑作用，不会导致太多的非导电膜挤压出芯片外，进而不会影响后续芯片的叠片过程。
附图说明
在附图（其不一定是按比例绘制的）中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1a和1b为本申请实施例中在封装过程中非导电膜溢出的结构示意图；
图2a~2e为本申请实施例提供的非导电膜的结构示意图；
图3为本申请实施例提供的非导电膜形成方法的流程示意图；
图4a~4e为本申请实施例提供的非导电膜的形成过程的结构示意图；
图5为本申请实施例提供的芯片封装结构的结构示意图；
图6为本申请实施例提供的芯片封装方法的流程示意图。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
本申请实施例中，在芯片封装过程中，非导电膜用于粘贴相邻的芯片或者填充于芯片与基板之间进行封装，通常芯片的封装过程中采用热压贴合工艺加热加压使得芯片粘合在一起，或者芯片与基板粘合在一起。然而，在加热过程中，会使得非导电膜挤压出芯片外，并且挤压出的非导电膜过厚会影响下一个芯片堆叠的进行。如图1a和1b所示，在芯片101和基板103之间的非导电膜102会挤压出芯片外，形成较厚的NCF阻挡层104，较厚的非导电膜阻挡层104会影响下一个叠片的进行。
基于本申请实施例上述方案存在的上述问题，本申请实施例提供一种非导电膜及其形成方法、芯片封装结构及方法，其中，非导电膜包括第一膜层和第二膜层，第一膜层的表面具有网格状凹槽结构，第二膜层位于第一膜层表面的凹槽中，且在相同条件下第一膜层的流动性大于第二膜层的流动性。由于本申请实施例提供的非导电膜由具有不同流动性的第一膜层和第二膜层组成，且低流动性的第二膜层为网格状，如此，在采用本申请实施例提供的非导电膜进行芯片贴合时，低流动性的第二膜层具有一定的支撑作用，不会导致太多的非导电膜挤压出芯片外，进而不会影响后续芯片的叠片过程。
图2a~2e为本申请实施例提供的非导电膜的结构示意图，其中，图2b和2d为俯视图，如图2a和2b所示，所述非导电膜20包括第一膜层201和第二膜层202。
所述第一膜层201的表面具有网格状的凹槽结构，且所述凹槽结构中每一凹槽的深度小于所述第一膜层201的厚度；即每一凹槽在Z轴方向的尺寸h1小于第一膜层201在Z轴方向的尺寸h2。
所述第二膜层202位于所述第一膜层201表面的所述凹槽中；且第二膜层的顶表面与第一膜层的顶表面平齐。
本申请实施例中，在相同条件下所述第一膜层201的流动性大于所述第二膜层202的流动性。
在一些实施例中，所述第一膜层201包括第一预设浓度的非导电材料；所述第二膜层202包括第二预设浓度的所述非导电材料；其中，所述第二预设浓度大于所述第一预设浓度。本申请实施例中，所述非导电材料可以是SiO2、Al2O3或者SiO2和Al2O3的复合材料。
在一些实施例中，所述第一膜层201具有第一熔点；所述第二膜层202具有第二熔点；所述第二熔点大于第一熔点。即本申请实施例中，低流动性的第二膜层的熔点大于高流动性的第一膜层的熔点。
本申请实施例中，第一膜层中导电材料的浓度小于第二膜层中导电材料的浓度，且第一膜层的熔点小于第二膜层的熔点，因此，第二膜层相对于第一膜层流动性更低、更不容易被融化，如此，在后续通过热压贴合工艺，融化第一膜层和第二膜层进行芯片堆叠过程中，第二膜层对第一膜层具有一定的支撑作用，可以防止导电材料过多的外溢。
在一些实施例中，请继续参见图2a和2b，所述第二膜层202至少位于非导电膜20的顶角位置（如图2b中的虚线框位置）。
在其它实施例中，如图2c和2d所示，所述第二膜层202还可以位于非导电膜20中与顶角位置（如图2d中的虚线框位置）相邻的位置。也就是说，非导电膜20中的顶角位置处可以是第一膜层（对应图2c和2d），也可以是第二膜层（对应图2a和2b）。
在一些实施例中，如图2e所示，所述非导电膜20还包括支撑层203；所述第一膜层201的第一表面201-1具有所述网格状的凹槽结构，其中，所述第一表面201-1为所述第一膜层201沿第一膜层厚度方向（即Z轴方向）上的任意一个面；所述支撑层203位于所述第二膜层202的表面和所述第一膜层201的部分第一表面201-1上。
在一些实施例中，所述支撑层203的材料可以是任意一种合适的、易去除的材料，且所述支撑层203具有预设粘度值，在所述预设粘度值下所述支撑层不具有流动性；所述支撑层203对第一膜层和第二膜层起到支撑作用。
由于本申请实施例提供的非导电膜由具有不同流动性的第一膜层和第二膜层组成，且低流动性的第二膜层为网格状，如此，在采用本申请实施例提供的非导电膜进行芯片贴合时，低流动性的第二膜层具有一定的支撑作用，不会导致太多的非导电膜挤压出芯片外，进而不会影响后续芯片的叠片过程。
本申请实施例提供一种非导电膜的形成方法，图3为本申请实施例提供的非导电膜的形成方法的流程示意图，图4a~4e为本申请实施例提供的非导电膜的形成过程的结构示意图，如图3所示，所述非导电膜的形成方法包括以下步骤：
步骤S301、提供支撑层。
本申请实施例中，所述支撑层具有预设粘度值，且在所述预设粘度值下所述支撑层不具有流动性；所述支撑层用于对后续形成的结构提供支撑作用。
步骤S302、在所述支撑层上形成具有多个凹槽的第二膜层；其中，所述凹槽暴露出所述支撑层的表面。
在一些实施例中，步骤S302可以包括以下步骤：
步骤S3021、在所述支撑层上形成初始第二膜层。
如图4a所示，在支撑层301的表面形成有初始第二膜层302a。本申请实施例中，可以通过任意一种合适的沉积工艺形成所述初始第二膜层，例如，化学气相沉积（ChemicalVapor Deposition，CVD）工艺、物理气相沉积（Physical Vapor Deposition，PVD）工艺、原子层沉积（Atomic Layer Deposition，ALD）工艺、旋涂工艺或者涂敷工艺。
步骤S3022、采用干法刻蚀工艺，刻蚀所述初始第二膜层，形成所述具有多个凹槽的第二膜层。
本申请实施例中，所述干法刻蚀工艺包括等离子体刻蚀工艺，反应离子刻蚀工艺或者离子铣工艺。
如图4b和4c，采用干法刻蚀工艺，刻蚀所述初始第二膜层302a，形成具有多个凹槽A的第二膜层302，所述凹槽A暴露出支撑层301的表面。
本申请实施例中，所述凹槽A至少位于所述第二膜层的顶角位置（如图4b所示）；或者，所述凹槽A至少位于与所述顶角位置相邻的位置（如图4c所示）。
步骤S303、在所述凹槽和所述第二膜层的表面，形成第一膜层。
如图4d和4e，在凹槽A和第二膜层302的形成了第一膜层303，第一膜层303的底表面为网络状凹槽结构。
本申请实施例中，可以通过任意一种合适的沉积工艺形成所述第一膜层，例如，涂敷工艺。
本申请实施例中，在相同条件下所述第一膜层303的流动性大于所述第二膜层302的流动性。第一膜层和第二膜层的组成材料相同，但第一膜层和第二膜层中材料的含量不同。
在一些实施例中，所述第一膜层具有第一熔点，所述第二膜层具有第二熔点，且第二熔点大于第一熔点。
本申请实施例中，第一膜层的流动性大于所述第二膜层的流动性，且第二膜层相对于第一膜层更不容易被融化，那么，在后续通过热压贴合工艺，融化第一膜层和第二膜层进行芯片堆叠过程中，第二膜层可以对第一膜层提供一定的支撑作用，如此，可以防止芯片堆叠过程中第一膜层导电材料过多的外溢，进而影响后续的芯片堆叠过程。
本申请实施例中所形成的非导电膜与上述实施例中的非导电膜类似，对于本申请实施例未详尽披露的技术特征，请参考上述实施例进行理解，这里，不再赘述。
本申请实施例提供的非导电膜的形成方法所形成的非导电膜，由具有不同流动性的第一膜层和第二膜层组成，且低流动性的第二膜层为网格状，如此，在采用本申请实施例形成的非导电膜进行芯片贴合时，低流动性的第二膜层具有一定的支撑作用，不会导致太多的非导电膜挤压出芯片外，进而不会影响后续芯片的叠片过程。
本申请实施例提供一种芯片封装结构，图5为本申请实施例提供的芯片封装结构的结构示意图，如图5所示，所述芯片封装结构50包括：芯片堆叠结构501和基板502。
所述芯片堆叠结构501包括堆叠的多个芯片5011，且任意相邻两个芯片通过非导电膜5012结合。所述基板502与所述芯片堆叠结构501键合，且所述基板502与所述芯片堆叠结构501之间通过非导电膜5012填充。
在一些实施例中，每一芯片5011的表面还形成有金属互连层5013，所述金属互联层用于引出芯片5011内部的电信号，此外每一芯片5011之间的互连是通过在每一芯片5011中设置硅通孔（图中未示出）及在与硅通孔电连接的焊球（未示出）来实现。
本申请实施例中，所述非导电膜5012包括第一膜层5012a和第二膜层5012b，其中，第一膜层5012a的流动性大于第二膜层5012b的流动性。所述第一膜层5012a的表面具有网格状的凹槽结构，且第二膜层5012b位于第一膜层5012a表面的凹槽中，如此，本申请实施例中的第二膜层5012b也具有网格状结构。
由于本申请实施例中的非导电膜由具有不同流动性的两层膜组成，在芯片封装过程中，低流动性的网格状的第二膜层会提供较高的支撑作用，防止非导电膜中高流动性的第一膜层向外挤压溢出，进而不会影响后续芯片的叠片过程。
如图5所示的虚线框B所示，由于第二膜层5012b的支撑作用，仅有部分低流动性的第一膜层5012a被挤压出芯片外部，且挤压出来的第一膜层5012a不会影响后续的叠片过程。
本申请实施例提供的芯片堆叠结构中的非导电膜与上述实施例中的非导电膜类似，对于本申请实施例未详尽披露的技术特征，请参照上述实施例进行理解，这里不再赘述。
除此之外，本申请实施例还提供一种芯片的封装方法，图6为本申请实施例提供的芯片封装方法的流程示意图，如图6所示，所述芯片的封装方法包括以下步骤：
步骤S601、形成芯片堆叠结构，所述芯片堆叠结构包括堆叠的多个芯片，且任意相邻两个芯片通过非导电膜结合。
本申请实施例中，芯片堆叠结构可以通过以下步骤形成：
步骤S6011、提供多个芯片；所述芯片的第一面设置有非导电膜，所述芯片的第二面设置有金属互连层，其中，所述第一面和所述第二面为所述芯片在芯片厚度方向上相对的两个面。
在一些实施例中，提供多个芯片的过程可以包括以下步骤：
步骤S1、提供晶圆；其中，所述晶圆中形成有特定功能电路结构。
步骤S2、在所述晶圆的表面形成所述非导电膜。
本申请实施例中，在晶圆的表面形成非导电膜可以是在晶圆的表面粘贴所述非导电膜，也可以是在晶圆的表面经过沉积和刻蚀过程形成所述非导电膜。
本申请实施例中，所述非导电膜至少包括：第一膜层和第二膜层；所述第一膜层的表面为网格状的凹槽结构，且所述凹槽结构中每一凹槽的深度小于所述第一膜层的厚度；所述第二膜层位于所述第一膜层表面的所述凹槽中。且在相同的条件下所述第一膜层的流动性大于所述第二膜层的流动性。
本申请实施例中，所述第一膜层的第一表面为所述网格状的凹槽结构，且所述第二膜层的表面和所述第一膜层的部分第一表面上设置有一支撑层；所述第一膜层的第二表面与所述芯片的第一面相接触；其中，所述第一表面和所述第二表面为所述第一膜层沿第一膜层厚度方向上的相对的两个面。
步骤S3、对所述晶圆进行切割，形成所述多个芯片。
步骤S6012、将所述多个芯片中第一芯片的第一面与所述多个芯片中第二芯片的第二面进行对准。
步骤S6013、基于所述非导电膜，至少将所述第一芯片与所述第二芯片进行堆叠，形成所述芯片堆叠结构。
本申请实施例中，多个芯片之间堆叠采用面对背的方式进行。
在一些实施例中，在将所述第一芯片与第二芯片进行贴合之前，所述方法还包括：去除所述支撑层。
本申请实施例中，可以只撕掉支撑层，也可以通过湿法刻蚀工艺或其它工艺湿法去除所述支撑层。
在一些实施例中，步骤S6013可以包括以下步骤：
采用真空贴合工艺和热压贴合工艺，基于所述非导电膜，至少将所述第一芯片与所述第二芯片进行贴合，得到所述芯片堆叠结构。
本申请实施例中，对网状低流动性NCF（即第二膜层），使用真空贴合工艺进行贴合，真空贴合工艺不需要考虑低流动型对排泡的影响；对高流动性NCF（即第一膜层），使用热压贴合工艺进行贴合，无真空环境，高流动型NCF可以提高排泡效率；进一步地，网状低流动性NCF可以阻挡贴合时，高流动型的NCF向外或向上挤压。
步骤S602、将所述芯片堆叠结构与基板进行键合，以实现对所述多个芯片进行封装。
所述基板中形成有导电柱和多个导电结构，本申请实施例中，在形成芯片堆叠结构之后，将芯片堆叠结构和基板进行键合，以实现芯片堆叠结构和基板之间的电信号的连通。
本申请实施例中，所述基板与所述芯片堆叠结构之间也填充有非导电膜，通过非导电膜实现芯片堆叠结构与基板之间密封。
本申请实施例中所采用的非导电膜与上述实施例中的非导电膜类似，对于本申请实施例未详尽披露的技术特征，请参考上述实施例进行理解，这里，不再赘述。
需要说明的是，由于本申请实施例中的非导电膜由具有不同流动性的两层膜组成，在芯片封装过程中，低流动性的网格状的第二膜层会提供较高的支撑作用，防止非导电膜中高流动性的第一膜层向外挤压溢出。
本申请实施例中芯片封装过程与上述实施例中的芯片封装结构类似，对于本申请实施例未详尽披露的技术特征，请参考上述实施例进行理解，这里，不再赘述。
本申请实施例提供的芯片封装方法，由于所采用的非导电膜由具有不同流动性的第一膜层和第二膜层组成，且低流动性的第二膜层为网格状，如此，在芯片贴合时，低流动性的第二膜层具有一定的支撑作用，不会导致太多的非导电膜挤压出芯片外，进而不会影响后续芯片的叠片过程。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过非目标的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本申请实施例的一些实施方式，但本申请实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请实施例揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请实施例的保护范围之内。因此，本申请实施例的保护范围应以权利要求的保护范围为准。
Claims (17)
1.一种非导电膜，其特征在于，至少包括：第一膜层和第二膜层；
所述第一膜层的表面具有网格状的凹槽结构，且所述凹槽结构中每一凹槽的深度小于所述第一膜层的厚度；
所述第二膜层位于所述第一膜层表面的所述凹槽中，且所述第二膜层的顶表面与所述第一膜层的顶表面平齐；
其中，在相同条件下所述第一膜层的流动性大于所述第二膜层的流动性。
2.根据权利要求1所述的非导电膜，其特征在于，所述第一膜层包括第一预设浓度的非导电材料；所述第二膜层包括第二预设浓度的所述非导电材料；
其中，所述第二预设浓度大于所述第一预设浓度。
3.根据权利要求2所述的非导电膜，其特征在于，所述第一膜层具有第一熔点；所述第二膜层具有第二熔点；
其中，所述第二熔点大于所述第一熔点。
4.根据权利要求3所述的非导电膜，其特征在于，所述第二膜层至少位于所述非导电膜的顶角位置，或者，所述第二膜层至少位于与所述顶角位置相邻的位置。
5.根据权利要求1至4任一项所述的非导电膜，其特征在于，所述非导电膜还包括支撑层；
所述第一膜层的第一表面具有所述网格状的凹槽结构，其中，所述第一表面为所述第一膜层沿第一膜层厚度方向上的任意一个面；
所述支撑层位于所述第二膜层的表面和所述第一膜层的部分第一表面上。
6.一种非导电膜的形成方法，其特征在于，所述方法包括：
提供支撑层；
在所述支撑层上形成具有多个凹槽的第二膜层；其中，所述凹槽暴露出所述支撑层的表面；
在所述凹槽和所述第二膜层的表面，形成第一膜层；其中，在相同条件下所述第一膜层的流动性大于所述第二膜层的流动性。
7.根据权利要求6所述的方法，其特征在于，在所述支撑层上形成具有多个凹槽的第二膜层，包括：
在所述支撑层上形成初始第二膜层；
采用干法刻蚀工艺，刻蚀所述初始第二膜层，形成所述具有多个凹槽的第二膜层。
8.根据权利要求6或7所述的方法，其特征在于，所述凹槽至少位于所述第二膜层的顶角位置；或者，所述凹槽至少位于与所述顶角位置相邻的位置。
9.根据权利要求8所述的方法，其特征在于，所述支撑层具有预设粘度值，且在所述预设粘度值下所述支撑层不具有流动性。
10.一种芯片封装结构，其特征在于，包括：
芯片堆叠结构，所述芯片堆叠结构包括堆叠的多个芯片，且任意相邻两个芯片通过权利要求1至4任一项所述的非导电膜结合；
基板，所述基板与所述芯片堆叠结构键合，且所述基板与所述芯片堆叠结构之间填充有所述非导电膜。
11.一种芯片封装方法，其特征在于，所述方法包括：
形成芯片堆叠结构，所述芯片堆叠结构包括堆叠的多个芯片，且任意相邻两个芯片通过权利要求1至4任一项所述的非导电膜结合；
将所述芯片堆叠结构与基板进行键合，以实现对所述多个芯片进行封装。
12.根据权利要求11所述的方法，其特征在于，所述形成芯片堆叠结构，包括：
提供多个芯片；所述芯片的第一面设置有非导电膜，所述芯片的第二面设置有金属互连层，其中，所述第一面和所述第二面为所述芯片在芯片厚度方向上相对的两个面；
将所述多个芯片中第一芯片的第一面与所述多个芯片中第二芯片的第二面进行对准；
基于所述非导电膜，至少将所述第一芯片与所述第二芯片进行堆叠，形成所述芯片堆叠结构。
13.根据权利要求12所述的方法，其特征在于，所述非导电膜至少包括：第一膜层和第二膜层；
所述第一膜层的表面为网格状的凹槽结构，且所述凹槽结构中每一凹槽的深度小于所述第一膜层的厚度；
所述第二膜层位于所述第一膜层表面的所述凹槽中；
其中，在相同的条件下所述第一膜层的流动性大于所述第二膜层的流动性。
14.根据权利要求13所述的方法，其特征在于，所述第一膜层的第一表面为所述网格状的凹槽结构，且所述第二膜层的表面和所述第一膜层的部分第一表面上设置有一支撑层；
所述第一膜层的第二表面与所述芯片的第一面相接触；
其中，所述第一表面和所述第二表面为所述第一膜层沿第一膜层厚度方向上的相对的两个面。
15.根据权利要求14所述的方法，其特征在于，所述方法还包括：
在将所述第一芯片与所述第二芯片进行贴合之前，去除所述支撑层。
16.根据权利要求12至15任一项所述的方法，其特征在于，基于所述非导电膜，至少将所述第一芯片与所述第二芯片进行堆叠，形成所述芯片堆叠结构，包括：
采用真空贴合工艺和热压贴合工艺，基于所述非导电膜，至少将所述第一芯片与所述第二芯片进行贴合，得到所述芯片堆叠结构。
17.根据权利要求16所述的方法，其特征在于，所述提供多个芯片，包括：
提供晶圆；其中，所述晶圆中形成有特定功能电路结构；
在所述晶圆的表面形成所述非导电膜；
对所述晶圆进行切割，形成所述多个芯片。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210003808.XA CN114023704B (zh) | 2022-01-05 | 2022-01-05 | 非导电膜及其形成方法、芯片封装结构及方法 |
| PCT/CN2022/076142 WO2023130530A1 (zh) | 2022-01-05 | 2022-02-14 | 非导电膜及其形成方法、芯片封装结构及方法 |
| US17/662,641 US20230215832A1 (en) | 2022-01-05 | 2022-05-09 | Non conductive film, method for forming non conductive film, chip package structure, and method for packaging chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210003808.XA CN114023704B (zh) | 2022-01-05 | 2022-01-05 | 非导电膜及其形成方法、芯片封装结构及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114023704A CN114023704A (zh) | 2022-02-08 |
| CN114023704B true CN114023704B (zh) | 2022-04-01 |
Family
ID=80069957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210003808.XA Active CN114023704B (zh) | 2022-01-05 | 2022-01-05 | 非导电膜及其形成方法、芯片封装结构及方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114023704B (zh) |
| WO (1) | WO2023130530A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114023704B (zh) * | 2022-01-05 | 2022-04-01 | 长鑫存储技术有限公司 | 非导电膜及其形成方法、芯片封装结构及方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000049652A1 (fr) * | 1999-02-18 | 2000-08-24 | Seiko Epson Corporation | Materiau de liaison, dispositif semi-conducteur et procede de fabrication, carte et dispositif electronique |
| CN107591387A (zh) * | 2016-07-06 | 2018-01-16 | 三星电子株式会社 | 半导体封装件和形成该半导体封装件的方法 |
| CN112825311A (zh) * | 2019-11-21 | 2021-05-21 | 爱思开海力士有限公司 | 包括具有可控尾部的非导电膜的半导体封装 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100684169B1 (ko) * | 2005-08-11 | 2007-02-20 | 삼성전자주식회사 | 이원 필러 분포를 가지는 접착 필름 및 그 제조 방법, 이를이용한 칩 적층 패키지 및 그 제조 방법 |
| US9768104B1 (en) * | 2016-08-19 | 2017-09-19 | International Business Machines Corporation | Method and structure to fabricate a nanoporous membrane |
| CN111667941A (zh) * | 2019-03-08 | 2020-09-15 | 苏州维业达触控科技有限公司 | 一体化复合结构透明导电膜及其制备方法 |
| KR102562315B1 (ko) * | 2019-10-14 | 2023-08-01 | 삼성전자주식회사 | 반도체 패키지 |
| KR102666541B1 (ko) * | 2019-11-12 | 2024-05-20 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
| KR20210058165A (ko) * | 2019-11-13 | 2021-05-24 | 삼성전자주식회사 | 반도체 패키지 |
| KR20210066049A (ko) * | 2019-11-27 | 2021-06-07 | 삼성전자주식회사 | 반도체 패키지 |
| CN114023704B (zh) * | 2022-01-05 | 2022-04-01 | 长鑫存储技术有限公司 | 非导电膜及其形成方法、芯片封装结构及方法 |
-
2022
- 2022-01-05 CN CN202210003808.XA patent/CN114023704B/zh active Active
- 2022-02-14 WO PCT/CN2022/076142 patent/WO2023130530A1/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000049652A1 (fr) * | 1999-02-18 | 2000-08-24 | Seiko Epson Corporation | Materiau de liaison, dispositif semi-conducteur et procede de fabrication, carte et dispositif electronique |
| CN107591387A (zh) * | 2016-07-06 | 2018-01-16 | 三星电子株式会社 | 半导体封装件和形成该半导体封装件的方法 |
| CN112825311A (zh) * | 2019-11-21 | 2021-05-21 | 爱思开海力士有限公司 | 包括具有可控尾部的非导电膜的半导体封装 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114023704A (zh) | 2022-02-08 |
| WO2023130530A1 (zh) | 2023-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10636769B2 (en) | Semiconductor package having spacer layer | |
| CN108666264B (zh) | 晶圆级系统封装方法及封装结构 | |
| US20230420313A1 (en) | Seal for microelectronic assembly | |
| TWI453958B (zh) | 使用微磨料顆粒流以形成半導體元件的方法 | |
| CN1322566C (zh) | 半导体装置 | |
| JP5246831B2 (ja) | 電子デバイス及びそれを形成する方法 | |
| TWI480996B (zh) | 多功能及遮蔽之三維互連 | |
| TWI446509B (zh) | 具有覆蓋通孔之金屬墊之微電子元件 | |
| CN107408552A (zh) | 薄型低翘曲扇出封装件中的双面安装存储器集成 | |
| CN103339725B (zh) | 晶圆内的柔性互连 | |
| TW201240040A (en) | Stacked microelectronic assembly with TSVs formed in stages with plural active chips | |
| CN104051354A (zh) | 半导体封装件及其制法 | |
| CN111128914A (zh) | 一种低翘曲的多芯片封装结构及其制造方法 | |
| CN114023704B (zh) | 非导电膜及其形成方法、芯片封装结构及方法 | |
| CN107622957A (zh) | 双面SiP的三维封装结构的制造方法 | |
| JP2005093980A (ja) | 積み重ねが可能な層、ミニスタック、および積層型電子モジュール | |
| KR101917247B1 (ko) | 적층 반도체 패키지 및 그 제조방법 | |
| US20080217748A1 (en) | Low cost and low coefficient of thermal expansion packaging structures and processes | |
| TW202406018A (zh) | 具有高深寬比tsv的電連接結構及其製造方法 | |
| CN114450785A (zh) | 一种多芯片堆叠封装及制作方法 | |
| CN114171406A (zh) | 扇出式堆叠芯片的封装方法及封装结构 | |
| CN114203690A (zh) | 扇出式堆叠芯片的封装方法及封装结构 | |
| CN114171401A (zh) | 扇出式堆叠芯片的封装方法及封装结构 | |
| CN114171405A (zh) | 扇出式堆叠芯片的封装方法及封装结构 | |
| TW201017864A (en) | Thin stack package using embedded-type chip carrier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |