KR100684169B1 - 이원 필러 분포를 가지는 접착 필름 및 그 제조 방법, 이를이용한 칩 적층 패키지 및 그 제조 방법 - Google Patents
이원 필러 분포를 가지는 접착 필름 및 그 제조 방법, 이를이용한 칩 적층 패키지 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100684169B1 KR100684169B1 KR1020050073968A KR20050073968A KR100684169B1 KR 100684169 B1 KR100684169 B1 KR 100684169B1 KR 1020050073968 A KR1020050073968 A KR 1020050073968A KR 20050073968 A KR20050073968 A KR 20050073968A KR 100684169 B1 KR100684169 B1 KR 100684169B1
- Authority
- KR
- South Korea
- Prior art keywords
- adhesive film
- film layer
- film
- chip
- filler
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J7/00—Adhesives in the form of films or foils
- C09J7/10—Adhesives in the form of films or foils without carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J2301/00—Additional features of adhesives in the form of films or foils
- C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
- C09J2301/408—Additional features of adhesives in the form of films or foils characterized by the presence of essential components additives as essential feature of the adhesive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/2908—Plural core members being stacked
- H01L2224/29082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29499—Shape or distribution of the fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/325—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Die Bonding (AREA)
- Adhesive Tapes (AREA)
Abstract
본 발명은 이원 필러 분포를 가지는 접착 필름과 그 제조 방법, 이를 이용한 칩 적층 패키지와 그 제조 방법에 관한 것이다. 접착 필름의 상부 필름층은 필러의 함유량이 높고 입자크기가 작아서 높은 탄성률을 가지며, 하부 필름층은 필러의 함유량이 낮고 입자크기가 커서 낮은 탄성률을 가진다. 따라서 칩 적층 패키지에 이용할 때, 하부 필름층은 하부 칩의 본딩 와이어를 통과시키고 상부 필름층은 상부 칩과 본딩 와이어의 접촉을 방지한다. 이원 필러 구조의 접착 필름은 라미네이션 방법 또는 연속 코팅 방법으로 제조할 수 있으며, 화학적으로 동일한 소재의 단일 층에 물리적으로 다른 특성을 가지는 두 개의 층이 형성되므로 칩 적층 패키지의 신뢰성과 공정성을 향상시킬 수 있다.
칩 적층 패키지, 접착 필름, 수지 기지층, 필러, 탄성률
Description
도 1은 종래 기술에 따른 접착 필름을 이용한 칩 적층 패키지의 한 예를 보여주는 단면도이다.
도 2는 종래 기술에 따른 접착 필름을 이용한 칩 적층 패키지의 다른 예를 보여주는 단면도이다.
도 3은 본 발명의 실시예에 따른 이원 필러 분포를 가지는 접착 필름의 단면도이다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 이원 필러 분포를 가지는 접착 필름의 두 가지 제조 방법을 보여주는 개략도이다.
도 5a 내지 도 5d는 본 발명의 실시예에 따른 접착 필름을 이용한 칩 적층 패키지 및 그 제조 방법을 보여주는 단면도이다.
<도면에 사용된 참조 번호의 설명>
10, 20, 60: 칩 적층 패키지(chip stack package)
11: 패키지 기판(package substrate)
12: 접착층(adhesive layer)
13, 15: 집적회로 칩(IC chip)
14, 24, 30: 접착 필름(adhesive film)
16: 본딩 와이어(bonding wire)
31, 32: 제1, 제2 필름층(first and second film layer)
33: 수지 기지층(resin base layer)
34: 필러(filler)
본 발명은 칩 접착 필름 및 이를 이용한 칩 적층 기술에 관한 것으로서, 좀 더 구체적으로는 이원 필러 분포를 가지는 접착 필름 및 그 제조 방법, 이를 이용한 칩 적층 패키지 및 그 제조 방법에 관한 것이다.
근래 들어 각종 전자기기, 휴대용 정보통신기기 등의 폭발적인 성장에 따라 이들 제품에 데이터 저장매체로 사용되는 메모리 소자의 수요가 지속적으로 늘고 있다. 아울러, 메모리 소자의 메모리 용량 증대에 대한 시장의 요구 또한 급격히 높아지고 있는 추세이다. 그러나 메모리 칩의 개발 속도는 이러한 시장의 요구를 충족시키지 못하고 있는 실정이며, 이에 따라 칩 또는 패키지를 여러 개 적층하여 메모리 소자 제품을 구현함으로써 칩 제조 이후의 단계에서 메모리 용량을 증가시키는 적층 기술(stack technology)이 활발히 연구되고 있다.
적층 기술에서 칩 적층 구조는 접착 필름을 이용하여 아래위 칩을 접착하는 기술이 널리 이용되고 있다. 칩 적층 구조에서 상부 칩의 크기가 하부 칩의 크기보다 크거나 같을 경우, 하부 칩에 연결된 본딩 와이어가 상부 칩에 의하여 영향을 받지 않도록 하는 것이 중요하다. 그런데 접착 필름을 이용하게 되면 내부의 필러(filler)에 의한 영향으로 종종 문제가 발생한다. 이하, 접착 필름을 이용하여 구현된 칩 적층 패키지의 두 가지 예를 설명한다.
도 1은 종래 기술에 따른 접착 필름(14)을 이용한 칩 적층 패키지(10)의 한 예를 보여주는 단면도이다.
도 1을 참조하면, 칩 적층 패키지(10)는 패키지 기판(11) 위에 접착층(12)을 개재하여 접착된 하부 칩(13)과, 그 위에 접착 필름(14)을 통하여 접착된 상부 칩(15)으로 이루어진다. 하부 칩(13)과 패키지 기판(11)은 본딩 와이어(16)를 통하여 전기적으로 연결되는데, 상부 칩(15)의 크기가 하부 칩(13)보다 크거나 같을 경우에는 접착 필름(14)이 하부 칩(13)의 본딩 와이어(16)를 덮게 된다.
일반적으로 접착 필름(14)은 접착력을 갖는 수지 기저층 안에 작은 필러 입자들이 분포하는 것으로, 웨이퍼 상태의 상부 칩(15) 하부면에 부착된 후 칩 단위로 절단된다. 웨이퍼로부터 분리된 상부 칩(15)과 접착 필름(14)은 본딩 와이어(16)가 연결된 하부 칩(13) 위에 부착된다. 그런데 이러한 과정에서 웨이퍼 절단 공정과 칩 부착 공정은 접착 필름(14)의 탄성률(elastic modulus)에 따라 크게 영향을 받는다.
접착 필름(14)의 탄성률이 작으면, 웨이퍼 절단 공정에서 접착 필름(14)이 깔끔하게 절단되지 않거나 칩(15) 측면이 부스러지는 불량이 발생한다. 또한 칩 부착 공정에서는 하부 칩(13)의 본딩 와이어(16)가 접착 필름(14)을 완전히 통과하여 상부 칩(15)과 접촉하는 문제가 발생하기도 한다. 반면에 접착 필름(14)의 탄성률이 크면, 칩 부착 공정에서 본딩 와이어(16)가 접착 필름(14)을 통과하지 못하고 눌리는 현상이 발생하거나, 접착 필름(14) 내부 또는 접착 필름(14)과 하부 칩(13) 사이에 기공(void)이 발생하기도 한다.
이러한 문제들을 해결하기 위하여 본딩 와이어(16)의 루프(loop) 높이를 미세하게 관리하고 칩 부착 공정의 온도, 압력 등을 엄격하게 관리할 필요가 있지만, 이러한 공정상의 제약은 신뢰성에 영향을 미치게 되고 결국 칩 적층 패키지(10)의 품질 향상에 제약을 주게 된다.
도 2는 종래 기술에 따른 접착 필름(24)을 이용한 칩 적층 패키지(20)의 다른 예를 보여주는 단면도이다.
도 2에 도시된 칩 적층 패키지(20)는 두 개의 서로 다른 물질층(24a, 24b)으로 이루어진 접착 필름(24)을 이용한다. 상부 칩(15)과 접착되는 상부 물질층(24a)은 예컨대 고 탄성률의 폴리이미드 테이프(polyimide tape)이고, 본딩 와이어(16)를 통과시키는 하부 물질층(24b)은 예컨대 저 탄성률의 액상 에폭시(liquid epoxy)이다. 이러한 접착 필름(24)의 이층 구조는 전술한 종래 기술의 문제점들을 해소할 수 있는 장점을 가지고 있다.
그러나 이층 구조의 접착 필름(24)은 서로 특성이 다른 이종(異種) 소재로 이루어지기 때문에, 상하부 물질층(24a, 24b) 간에 화학적/물리적인 불량이 발생할 수 있다. 예를 들어, 두 물질층(24a, 24b)의 계면에서 박리(delamination) 또는 기공이 발생하거나, 경화 지연과 같이 이질적인 소재로 인하여 경화 공정에서 예기치 못한 문제들이 발생한다. 이들은 결국 칩 적층 패키지(20)의 신뢰성에 악영향을 미치는 요인으로 작용하고 있다.
따라서 본 발명의 목적은 접착 필름을 이용하는 칩 적층 패키지의 신뢰성과 공정성을 향상시키고자 하는 것이다.
본 발명의 다른 목적은 접착 필름의 사용에 따라 웨이퍼 절단 공정, 칩 부착 공정에서 나타나는 제반 문제점을 해결하고자 하는 것이다.
이러한 목적들을 달성하기 위하여, 본 발명은 동일한 소재의 필름 안에서 필러의 분포가 이원화된 이원 필러 분포를 가지는 접착 필름을 제공한다. 아울러, 본 발명은 이원 필러 분포를 가지는 접착 필름의 제조 방법과 이를 이용한 칩 적층 패키지 및 그 제조 방법을 제공한다.
본 발명에 따른 접착 필름은 수지 기지층 안에 분포된 다수개의 필러를 가지며, 필러의 함유량이 상대적으로 높은 제1 필름층과, 필러의 함유량이 상대적으로 낮은 제2 필름층을 포함하여 구성되는 이원 필러 분포를 가진다.
본 발명의 접착 필름에 있어서, 제1 필름층의 필러 함유량은 40~70중량%가 바람직하고, 제2 필름층의 필러 함유량은 0~40중량%가 바람직하다.
또한, 필러의 입자크기는 20㎛ 이하인 것이 바람직하며, 더욱 바람직하게는 제1 필름층에 분포된 필러의 입자크기가 10㎛ 이하, 제2 필름층에 분포된 필러의 입자크기가 10~20㎛이다.
접착 필름의 수지 기지층은 에폭시 수지 및 아크릴 수지를 포함할 수 있고, 필러는 무기 입자 또는 유기 입자로 이루어질 수 있다.
본 발명에 따른 접착 필름의 제조 방법은, 제1 수지 기지층 안에 다수개의 제1 필러가 함유량이 상대적으로 높게 분포된 제1 필름층과, 제2 수지 기지층 안에 다수개의 제2 필러가 함유량이 상대적으로 낮게 분포된 제2 필름층을 각각 형성하는 단계와, 제1 필름층과 제2 필름층을 라미네이션하는 단계를 포함하여 구성될 수 있다.
이 경우, 제1 필름층과 제2 필름층의 형성 단계는 각각 제1 필러가 혼합된 액상의 제1 수지 기지층을 제1 커버 필름에 코팅한 후 건조하고 가경화하는 단계 및 제2 필러가 혼합된 액상의 제2 수지 기지층을 제2 커버 필름에 코팅한 후 건조하고 가경화하는 단계로 이루어질 수 있다.
이 때, 제1 필름층과 제2 필름층의 라미네이션 단계는 제1 커버 필름과 제2 커버 필름이 반대쪽을 향하도록 제1 필름층과 제2 필름층을 압착하는 단계로 이루어질 수 있다.
또한, 제1 필름층과 제2 필름층의 라미네이션 단계 후, 제1 커버 필름과 제2 커버 필름을 제거하는 단계를 더 포함할 수 있다.
본 발명에 따른 접착 필름의 제조 방법은, 제2 필러가 혼합된 액상의 제2 수지 기지층을 커버 필름에 코팅하여 제2 필름층을 형성하는 단계와, 제1 필러가 혼 합된 액상의 제1 수지 기지층을 제2 필름층 위에 코팅하여 제1 필름층을 형성하는 단계를 포함하여 구성될 수 있다. 이 때, 제1 필름층과 제2 필름층의 필러 함유량은 서로 다르다.
제1 필름층의 형성 단계 후, 제1 필름층과 제2 필름층을 건조하고 가경화하는 단계를 더 포함할 수 있다.
또한, 제1 필름층과 제2 필름층의 건조 및 가경화 단계 후, 커버 필름을 제거하는 단계를 더 포함할 수 있다.
본 발명에 따른 칩 적층 패키지는, 위와 같은 구성을 가지는 본 발명의 접착 필름과, 접착 필름의 제2 필름층 아래에 위치하는 하부 집적회로 칩과, 접착 필름의 제1 필름층 위에 위치하는 상부 집적회로 칩과, 제2 필름층을 통과하여 하부 집적회로 칩에 연결되는 본딩 와이어를 포함하여 구성된다.
본 발명의 칩 적층 패키지에서 상부 집적회로 칩은 하부 집적회로 칩보다 크거나 같은 크기를 가질 수 있다.
본 발명에 따른 칩 적층 패키지의 제조 방법은, 위와 같은 구성을 가지는 본 발명의 접착 필름을 제조하는 단계와, 접착 필름의 제1 필름층이 상부 집적회로 칩의 하부면에 위치하도록 접착 필름을 상부 집적회로 칩에 접착하는 단계와, 하부 집적회로 칩에 본딩 와이어를 연결하는 단계와, 본딩 와이어가 접착 필름의 제2 필름층을 통과하도록 하부 집적회로 칩 위에 접착 필름을 통하여 상부 집적회로 칩을 부착하는 단계를 포함하여 구성된다.
이러한 칩 적층 패키지의 제조 방법에 있어서, 접착 필름을 상부 집적회로 칩에 접착하는 단계는, 웨이퍼 상태의 상부 집적회로 칩에 접착 필름을 접착하는 단계와, 웨이퍼 절단 공정을 통하여 웨이퍼와 접착 필름을 칩 단위로 절단하는 단계로 이루어질 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
여기에 설명되는 실시예는 본 발명이 속하는 기술 분야의 당업자들이 본 발명을 충분히 실시할 수 있도록 예시되는 것이지, 본 발명의 범위를 제한하고자 하는 것은 아니다. 실시예를 설명함에 있어, 일부 구조나 제조 공정에 대해서는 그 설명을 생략하거나 도면의 도시를 생략한다. 이는 본 발명의 특징적 구성을 보다 명확하게 보여주기 위한 것이다. 마찬가지의 이유로 도면에 도시된 일부 구성요소들은 때론 과장되게 때론 개략적으로 나타내었고, 각 구성요소의 크기가 실제 크기를 전적으로 반영하는 것은 아니다. 도면을 통틀어 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.
접착 필름
도 3은 본 발명의 실시예에 따른 이원 필러 분포를 가지는 접착 필름(30)의 단면도이다.
도 3에 도시된 바와 같이, 접착 필름(30)은 수지 기지층(33) 안에 분포된 다수개의 필러(34)로 이루어진다. 수지 기지층(33)은 에폭시 수지(epoxy resin), 아크릴 수지(acrylic resin), 경화제(hardener) 등이 혼합된 것이며, 필러(34)는 입자크기가 20㎛ 이하인 무기 입자 또는 유기 입자이다.
특히, 접착 필름(30)은 제1 필름층(31)과 제2 필름층(32)으로 구성된다. 제1 필름층(31)은 필러(34)의 함유량이 상대적으로 높고, 제2 필름층(32)은 필러(34)의 함유량이 상대적으로 낮다. 예를 들어, 제1 필름층(31)의 필러 함유량은 40~70중량%이고, 제2 필름층(32)의 필러 함유량은 0~40중량%이다. 제1 필름층(31)과 제2 필름층(32)은 필러(34)의 입자크기에서 차이가 날 수도 있는데, 예컨대 제1 필름층(31)에 분포된 필러(34)의 입자크기는 10㎛ 이하, 제2 필름층(32)에 분포된 필러(34)의 입자크기는 10~20㎛이다.
이와 같이 제1 필름층(31)은 필러(34)의 함유량이 높고 입자크기가 작기 때문에 상대적으로 높은 탄성률을 가지며, 제2 필름층(32)은 필러(34)의 함유량이 낮고 입자크기가 크기 때문에 상대적으로 낮은 탄성률을 가진다. 즉, 본 발명의 접착 필름(30)은 이원 필러 분포를 가지는 것이 특징으로, 화학적으로 동일한 소재의 단일 층에 물리적으로 다른 특성을 가지는 두 개의 층이 형성된 구성을 가진다.
접착 필름의 제조 방법
도 4a 및 도 4b는 본 발명의 실시예에 따른 이원 필러 분포를 가지는 접착 필름(30)의 두 가지 제조 방법을 보여주는 개략도이다.
본 발명의 접착 필름(30)은 두 가지 방법으로 제조할 수 있다. 첫 번째 방법은 도 4a에 도시된 라미네이션(lamination) 방법이고, 두 번째 방법은 도 4b에 도시된 연속 코팅(consecutive coating) 방법이다.
도 4a에 도시된 라미네이션 방법은 제1 필름층(31)과 제2 필름층(32)을 별도로 형성한 후 라미네이션하는 방법이다.
제1 필름층(31)은 제1 수지 기지층(33a) 안에 다수개의 제1 필러(34a)가 함유량이 상대적으로 높게 분포된 것으로, 제1 필러(34a)가 혼합된 액상의 제1 수지 기지층(33a)을 제1 커버 필름(도시되지 않음)에 코팅하면서 제1 롤러(41)를 통하여 압출한 후 건조하고 가경화하여 형성한다. 제2 필름층(32)은 제2 수지 기지층(33b) 안에 다수개의 제2 필러(34b)가 함유량이 상대적으로 낮게 분포된 것으로, 제2 필러(34b)가 혼합된 액상의 제2 수지 기지층(33b)을 제2 커버 필름(도시되지 않음)에 코팅하면서 제1 롤러(41)를 통하여 압출한 후 건조하고 가경화하여 형성한다.
이어서, 각각 형성된 제1 필름층(31)과 제2 필름층(32)을 제2 롤러(42)로 압착하면서 라미네이션하여 본 발명의 접착 필름(30)을 제조한다. 이 때, 제1 커버 필름과 제2 커버 필름은 서로 반대쪽을 향하며, 라미네이션 단계 후에 제거한다. 커버 필름은 예컨대 폴리에틸렌(polyethylene) 수지로 이루어지며, 커버 필름 대신에 웨이퍼 절단 공정에서 통상적으로 사용되는 베이스 필름을 사용할 수도 있다. 베이스 필름은 예컨대 폴리올레핀(polyolefin) 수지로 이루어진다.
도 4b에 도시된 연속 코팅 방법은 먼저 제2 필름층(32)을 먼저 형성하고 그 위에 제1 필름층(31)을 코팅하여 제조하는 방법이다.
제2 필름층(32)은 제2 필러(34b)가 혼합된 액상의 제2 수지 기지층(33b)을 커버 필름(도시되지 않음)에 코팅하여 제3 롤러(43)를 통하여 압출하면서 형성한다. 이어서, 제1 필러(34a)가 혼합된 액상의 제1 수지 기지층(33a)을 제2 필름층(32) 위에 코팅하여 제4 롤러(44)를 통하여 압출한다. 계속해서, 제1 필름층(31)과 제2 필름층(32)을 건조하고 가경화한 후, 커버 필름을 제거함으로써 본 발명의 접 착 필름(30)을 제조한다. 이러한 연속 코팅 방법에서 제1 필름층(31)을 먼저 형성하고 그 위에 제2 필름층(32)을 코팅하는 것도 가능하다.
접착 필름을 이용한 칩 적층 패키지 및 그 제조 방법
지금까지 설명한 이원 필러 분포를 가지는 접착 필름(30)은 칩 적층 패키지를 구현하는데 효과적으로 이용될 수 있다.
도 5a 내지 도 5d는 본 발명의 실시예에 따른 접착 필름(30)을 이용한 칩 적층 패키지(60) 및 그 제조 방법을 보여주는 단면도이다.
먼저, 전술한 바와 같이 이원 필러 분포를 가지는 접착 필름(30)을 제조한 후, 도 5a에 도시된 바와 같이, 접착 필름(30)을 상부 집적회로 칩(15)에 접착한다. 이 때, 접착 필름(30)은 제1 필름층(31)이 상부 칩(15)의 하부면 쪽에 위치하도록 한다. 접착 필름(30)의 접착 단계는 웨이퍼(50) 상태에서 이루어지는 것이 바람직하며, 웨이퍼 절단 공정을 통하여 웨이퍼(50)와 접착 필름(30)을 칩 단위로 절단한다. 웨이퍼 절단 공정은 잘 알려진 바와 같이 회전 절단날(52) 또는 레이저와 같은 절단 기구를 사용하여 웨이퍼(50)의 절단 영역(51)을 따라 이루어진다.
이어서, 도 5b에 도시된 바와 같이, 패키지 기판(11) 위에 접착층(12)을 이용하여 하부 집적회로 칩(13)을 접착한 후, 본딩 와이어(16)를 통하여 하부 칩(13)과 패키지 기판(11)을 전기적으로 연결한다. 잘 알려진 바와 같이, 패키지 기판(11)은 예컨대 인쇄회로기판(PCB) 또는 리드프레임(leadframe)이며, 접착층(12)은 실리콘(silicone) 또는 에폭시(epoxy) 계열의 접착제로 이루어지고, 본딩 와이어(16)는 금 또는 알루미늄과 같은 금속으로 이루어진다.
이어서, 도 5c에 도시된 바와 같이, 접착 필름(30)이 접착된 상부 칩(15)을 하부 칩(13) 위에 부착한다. 이 때, 접착 필름(30)의 제2 필름층(32)은 저 탄성률을 가지므로 하부 칩(13)에 연결된 본딩 와이어(16)를 통과시키며, 제1 필름층(31)은 고 탄성률을 가지므로 본딩 와이어(16)를 통과시키지 않는다. 이러한 칩 부착 공정은 잘 알려진 바와 같은 칩 부착 기구(53)를 이용하여 수행할 수 있으며, 소정의 열과 압력이 가해질 수 있다.
이상과 같은 방법에 따라 제조된 본 발명의 칩 적층 패키지(60)가 도 5d에 도시되어 있다. 도시된 바와 같이, 칩 적층 패키지(60)는 접착 필름(30)의 제2 필름층(32) 아래에 위치하는 하부 칩(13)과, 접착 필름(30)의 제1 필름층(31) 위에 위치하는 상부 칩(15)으로 이루어지며, 하부 칩(13)에 연결된 본딩 와이어(16)는 제2 필름층(32)을 통과한다.
이원 필러 분포를 가지는 접착 필름(30)을 이용하는 칩 적층 패키지(60)의 구조는 상부 칩(15)이 하부 칩(13)보다 크거나 같은 크기를 가질 때 특히 유용하다. 칩 적층 패키지(60)의 나머지 구성, 예컨대 상부 칩(15)과 패키지 기판(11)의 전기적 연결부재, 패키지의 외부접속 단자, 패키지의 보호부재 등은 본 발명이 속하는 기술 분야에 잘 알려져 있으며, 본 발명과 직접적인 관련이 없으므로 도시 및 설명을 생략한다.
한편, 실시예는 두 개의 필름층으로 이루어지는 접착 필름을 설명하였지만, 본 발명의 접착 필름이 반드시 이에 국한되는 것은 아니며, 필러 분포가 다른 여러 층을 가지도록 접착 필름을 구현하는 것도 가능하다. 또한, 실시예는 두 개의 집적 회로 칩이 적층된 칩 적층 패키지를 설명하였지만, 본 발명의 칩 적층 패키지는 이에 국한되지 않고 여러 개의 칩으로 이루어질 수 있다.
지금까지 실시예를 통하여 설명한 바와 같이, 본 발명은 접착 필름 내부의 필러 분포를 이원화시킴으로써 접착 필름의 탄성률에 따른 여러 가지 문제를 동시에 해결한다. 즉, 상부 칩에 접착되는 필름층은 필러 함유량과 탄성률이 높기 때문에 웨이퍼 절단 공정에서 접착 필름이 깔끔하게 절단되지 않거나 칩 측면이 부스러지는 불량을 방지할 수 있다. 또한, 높은 탄성률의 상부 필름층은 칩 부착 공정에서 본딩 와이어가 상부 칩에 접촉하는 것을 막아준다. 한편, 하부 칩 쪽에 위치하는 필름층은 필러 함유량과 탄성률이 낮기 때문에 칩 부착 공정에서 본딩 와이어를 쉽게 통과시켜 와이어 눌림을 방지하며, 접착 필름 내부 또는 접착 필름과 하부 칩 사이의 기공 발생을 방지한다.
아울러, 본 발명의 이원 필러 분포를 가지는 접착 필름은 화학적으로 동일한 소재의 단일 층에 물리적으로 다른 특성을 가지는 두 개의 층이 형성된 것이므로, 상하부 필름층 사이의 계면 박리 또는 기공 발생 등을 방지할 수 있으며, 이질적 소재의 사용으로 인한 예기치 못한 문제들을 방지할 수 있다.
따라서 본 발명은 접착 필름을 이용하는 칩 적층 패키지의 신뢰성과 공정성을 대폭 향상시킬 수 있는 이점이 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하 고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
Claims (19)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 수지 기지층 안에 분포된 다수개의 필러를 갖고, 상기 필러의 함유량이 상대적으로 높은 제1 필름층과 상기 필러의 함유량이 상대적으로 낮은 제2 필름층을 포함하며, 상기 제1 필름층의 상기 필러 함유량은 40~70중량%이고, 상기 제2 필름층의 상기 필러 함유량은 0~40중량%인 이원 필러 분포를 갖는 접착 필름;상기 접착 필름의 상기 제2 필름층 아래에 위치하는 하부 집적회로 칩;상기 접착 필름의 상기 제1 필름층 위에 위치하는 상부 집적회로 칩; 및상기 제2 필름층을 통과하여 상기 하부 집적회로 칩에 연결되는 본딩 와이어;를 포함하는 칩 적층 패키지.
- 제16항에 있어서, 상기 상부 집적회로 칩은 상기 하부 집적회로 칩보다 크거나 같은 크기를 가지는 것을 특징으로 하는 칩 적층 패키지.
- 수지 기지층 안에 분포된 다수개의 필러를 갖고, 상기 필러의 함유량이 상대적으로 높은 제1 필름층과 상기 필러의 함유량이 상대적으로 낮은 제2 필름층을 포함하며, 상기 제1 필름층의 상기 필러 함유량은 40~70중량%이고, 상기 제2 필름층의 상기 필러 함유량은 0~40중량%인 이원 필러 분포를 갖는 접착 필름을 제조하는 단계;상기 접착 필름의 상기 제1 필름층이 상부 집적회로 칩의 하부면에 위치하도록 상기 접착 필름을 상기 상부 집적회로 칩에 접착하는 단계;하부 집적회로 칩에 본딩 와이어를 연결하는 단계; 및상기 본딩 와이어가 상기 접착 필름의 상기 제2 필름층을 통과하도록 상기 하부 집적회로 칩 위에 상기 접착 필름을 통하여 상기 상부 집적회로 칩을 부착하는 단계;를 포함하는 칩 적층 패키지의 제조 방법.
- 제18항에 있어서, 상기 접착 필름을 상기 상부 집적회로 칩에 접착하는 단계는, 웨이퍼 상태의 상기 상부 집적회로 칩에 상기 접착 필름을 접착하는 단계와, 웨이퍼 절단 공정을 통하여 상기 웨이퍼와 상기 접착 필름을 칩 단위로 절단하는 단계를 포함하는 것을 특징으로 하는 칩 적층 패키지의 제조 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050073968A KR100684169B1 (ko) | 2005-08-11 | 2005-08-11 | 이원 필러 분포를 가지는 접착 필름 및 그 제조 방법, 이를이용한 칩 적층 패키지 및 그 제조 방법 |
US11/366,456 US20070052089A1 (en) | 2005-08-11 | 2006-03-03 | Adhesive film having multiple filler distribution and method of manufacturing the same, and chip stack package having the adhesive film and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050073968A KR100684169B1 (ko) | 2005-08-11 | 2005-08-11 | 이원 필러 분포를 가지는 접착 필름 및 그 제조 방법, 이를이용한 칩 적층 패키지 및 그 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100684169B1 true KR100684169B1 (ko) | 2007-02-20 |
Family
ID=37829301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050073968A KR100684169B1 (ko) | 2005-08-11 | 2005-08-11 | 이원 필러 분포를 가지는 접착 필름 및 그 제조 방법, 이를이용한 칩 적층 패키지 및 그 제조 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070052089A1 (ko) |
KR (1) | KR100684169B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100837000B1 (ko) | 2007-05-22 | 2008-06-10 | 엘에스전선 주식회사 | 와이어 침투 다이 접착 필름 |
KR101806730B1 (ko) | 2016-08-09 | 2017-12-07 | 고려대학교 산학협력단 | 점착력 및 탄성율이 다른 점착층을 포함하는 필름 및 이의 제조 방법 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4592333B2 (ja) * | 2004-05-31 | 2010-12-01 | 三洋電機株式会社 | 回路装置およびその製造方法 |
TWI298198B (en) | 2006-05-30 | 2008-06-21 | Advanced Semiconductor Eng | Stackable semiconductor package |
TWI339436B (en) * | 2006-05-30 | 2011-03-21 | Advanced Semiconductor Eng | Stackable semiconductor package |
TWI317993B (en) | 2006-08-18 | 2009-12-01 | Advanced Semiconductor Eng | Stackable semiconductor package |
US7994645B2 (en) | 2007-07-10 | 2011-08-09 | Stats Chippac Ltd. | Integrated circuit package system with wire-in-film isolation barrier |
US7969023B2 (en) * | 2007-07-16 | 2011-06-28 | Stats Chippac Ltd. | Integrated circuit package system with triple film spacer having embedded fillers and method of manufacture thereof |
KR102116987B1 (ko) | 2013-10-15 | 2020-05-29 | 삼성전자 주식회사 | 반도체 패키지 |
US20200243588A1 (en) * | 2016-05-30 | 2020-07-30 | China Wafer Level Csp Co., Ltd. | Packaging structure and packaging method |
KR102538175B1 (ko) | 2016-06-20 | 2023-06-01 | 삼성전자주식회사 | 반도체 패키지 |
US20230136631A1 (en) * | 2021-11-04 | 2023-05-04 | Airoha Technology Corp. | Semiconductor package using hybrid-type adhesive |
CN114023704B (zh) * | 2022-01-05 | 2022-04-01 | 长鑫存储技术有限公司 | 非导电膜及其形成方法、芯片封装结构及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08106818A (ja) * | 1994-10-03 | 1996-04-23 | Sumitomo Electric Ind Ltd | 導電性接着シート及びそれを用いた配線材 |
KR19990033105A (ko) * | 1997-10-23 | 1999-05-15 | 윤종용 | 반도체 패키지용 접착 테이프 |
KR20020022676A (ko) * | 2000-03-23 | 2002-03-27 | 이데이 노부유끼 | 전기적 접속 재료 및 전기적 접속 방법 |
US20030049411A1 (en) | 2001-09-10 | 2003-03-13 | Delphi Technologies,Inc | No-flow underfill material and underfill method for flip chip devices |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1025587T1 (de) * | 1997-07-21 | 2001-02-08 | Aguila Technologies Inc | Halbleiter-flipchippackung und herstellungsverfahren dafür |
US7244675B2 (en) * | 2000-03-23 | 2007-07-17 | Sony Corporation | Electrical connection materials and electrical connection method |
-
2005
- 2005-08-11 KR KR1020050073968A patent/KR100684169B1/ko not_active IP Right Cessation
-
2006
- 2006-03-03 US US11/366,456 patent/US20070052089A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08106818A (ja) * | 1994-10-03 | 1996-04-23 | Sumitomo Electric Ind Ltd | 導電性接着シート及びそれを用いた配線材 |
KR19990033105A (ko) * | 1997-10-23 | 1999-05-15 | 윤종용 | 반도체 패키지용 접착 테이프 |
KR20020022676A (ko) * | 2000-03-23 | 2002-03-27 | 이데이 노부유끼 | 전기적 접속 재료 및 전기적 접속 방법 |
US20030049411A1 (en) | 2001-09-10 | 2003-03-13 | Delphi Technologies,Inc | No-flow underfill material and underfill method for flip chip devices |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100837000B1 (ko) | 2007-05-22 | 2008-06-10 | 엘에스전선 주식회사 | 와이어 침투 다이 접착 필름 |
KR101806730B1 (ko) | 2016-08-09 | 2017-12-07 | 고려대학교 산학협력단 | 점착력 및 탄성율이 다른 점착층을 포함하는 필름 및 이의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20070052089A1 (en) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100684169B1 (ko) | 이원 필러 분포를 가지는 접착 필름 및 그 제조 방법, 이를이용한 칩 적층 패키지 및 그 제조 방법 | |
US6784530B2 (en) | Circuit component built-in module with embedded semiconductor chip and method of manufacturing | |
US7948089B2 (en) | Chip stack package and method of fabricating the same | |
US6977439B2 (en) | Semiconductor chip stack structure | |
KR100851072B1 (ko) | 전자 패키지 및 그 제조방법 | |
US20090127688A1 (en) | Package-on-package with improved joint reliability | |
US20130099393A1 (en) | Stacked Semiconductor Package | |
US20080131998A1 (en) | Method of fabricating a film-on-wire bond semiconductor device | |
CN104347601A (zh) | 半导体封装件及其制造方法 | |
US7859108B2 (en) | Flip chip package and method for manufacturing the same | |
CN100380653C (zh) | 半导体器件及其制造方法 | |
US8063313B2 (en) | Printed circuit board and semiconductor package including the same | |
TW202243151A (zh) | 封裝結構及其形成方法 | |
US20080128879A1 (en) | Film-on-wire bond semiconductor device | |
US7445961B2 (en) | Semiconductor chip package and method for fabricating the same | |
CN101131992A (zh) | 多芯片堆栈式的封装结构 | |
KR100671268B1 (ko) | Z자형 외부리드를 구비하는 반도체 패키지 및 이를 이용한패키지 적층 구조와 방법 | |
CN101000899A (zh) | 晶片封装结构 | |
US8129826B2 (en) | Semiconductor package apparatus having redistribution layer | |
KR20110001155A (ko) | 반도체 패키지의 제조방법 | |
US20040201089A1 (en) | Semiconductor devices and manufacturing methods therefore | |
US20230402361A1 (en) | Semiconductor device including reinforcing blocks | |
JP4145804B2 (ja) | 積層型モジュールの製造方法 | |
US6429534B1 (en) | Interposer tape for semiconductor package | |
US20110211323A1 (en) | Circuit board, semiconductor device, and method of manufacturing the semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100114 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |