CN107591387A - 半导体封装件和形成该半导体封装件的方法 - Google Patents

半导体封装件和形成该半导体封装件的方法 Download PDF

Info

Publication number
CN107591387A
CN107591387A CN201710266026.4A CN201710266026A CN107591387A CN 107591387 A CN107591387 A CN 107591387A CN 201710266026 A CN201710266026 A CN 201710266026A CN 107591387 A CN107591387 A CN 107591387A
Authority
CN
China
Prior art keywords
semiconductor chip
semiconductor
layer
conductive film
package part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710266026.4A
Other languages
English (en)
Other versions
CN107591387B (zh
Inventor
崔容元
金沅槿
姜明成
徐光仙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107591387A publication Critical patent/CN107591387A/zh
Application granted granted Critical
Publication of CN107591387B publication Critical patent/CN107591387B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

公开了一种半导体封装件和形成该半导体封装件的方法。所述半导体封装件包括：第一半导体芯片，包括第一硅通孔(TSV)；第二半导体芯片，堆叠在第一半导体芯片上，并且包括第二TSV；非导电膜，形成在第一半导体芯片与第二半导体芯片之间。非导电膜包括具有不同粘度的两层。

Description

半导体封装件和形成该半导体封装件的方法
本申请要求于2016年7月6日提交到韩国知识产权局的第10-2016-0085595号韩国专利申请的权益，该韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
发明构思涉及一种半导体封装件，更具体地，涉及包括硅通孔(TSV)的半导体封装件。
背景技术
随着电子工业和用户需求的快速发展，电子装置已经缩小并且变得更轻。另外，在电子装置中使用的半导体封装件不仅需要缩小尺寸和更轻，而且需要高效率和具有更高的容量。为此，已经对包括TSV的半导体芯片和堆叠的半导体封装件进行了持续的研究。
发明内容
根据发明构思的一方面，提供了一种半导体封装件，该半导体封装件包括第一半导体芯片、第二半导体芯片和非导电膜。第一半导体芯片包括第一硅通孔(TSV)。第二半导体芯片堆叠在第一半导体芯片上并且包括第二TSV。非导电膜设置在第一半导体芯片与第二半导体芯片之间并且包括具有不同粘度的两层。
根据发明构思的另一方面，提供了一种半导体封装件，该半导体封装件包括基础基底、至少两个垂直堆叠的半导体芯片和非导电膜。该至少两个半导体芯片安装在基础基底上。每个半导体芯片包括硅通孔。非导电膜设置在半导体芯片之间并且包括具有不同粘度的至少两个层。
根据发明构思的另一方面，提供了一种半导体封装件，该半导体封装件包括：第一半导体芯片；第二半导体芯片，堆叠在第一半导体芯片上；非导电膜，形成在第一半导体芯片与第二半导体芯片之间，其中，非导电膜包括垂直地堆叠并且具有不同粘度的至少两部分。
一种形成半导体封装件的方法，该方法包括：设置具有第一半导体芯片的半导体晶圆，第一半导体芯片均具有第一硅通孔(TSV)；在包括第一半导体芯片的晶圆上形成非导电膜，非导电膜包括至少两层，所述至少两层均具有彼此不同的粘度；在非导电膜上设置与第一半导体芯片对应的第二半导体芯片，第二半导体芯片均具有第二TSV。
附图说明
通过结合附图的下面的详细描述，将更加清楚地理解发明构思的实施例，在附图中：
图1是根据实施例的半导体封装件的剖视图；
图2是图1中示出的非导电膜的示意性剖视图；
图3是图1的示出了半导体封装件的一部分的部分III的放大的剖视图；
图4是根据实施例的半导体封装件的剖视图；
图5是图4中示出的非导电膜的示意性剖视图；
图6是根据实施例的半导体封装件的剖视图；
图7是根据实施例的半导体封装件的剖视图；
图8是根据实施例的半导体封装件的剖视图；
图9A至图9I是根据实施例的制造半导体封装件的方法的工艺操作的剖视图；以及
图10是根据实施例的半导体封装件的构造的示意图。
具体实施方式
如这里使用的，术语“和/或”包括一个或更多个相关所列项目的任何组合和所有组合。当诸如“……中的至少一个(种)”的表述位于一列元件(要素)之后时，修饰整列的元件(要素)，而不是修饰该列中的个别元件(要素)。
现在，在下文中将参照示出了实施例的附图对发明构思进行更加充分的描述。
图1是根据实施例的半导体封装件10的剖视图。
参照图1，半导体封装件10可以包括可以在垂直方向上顺序地堆叠的第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400。第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400可以通过第一连接凸块170、第二连接凸块270、第三连接凸块370和第四连接凸块470彼此电连接或者电连接到基础基底(例如，图7中的600)。另外，第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400可以通过例如非导电膜NCF彼此粘附。
第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400可以是逻辑芯片或存储器芯片。例如，第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400中的全部可以是相同类型或不同类型的存储器芯片。可选地，第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400的一些可以是存储器芯片，第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400的另一些可以是逻辑芯片。
存储器芯片可以是例如易失性存储器芯片(例如，动态随机存取存储器(DRAM)或静态RAM(SRAM))或者非易失性存储器芯片(例如，相变RAM(PRAM)、磁阻式RAM(MRAM)、铁电RAM(FeRAM)或电阻式RAM(RRAM))。在一些实施例中，第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400可以是高带宽存储器(high-bandwidthmemory(HBM))DRAM。另外，逻辑芯片可以是例如微处理器(MP)、模拟器件或者数字信号处理器(DSP)。
虽然图1示出了第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400堆叠在半导体封装件10中的示例，但堆叠在半导体封装件10中的半导体芯片的数量不限于4个。例如，两个半导体芯片、三个半导体芯片、五个半导体芯片或更多个半导体芯片可以堆叠在半导体封装件10中。
第一半导体芯片100可以包括第一半导体基底110、第一半导体器件层120、第一TSV 130、第一下连接焊盘142、第一上连接焊盘144和第一连接凸块170。
第一半导体基底110可以包括彼此相对的顶表面和底表面。第一半导体基底110可以包括形成在第一半导体基底110的底表面上的第一半导体器件层120。第一TSV 130可以穿透第一半导体基底110并从第一半导体基底110的顶表面向着第一半导体基底110的底表面延伸，并且可以连接到包括在第一半导体器件层120中的第一互连结构140。第一下连接焊盘142可以形成在第一半导体器件层120上，并且通过第一互连结构140电连接到第一TSV130。
第一半导体基底110可以包括例如硅。可选地，第一半导体基底110可以包括元素半导体(例如，锗)或化合物半导体(例如，碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)和磷化铟(InP))。可选地，第一半导体基底110可以具有绝缘体上硅(SOI)结构。例如，第一半导体基底110可以包括埋入氧化物(buried oxide，BOX)层。第一半导体基底110可以包括例如掺杂阱或掺杂结构的导电区。另外，第一半导体基底110可以具有诸如浅沟槽隔离(shallowtrench isolation，STI)结构的各种隔离结构。
第一半导体器件层120可以包括被构造使多个分立的器件与形成在第一半导体基底110上的其它互连件连接的第一互连结构140。第一互连结构140可以包括诸如金属互连层的导电互连层和通孔塞。例如，第一互连结构140可以具有通过交替地堆叠至少两个金属互连层或至少两个通孔塞而形成的多层结构。
第一TSV 130可以从第一半导体基底110的顶表面向着第一半导体基底110的底表面延伸并且延伸到第一半导体器件层120中。第一TSV 130的至少一部分可以具有柱形状。
第一下连接焊盘142可以位于第一半导体器件层120上，并且电连接到包括在第一半导体器件层120中的第一互连结构140。第一下连接焊盘142可以通过第一互连结构140电连接到第一TSV。第一下连接焊盘142可以包括铝、铜、镍、钨、铂和金中的至少一种。
虽然未示出，但是下钝化层可以形成在第一半导体器件层120上，以保护包括在第一半导体器件层120中的第一互连结构140和位于第一互连结构140下方的其它结构免受外部环境影响。下钝化层可以暴露第一下连接焊盘142的顶表面的至少一部分。
第一上连接焊盘144可以形成在第一半导体基底110的顶表面上并且电连接到第一TSV 130。第一上连接焊盘144可以包括与第一下连接焊盘142的材料相同的材料。另外，虽然未示出，但是上钝化层可以形成在第一半导体基底110的顶表面上并且围绕或覆盖第一TSV 130的侧表面的一部分。
第一连接凸块170可以位于第一下连接焊盘142上。第一连接凸块170可以使半导体封装件10与基础基底(例如，图7中的600)电连接。半导体封装件10可以通过第一连接凸块170从外部源接收用于第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400的操作的控制信号、电源信号和地信号中的至少一种信号，从外部源接收将要存储在第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400中的数据信号，或者通过半导体封装件10提供存储在第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400中的数据。例如，第一连接凸块170可以包括柱结构、球结构或焊料层。
第二半导体芯片200可以安装在第一半导体芯片100的顶表面上。第二半导体芯片200可以通过在第一半导体芯片100与第二半导体芯片200之间的第二连接凸块270电连接到第一半导体芯片100。
非导电膜NCF可以形成在第一半导体芯片100的顶表面与第二半导体芯片200的底表面之间，使得第二半导体芯片200可以粘附到第一半导体芯片100。如图1中所示，非导电膜NCF可以从第一半导体芯片100和第二半导体芯片200的侧表面向外突出，非导电膜NCF的突出可以局部地覆盖第一半导体芯片100和第二半导体芯片200的侧表面的部分。以下将详细地描述非导电膜NCF。
第三半导体芯片300可以安装在第二半导体芯片200的顶表面上，第四半导体芯片400可以安装在第三半导体芯片300的顶表面上。第三连接凸块370和非导电膜NCF可以形成在第二半导体芯片200与第三半导体芯片300之间，非导电膜NCF可以覆盖第三连接凸块370的侧表面。第四连接凸块470和非导电膜NCF可以形成在第三半导体芯片300与第四半导体芯片400之间，非导电膜NCF可以覆盖第四连接凸块470的侧表面。
第二半导体芯片200可以包括第二半导体基底210、具有第二互连结构240的第二半导体器件层220、第二TSV 230、第二下连接焊盘242、第二上连接焊盘244和第二连接凸块270。
第三半导体芯片300可以包括第三半导体基底310、具有第三互连结构340的第三半导体器件层320、第三TSV 330、第三下连接焊盘342、第三上连接焊盘344和第三连接凸块370。
第四半导体芯片400可以包括第四半导体基底410、具有第四互连结构440的第四半导体器件层420、第四下连接焊盘442和第四连接凸块470。不同于第一半导体芯片100、第二半导体芯片200和第三半导体芯片300，第四半导体芯片400可以不具有TSV。
因为第二半导体芯片200、第三半导体芯片300和第四半导体芯片400具有与第一半导体芯片100的技术特性等同或相似的技术特性，所以将省略对第二半导体芯片200、第三半导体芯片300和第四半导体芯片400的详细描述。
第一成型构件180可以围绕第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400的侧表面以及非导电膜NCF的侧表面。在一些实施例中，第一成型构件180可以覆盖第四半导体芯片400的顶表面。可选地，在一些实施例中，第一成型构件180可以暴露第四半导体芯片400的顶表面。第一成型构件180可以包括环氧模塑化合物(EMC)。
半导体芯片可以在结构上变薄，使得包括TSV的半导体芯片和堆叠的半导体封装件可缩小尺寸并且变得更轻。结果，在堆叠半导体芯片的工艺期间，倾向于将非导电膜用作半导体封装件的层间结合材料，以使半导体芯片的均匀粘附和精细连接凸块的结合成为可能并且获得焊料润湿性、电可靠性和结构可靠性。
然而，在制造半导体封装件的工艺期间结合半导体芯片之后，当非导电膜的突出过量溢出到半导体芯片的附近时，会在随后的工艺期间出现若干问题。结果，半导体封装件的质量会劣化。
因此，为了减少非导电膜的突出的溢出量，可以通过减小非导电膜的厚度或增加非导电膜的粘度来执行制造半导体封装件的工艺。然而，当与连接凸块的高度相比仅减小非导电膜的厚度或者仅减少非导电膜的铺展时，非导电膜会不完全地填充在相邻的半导体芯片之间。因此，相邻的半导体芯片不会彼此均匀地粘附。可选地，在相邻的半导体芯片之间会出现空隙，使得半导体封装件的特性退化。
为了解决这些问题，在根据实施例的半导体封装件10中，非导电膜NCF可以包括具有不同粘度的第一层150和第二层160，使得不仅可以防止非导电膜NCF过度溢出，而且可以防止非导电膜NCF不完全地填充在相邻的半导体芯片之间。
在一些实施例中，虽然非导电膜NCF已经示出为具有拥有基本均匀厚度的两个材料层或三个材料层，但是，在本公开的精神和范围内，非导电膜NCF可以仅包括垂直地堆叠并且具有不同的粘度的至少两个部分。因此，这样的至少两个部分不必具有如附图中所示的均匀的厚度或层的形状。
图2是在图1中示出的非导电膜NCF的示意性剖视图。
参照图2，非导电膜NCF可以包括第一层(或第一材料层)150和位于第一层150上的第二层(或第二材料层)160。
非导电膜NCF可以包括粘合树脂和助焊剂。粘合树脂可以使第一层150和第二层160彼此粘附，并且使第一层150和第二层160粘附到半导体芯片。粘合树脂可以是热固树脂。粘合树脂可以包括例如双酚环氧树脂、酚醛清漆环氧树脂、酚树脂、尿素树脂、三聚氰胺树脂、不饱和聚酯树脂和间苯二酚树脂中的至少一种。
第一层150可以具有与第二层160不同的粘度。第二层160可以具有比第一层150高的粘度。例如，第一层150的粘度可以在大约500Pa·s至大约1000Pa·s的范围内，第二层160的粘度可以在大约4000Pa·s至大约5000Pa·s的范围内。这里，第一层150和第二层160中的每层的粘度可以指当包括在第一层150和第二层160中的每层中的粘合树脂的粘度在大约100℃的温度为最低时测量的粘度。测量温度可以在基于大约100℃的大约±5℃的误差范围内。
当第一层150和第二层160具有上述粘度时，例如，在半导体封装件组装方法中，在压力下将半导体芯片结合到非导电膜NCF的工艺期间，可以在第一层150与第二层160之间存在流速上的差异。因此，具有相对低的粘度的第一层150可以比具有相对高的粘度的第二层160流动到较大范围。
因为第二层160具有相对高的粘度，所以第二层160可以有效地防止非导电膜NCF溢出。当热和压力被施加到粘合树脂时包括在第一层150和第二层160中的粘合树脂可以从凝胶态变为液态并且被固化。这里，当第二层160具有相对高的粘度时，粘合树脂可以花费较长时间从凝胶态变为液态。因此，当非导电膜NCF在压力下结合到半导体芯片时，包括在第二层160中的粘合树脂可以比包括在第一层150中的粘合树脂较晚地突出到半导体芯片的附近。因此，可以防止非导电膜NCF过度溢出，另外，可以防止非导电膜NCF不完全地填充在半导体芯片之间。
第一层150和第二层160可以包括具有不同尺寸的陶瓷填料。与第二层160相比，具有纳米级尺寸的第一陶瓷填料152和具有微米级尺寸的第二陶瓷填料154可以以较小的数量包括在第一层150中，使得第一层150可具有比第二层160低的粘度。即，因为包括在第一层150中的陶瓷填料的平均直径比包括在第二层160中的陶瓷填料的平均直径大，所以包括在第一层150中的陶瓷填料的数量可以比包括在第二层160中的陶瓷填料的数量少。在其它情况下，与第一层150相比，具有纳米级尺寸的第一陶瓷填料152可以以较大的量包括在第二层160中，使得第二层160可具有比第一层150高的粘度。即，因为包括在第二层160中的陶瓷填料的平均直径比包括在第一层150中的陶瓷填料的平均直径小，所以包括在第二层160中的陶瓷填料的数量可以比包括在第一层150中的陶瓷填料的数量大。
在制造半导体封装件期间，助焊剂可以用于将半导体芯片彼此电结合的焊接工艺。助焊剂可以改善焊料的铺展和/或润湿性。助焊剂可以预先涂覆在将要涂覆有焊料的部分上。可选地，助焊剂可以包括在非导电膜NCF中。通常，助焊剂可以分为树脂助焊剂、有机助焊剂和无机助焊剂。树脂助焊剂可以主要用于电子器件。包括在树脂助焊剂中的主要材料可以是例如松香、改性松香和合成树脂。另外，助焊剂可以根据活性水平分为活性松香(RA)型、中度活性松香(RMA)型和松香(R)型。
另外，第一层150的厚度150_H可以等于或小于第二层160的厚度160_H。例如，当第一层150的厚度150_H为大约5μm时，第二层160的厚度160_H可以为大约10μm。通过将具有比第二层160低的粘度的第一层150形成为比第二层160小的厚度，可以进一步减少突出到半导体芯片的附近的非导电膜NCF的部分的量。然而，发明构思不限于此，第一层150的厚度150_H和第二层160的厚度160_H可以根据将要通过使用非导电膜NCF粘附的半导体芯片的种类而改变。
图3是示出半导体封装件10的一部分的图1的部分III的放大的剖视图。
参照图3，非导电膜NCF可以包括可以从第一半导体基底110和第二半导体器件层220向外突出的突出150F。突出150F可以部分地覆盖第一半导体基底110和第二半导体器件层220的侧表面。
在制造半导体封装件之后，在堆叠的半导体芯片之间的高度H1可以小于初始非导电膜NCF的厚度。因此，非导电膜NCF可以在最终的半导体芯片的朝外的方向上溢出与高度H1和初始非导电膜NCF的厚度之间的差一样多。结果，可以形成非导电膜NCF的突出150F。非导电膜NCF的突出150F的高度H2可以大于在堆叠的半导体芯片之间的高度H1。
可以影响非导电膜NCF的突出150F的形成的因素可以大致分为非导电膜NCF的粘度、固化速率和剪切应力。
因此，在本实施例中，可以通过使用具有不同粘度的两层来控制非导电膜NCF的粘度，使得可以防止非导电膜NCF过度溢出，另外，可以防止非导电膜NCF不完全地填充在第一半导体基底110与第二半导体器件层220之间。
非导电膜NCF的第一层150可以接触第一半导体基底110(即，第一半导体芯片100的顶表面)，同时非导电膜NCF的第二层160可以接触第二半导体器件层220(即，第二半导体芯片200的底表面)。
因为第一层150具有比第二层160低的粘度，所以第二层160的侧表面可以被第一层150部分地或完全地围绕。另外，第一半导体芯片100的侧表面的一部分和第二半导体芯片200的侧表面的一部分可以用非导电膜NCF覆盖。另外，第一成型构件180可以围绕第一半导体芯片100的侧表面、第二半导体芯片200的侧表面以及非导电膜NCF的侧表面，并且可以不暴露非导电膜NCF。即，当在水平方向观察时，非导电膜NCF的突出150F距第一半导体芯片100和第二半导体芯片200的边缘的宽度W2可以小于第一成型构件180的宽度W1。换言之，第一成型构件180可以不透气地密封非导电膜NCF。
图4是根据实施例的半导体封装件20的剖视图。
除了非导电膜NCF包括第一层150、第二层160和第三层165之外，在图4中示出的半导体封装件20可以具有与图1中示出的半导体封装件10大体上相同的构造。在图4中，相同的参考标号用于表示与图1中相同的元件，将省略或简化对其的详细描述。
参照图4，包括具有不同粘度的第一层150、第二层160和第三层165的非导电膜NCF可以形成在第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400之间，使得第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400可以彼此粘附。
非导电膜NCF的一部分可以从第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400的侧表面周向地突出。非导电膜NCF的突出部分可以覆盖第一半导体芯片100的侧表面的部分、第二半导体芯片200的侧表面的部分、第三半导体芯片300的侧表面的部分和第四半导体芯片400的侧表面的部分。
第二半导体芯片200可以安装在第一半导体芯片100的顶表面上，第三半导体芯片300可以安装在第二半导体芯片200的顶表面上，第四半导体芯片400可以安装在第三半导体芯片300的顶表面上。
第二连接凸块270和非导电膜NCF可以形成在第一半导体芯片100与第二半导体芯片200之间。非导电膜NCF可以围绕第二连接凸块270的侧表面，并且包括可以具有不同粘度的第一层150、第二层160和第三层165。
第三连接凸块370和非导电膜NCF可以位于第二半导体芯片200与第三半导体芯片300之间。非导电膜NCF可以围绕第三连接凸块370的侧表面，并且包括可以具有不同粘度的第一层150、第二层160和第三层165。
第四连接凸块470和非导电膜NCF可以位于第三半导体芯片300与第四半导体芯片400之间。非导电膜NCF可以围绕第四连接凸块470的侧表面，并且包括可以具有不同粘度的第一层150、第二层160和第三层165。
图5是图4中示出的非导电膜NCF的示意性剖视图。
参照图5，非导电膜NCF可以包括第一层150、位于第一层150上的第二层160和位于第二层160上的第三层165。
包括在非导电膜NCF中的第一层150、第二层160和第三层165可以在远离第一半导体芯片100的方向上具有增加的粘度。换言之，第一层150、第二层160和第三层165可以具有不同的粘度。第一层150可以具有比第二层160的粘度低的粘度，第二层160可以具有比第三层165的粘度低的粘度。
另外，包括在非导电膜NCF中的第一层150、第二层160和第三层165可以包括在远离第一半导体芯片100的方向上具有较小的平均直径的诸如陶瓷填料的填料。即，第一层150、第二层160和第三层165可以包括具有不同尺寸的诸如陶瓷填料的填料。包括在第一层150中的填料可以具有比包括在第二层160中的填料的平均直径大的平均直径，包括在第二层160中的填料可以具有比包括在第三层165中的填料的平均直径大的平均直径。
此外，第一层150的厚度150_H可以等于或小于第二层160的厚度160_H与第三层165的厚度165_H的总和。例如，当第一层150的厚度150_H为大约5μm时，第二层160的厚度160_H和第三层165的厚度165_H中的每个可以为大约5μm。通过将具有比第二层160和第三层165低的粘度的第一层150形成为比第二层160和第三层165小的厚度，可以进一步减少突出到半导体芯片的附近的非导电膜NCF的量。然而，发明构思不限于此，第一层150的厚度150_H、第二层160的厚度160_H和第三层165的厚度165_H可以根据将要通过使用非导电膜NCF彼此结合的半导体芯片的种类而改变。
图6是根据实施例的半导体封装件30的剖视图。
除了半导体封装件30还包括顺序地形成在第四半导体芯片400的顶表面上的热界面材料(TIM)层510和辐射板520之外，在图6中示出的半导体封装件30可以具有与在图1中示出的半导体封装件10大体上相同的构造。在图6中，相同的参考标号用于表示与图1中相同的元件，省略了或简化了对其的详细描述。
参照图6，半导体封装件30可以包括在垂直方向上堆叠的第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400、TIM层510以及辐射板520。
TIM层510可以位于辐射板520与第四半导体芯片400之间并且覆盖第四半导体芯片400的顶表面。TIM层510可以促进由第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400产生的热辐射到辐射板520。TIM层510可以包括TIM。例如，TIM层510可以包括绝缘材料或包括绝缘材料的材料以保持电绝缘特性。TIM层510可以包括例如环氧树脂。TIM层510可以包括例如矿物油、油脂、间隙填料油灰(gap filler putty)、相变凝胶、相变材料衬垫(phase change material pad)或颗粒填充的环氧树脂。
辐射板520可以位于TIM层510上。辐射板520可以是例如散热片、散热器、热管或液体冷却的冷板。
第四半导体芯片400与TIM层510之间的接触面积可以通过用TIM层510完全地覆盖第四半导体芯片400的顶表面而增加。因此，由第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400产生的热可以有效地传递到辐射板520。
图7是根据实施例的半导体封装件40的剖视图。
除了在图7中示出的半导体封装件40还包括基础基底600之外，在图7中示出的半导体封装件40可以具有与在图1中示出的半导体封装件10大体上相同的构造。在图7中，相同的参考标号用于表示与图1中相同的元件，将省略或简化对其的详细描述。
参照图7，半导体封装件40可以包括基础基底600以及安装在基础基底600上并且在垂直方向上顺序地堆叠在基础基底600的顶表面上的第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400。
基础基底600可以是例如印刷电路板(PCB)、陶瓷基底或插件(interposer)。当基础基底600是PCB时，基础基底600可以包括基底主体单元610、底焊盘620、顶焊盘630以及形成在基底主体单元610的底表面和顶表面上的阻焊层(未示出)。内部互连件(未示出)可以形成在基底主体单元610中并且被构造为将底焊盘620与顶焊盘630电连接。可以利用铜箔涂覆基底主体单元610的底表面和顶表面并且将其图案化以形成电路互连件。底焊盘620和顶焊盘630可以分别是电路互连件的通过形成在基底主体单元610的底表面和顶表面上的阻焊层暴露的部分。
当基础基底600是插件时，基础基底600可以包括包含半导体材料的基底主体单元610以及分别形成在基底主体单元610的底表面和顶表面上的底焊盘620和顶焊盘630。基底主体单元610可以通过使用例如以硅晶圆为例的半导体晶圆来形成。另外，内部互连件(未示出)可以形成在基底主体单元610的底表面或顶表面上或者形成在基底主体单元610中。另外，通孔(未示出)可以形成在基底主体单元610中并且将底焊盘620与顶焊盘630电连接。
外部连接端子640可以粘附到基础基底600的底表面。例如，外部连接端子640可以粘附到底焊盘620。外部连接端子640可以是例如焊料球或导电凸块。外部连接端子640可以将半导体封装件40与外部设备电连接。
第二成型构件650可以形成在基础基底600上并且部分地或完全地围绕第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400。第二成型构件650可以围绕第一成型构件180，并且不直接接触第一半导体芯片100的侧表面、第二半导体芯片200的侧表面、第三半导体芯片300侧表面和第四半导体芯片400的侧表面。第二成型构件650可以是例如EMC。
底填充材料层660可以形成在基础基底600与第一半导体芯片100之间。底填充材料层660可以形成在基础基底600与第一半导体芯片100之间并且围绕第一连接凸块170的侧表面。底填充材料层660可以包括例如环氧树脂。在一些实施例中，底填充材料层660可以是通过使用模塑底填充(MUF)方法形成的第二成型构件650的一部分。
在一些实施例中，不是底填充材料层660而是非导电膜NCF可以形成在基础基底600与第一半导体芯片100之间。非导电膜NCF可以形成在基础基底600与第一半导体芯片100之间并且围绕第一连接凸块170的侧表面。
图8是根据实施例的半导体封装件50的剖视图。
除了主半导体芯片700粘附到基础基底600的另一部分之外(所述另一部分与基础基底600的粘附有顺序堆叠的第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400的一部分不同)，在图8中示出的半导体封装件50可以具有与图7中示出的半导体封装件40大体上相同的构造。在图8中，相同的参考标号用于表示相同的元件，省略了或简化了对其的详细描述。
参照图8，半导体封装件50可以包括粘附到基础基底600的区域的主半导体芯片700以及顺序地堆叠在基础基底600的另一区域上的第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400。
主半导体芯片700可以是处理器单元。主半导体芯片700可以是例如微处理器单元(MPU)或图像处理器单元(GPU)。在一些实施例中，主半导体芯片700可以是操作被验证为正常的封装件，即，已知合格封装件(KGP)。主连接端子710可以粘附到主半导体芯片700的底表面。主底填充材料层720可以附加地形成在主半导体芯片700与基础基底600之间以围绕主连接端子710。主底填充材料层720可以包括与底填充材料层660相同的材料。
底填充材料层660可以形成在基础基底600与第一半导体芯片100之间。底填充材料层660可以形成在基础基底600与第一半导体芯片100之间并且围绕第一连接凸块170的侧表面。
在一些实施例中，替代底填充材料层660的非导电膜NCF可以形成在基础基底600与第一半导体芯片100之间。非导电膜NCF可以形成在基础基底600与第一半导体芯片100之间并且围绕第一连接凸块170的侧表面。
图9A至图9I是根据实施例的根据制造半导体封装件的方法的工艺步骤的剖视图。
将根据一些实施例参照图9A至图9I来描述制造在图1中示出的半导体封装件10的方法。
参照图9A，提供半导体晶圆W。半导体晶圆W包括通过划线SL彼此分开的多个第一半导体芯片100。第一半导体芯片100可以包括第一半导体基底110、第一半导体器件层120和第一TSV 130。第一半导体基底110可以包括彼此相对的底表面113和顶表面114a。可以在第一半导体基底110的底表面113上形成第一半导体器件层120。可以使第一TSV 130穿透第一半导体基底110的至少一部分并且连接到包括在第一半导体器件层120中的第一互连结构140。
参照图9B，第一下连接焊盘142和第一连接凸块170可以在第一半导体器件层120的表面112上形成，并且电连接到第一TSV 130。
可以通过在第一半导体器件层120的表面112上沉积金属层并且图案化所述金属层来形成第一下连接焊盘142。
可以通过以下步骤来形成第一连接凸块170：在第一半导体器件层120上形成具有开口以暴露第一下连接焊盘142的部分的掩模图案(未示出)；在通过掩模图案的开口暴露的第一下连接焊盘142上形成用于形成第一连接凸块170的导电材料。例如，形成第一连接凸块170的导电材料可以包括通过使用电镀工艺顺序地形成的柱结构和焊料层。随后，可以去除掩模图案，可以通过执行回流工艺来形成具有凸形形状的第一连接凸块170。
参照图9C，可以将具有第一连接凸块170的半导体晶圆W粘附到第一载体基底800。第一载体基底800可以包括第一支撑基底810和粘合材料层820。可以将半导体晶圆W粘附到第一载体基底800，使得第一连接凸块170可以面对第一载体基底800。可以通过粘合材料层820来覆盖或围绕第一连接凸块170。第一半导体器件层120的表面112的未形成第一连接凸块170的一部分可以接触粘合材料层820。
参照图9D，可以通过去除半导体晶圆W的部分来暴露第一TSV 130。即，可以去除半导体晶圆W的部分，使得第一TSV 130的至少部分可以从半导体晶圆W的暴露的表面或者从第一半导体基底110的顶表面114突出。
例如，可以通过使用化学机械抛光(CMP)工艺、回蚀(etchback)工艺或它们的组合来去除半导体晶圆W的部分以暴露第一TSV 130。
参照图9E，可以利用上钝化层(未示出)覆盖半导体晶圆W的暴露的表面(即，第一半导体基底110的顶表面114)，第一上连接焊盘144可以形成在上钝化层上并且电连接到第一TSV 130。
可以形成上钝化层，上钝化层具有开口以暴露第一TSV 130。上钝化层可以包括例如绝缘聚合物。
参照图9F，可以将包括具有不同粘度的第一层150和第二层160的非导电膜NCF粘附到第一半导体基底110的顶表面114。可以在未执行切割工艺的半导体晶圆W上形成非导电膜NCF。
在半导体晶圆W上形成第一层150，然后在第一层150上形成第二层160，使得非导电膜NCF(例如，包括第一层150和第二层160的多层结构)粘附到第一半导体基底110的顶表面114。可选地，第二层160预先形成在第一层150上的非导电膜NCF被粘附到半导体晶圆W(即，第一半导体基底110的顶表面114)。
参照图9G，可以通过例如使用锯条(未示出)沿着划片道(指图9F中的SL)来切割粘附有非导电膜NCF的半导体晶圆(指图9F中的W)，使得半导体晶圆W可以分离(单个化)成多个第一半导体芯片100。单个化的第一半导体芯片100可以在水平方向上成行布置。
参照图9H，可以将第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400顺序地堆叠在包括第二支撑基底910和粘合材料层920的第二载体基底900上。
更具体地，首先，可以准备第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400。可以通过使用与参照图9A至图9G描述的方法相同或相似的方法来设置第二半导体芯片200和第三半导体芯片300。然而，可以通过省略参照图9F描述的粘附非导电膜NCF的工艺来设置第四半导体芯片400。
第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400可以是可以包括相同类型的分立器件的同类半导体芯片。可选地，第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400中的至少一个可以是包括不同分立器件的不同类半导体芯片。
接着，可以使单个化的第一半导体芯片100以恒定距离S彼此分隔开，并且通过使用半导体芯片转移装置(未示出)安装在第二载体基底900上。距离S可以是这样的距离，在该距离内，第一成型构件(指图9I中的180)可以在随后的工艺中围绕或覆盖第一半导体芯片100的侧表面、第二半导体芯片200的侧表面、第三半导体芯片300的侧表面和第四半导体芯片400的侧表面以及非导电膜NCF的侧表面。
接着，可以在第一半导体芯片100上堆叠第二半导体芯片200，使得第二半导体芯片200可以分别与第一半导体芯片100对应。在这种情况下，可以在第一半导体芯片100与第二半导体芯片200之间形成包括具有不同粘度的第一层150和第二层160的非导电膜NCF，可以使第二连接凸块270连接到第一上连接焊盘144。
如上解释的，可以在将第二半导体芯片200堆叠在第一半导体芯片100上之前在第一半导体芯片100的顶表面上形成非导电膜NCF。在一些实施例中，可以在将第二半导体芯片200堆叠在第一半导体芯片100上之前在第二半导体芯片200的底表面上形成非导电膜NCF。
在将第二半导体芯片200堆叠在第一半导体芯片100上之后，可以对位于第一半导体芯片100与第二半导体芯片200之间的第二连接凸块270和非导电膜NCF施加预定的热和压力。因此，非导电膜NCF可以变硬，从而第二半导体芯片200可以紧固地粘附到第一半导体芯片100的顶表面，并且可以在第二连接凸块270与第一上连接焊盘144之间形成金属间化合物以减小其间的接触电阻。
在一些实施例中，可以通过使用例如具有不同粘度的两层(即，第一层150和第二层160)的多层结构来控制非导电膜NCF的粘度，使得可以防止非导电膜NCF过度溢出，另外，可以防止非导电膜NCF不完全地填充在第一半导体芯片100与第二半导体芯片200之间。因此，虽然非导电膜NCF的一部分可以从第一半导体芯片100和第二半导体芯片200向外突出，但非导电膜NCF不会过度溢出到第一半导体芯片100和第二半导体芯片200的侧表面。
随后，可以执行与上述将第二半导体芯片200堆叠在第一半导体芯片100上的工艺基本相同的工艺，使得可以将第三半导体芯片300堆叠在第二半导体芯片200上。
最后，可以执行与上述将第二半导体芯片200堆叠在第一半导体芯片100上的工艺基本相同的工艺，使得可以将第四半导体芯片400堆叠在第三半导体芯片300上。
参照图9I，可以形成第一成型构件180以覆盖第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400。第一成型构件180可以覆盖第一半导体芯片100的侧表面、第二半导体芯片200的侧表面、第三半导体芯片300的侧表面和第四半导体芯片400的侧表面以及/或者第四半导体芯片400的顶表面。另外，第一成型构件180可以围绕非导电膜NCF的侧表面。接着，可以执行切割工艺。结果，可以将图1中示出的包括第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400的半导体封装件10彼此分离。
尽管到目前为止已参照图9A至图9I描述了制造半导体封装件10的方法，但对于本领域技术人员应清楚的是，在发明构思的范围内，可以通过在对所描述的制造方法中在形式和细节上进行各种改变来制造除了半导体封装件10之外的具有各种结构的半导体封装件20、半导体封装件30、半导体封装件40和半导体封装件50。
图10是根据实施例的半导体封装件1000的构造的示意图。
参照图10，半导体封装件1000可以包括可以通过系统总线1060彼此连接的微处理单元(MPU)1010、存储器1020、接口1030、图像处理单元(GPU)1040和功能块1050。半导体封装件1000可以包括MPU 1010和GPU 1040中的至少一个。
MPU 1010可以包括核(core)与L2缓存(cache)。例如，MPU 1010可以包括多核。包括在多核中的各个核可以具有相同的性能或不同的性能。另外，包括在多核中的各个核可以同时激活或在不同时间点激活。
存储器1020可以存储在MPU 1010的控制下通过功能块1050处理的操作的结果。接口1030可以与外部设备交换信息或信号。GPU 1040可以执行图像功能。例如，GPU 1040可以执行视频编码解码功能或处理3D图像。功能块1050可以执行各种功能。例如，当半导体封装件1000是用于移动装置的应用处理器(AP)时，功能块1050中的一些可以执行通信功能。
半导体封装件1000可以包括参照图1至图8描述的半导体封装件10、半导体封装件20、半导体封装件30、半导体封装件40和半导体封装件50中的至少一个。
虽然已经参照发明构思的实施例具体地示出并描述了发明构思，但将理解的是，在不脱离权利要求的精神和范围情况下，可以在其中做出形式和细节上的各种改变。

Claims (20)

1.一种半导体封装件，所述半导体封装件包括：
第一半导体芯片，包括第一硅通孔；
第二半导体芯片，堆叠在第一半导体芯片上，第二半导体芯片包括第二硅通孔；以及
非导电膜，形成在第一半导体芯片与第二半导体芯片之间，非导电膜包括具有不同粘度的两层。
2.根据权利要求1所述的半导体封装件，其中，非导电膜包括第一层和在第一层上的第二层，
其中，第一层的最低粘度比第二层的最低粘度低。
3.根据权利要求2所述的半导体封装件，其中，第一层包括第一陶瓷填料，
第二层包括第二陶瓷填料，
第一陶瓷填料的平均直径大于第二陶瓷填料的平均直径。
4.根据权利要求2所述的半导体封装件，其中，第一层的厚度小于第二层的厚度。
5.根据权利要求2所述的半导体封装件，其中，第一层接触第一半导体芯片的顶表面，
第二层接触第二半导体芯片的底表面。
6.根据权利要求2所述的半导体封装件，其中，第二层的侧表面的一部分被第一层覆盖。
7.根据权利要求1所述的半导体封装件，所述半导体封装件还包括成型构件，所述成型构件覆盖第一半导体芯片的侧表面、第二半导体芯片的侧表面和非导电膜的侧表面，成型构件覆盖非导电膜。
8.根据权利要求7所述的半导体封装件，其中，当在水平方向上观察半导体封装件时，从第一半导体芯片和第二半导体芯片的边缘突出的非导电膜的宽度小于成型构件的宽度。
9.根据权利要求1所述的半导体封装件，其中，非导电膜包括助焊剂。
10.根据权利要求1所述的半导体封装件，所述半导体封装件还包括连接构件，所述连接构件设置在第一半导体芯片的顶表面与第二半导体芯片的底表面之间，以使第一硅通孔与第二硅通孔电连接，
其中，非导电膜填充连接构件之间的空间。
11.一种半导体封装件，所述半导体封装件包括：
基础基底；
至少两个半导体芯片，在与基础基底的顶表面垂直的方向上堆叠在基础基底上，每个半导体芯片包括硅通孔；以及
非导电膜，位于半导体芯片之间，非导电膜包括具有不同粘度的至少两个层。
12.根据权利要求11所述的半导体封装件，其中，包括在非导电膜中的每个层的粘度在远离基础基底的方向上增加。
13.根据权利要求11所述的半导体封装件，其中，非导电膜包括具有不同尺寸的陶瓷填料，
其中，在包括在非导电膜中的每层中，陶瓷填料的平均直径在远离基础基底的方向上减小。
14.根据权利要求11所述的半导体封装件，其中，基础基底包括印刷电路板、插件、晶圆和与所述至少两个半导体芯片类型不同的半导体芯片中的任意一种。
15.根据权利要求11所述的半导体封装件，所述半导体封装件还包括：
第一成型构件，覆盖半导体芯片的侧表面和非导电膜的侧表面；以及
第二成型构件，覆盖第一成型构件的至少一部分，第二成型构件设置在基础基底与所述至少两个半导体芯片的最下面的半导体芯片之间。
16.一种半导体封装件，所述半导体封装件包括：
第一半导体芯片；
第二半导体芯片，堆叠在第一半导体芯片上；以及
非导电膜，形成在第一半导体芯片与第二半导体芯片之间，
其中，非导电膜包括垂直地堆叠并且具有不同粘度的至少两部分。
17.根据权利要求16所述的半导体封装件，其中，第一半导体芯片包括第一硅通孔，第二半导体芯片包括第二硅通孔。
18.一种形成半导体封装件的方法，所述方法包括：
设置具有第一半导体芯片的半导体晶圆，所述第一半导体芯片均具有第一硅通孔；
在包括第一半导体芯片的晶圆上形成非导电膜，非导电膜包括至少两层，所述至少两层均具有彼此不同的粘度；以及
在非导电膜上设置与第一半导体芯片对应的第二半导体芯片，第二半导体芯片均具有第二硅通孔。
19.根据权利要求18所述的方法，其中，非导电膜在远离第一半导体芯片的方向上具有增加的粘度。
20.根据权利要求18所述的方法，其中，所述至少两层包括第一层和在第一层上面的第二层，其中，第一层的最低粘度比第二层的最低粘度低。
CN201710266026.4A 2016-07-06 2017-04-21 半导体封装件和形成该半导体封装件的方法 Active CN107591387B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160085595A KR102505853B1 (ko) 2016-07-06 2016-07-06 반도체 패키지
KR10-2016-0085595 2016-07-06

Publications (2)

Publication Number Publication Date
CN107591387A true CN107591387A (zh) 2018-01-16
CN107591387B CN107591387B (zh) 2022-12-02

Family

ID=60911110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710266026.4A Active CN107591387B (zh) 2016-07-06 2017-04-21 半导体封装件和形成该半导体封装件的方法

Country Status (3)

Country Link
US (2) US10043780B2 (zh)
KR (1) KR102505853B1 (zh)
CN (1) CN107591387B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114023704A (zh) * 2022-01-05 2022-02-08 长鑫存储技术有限公司 非导电膜及其形成方法、芯片封装结构及方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269682B2 (en) * 2015-10-09 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling devices, packaged semiconductor devices, and methods of packaging semiconductor devices
US10057976B1 (en) * 2017-08-31 2018-08-21 Xilinx, Inc. Power-ground co-reference transceiver structure to deliver ultra-low crosstalk
US10818570B1 (en) * 2019-05-16 2020-10-27 Globalfoundries Inc. Stacked semiconductor devices having dissimilar-sized dies
KR102633142B1 (ko) * 2019-08-26 2024-02-02 삼성전자주식회사 반도체 패키지
KR20210062504A (ko) * 2019-11-21 2021-05-31 에스케이하이닉스 주식회사 제어된 테일 부분을 구비하는 비전도성 필름층을 포함하는 반도체 패키지
US11670614B2 (en) * 2020-10-02 2023-06-06 Qualcomm Incorporated Integrated circuit assembly with hybrid bonding
US11842982B2 (en) * 2020-11-02 2023-12-12 Samsung Electronics Co., Ltd. Semiconductor package with curing layer between semiconductor chips

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074556A (zh) * 2009-10-15 2011-05-25 瑞萨电子株式会社 半导体器件及其制造方法
JP2012021086A (ja) * 2010-07-15 2012-02-02 Sumitomo Bakelite Co Ltd 液状封止樹脂組成物および半導体装置
US20120189818A1 (en) * 2009-09-28 2012-07-26 Kyocera Corporation Structure and method for manufacturing the same
CN102822962A (zh) * 2010-03-31 2012-12-12 京瓷株式会社 内插件及使用了该内插件的电子装置
US20140021978A1 (en) * 2012-07-20 2014-01-23 Elpida Memory, Inc. Test method for semiconductor device having stacked plural semiconductor chips

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753415B1 (ko) * 2006-03-17 2007-08-30 주식회사 하이닉스반도체 스택 패키지
KR100838647B1 (ko) 2007-07-23 2008-06-16 한국과학기술원 Ａｃｆ／ｎｃｆ 이중층을 이용한 웨이퍼 레벨 플립칩패키지의 제조방법
KR100979349B1 (ko) 2007-12-31 2010-08-31 주식회사 효성 재작업성이 향상된 2층 구조의 이방성 도전 필름
JP5422921B2 (ja) 2008-05-28 2014-02-19 デクセリアルズ株式会社 接着フィルム
KR20100010694A (ko) 2008-07-23 2010-02-02 주식회사 효성 3층 이방성 도전 필름 및 이의 제조방법
WO2010098324A1 (ja) 2009-02-27 2010-09-02 ソニーケミカル＆インフォメーションデバイス株式会社 半導体装置の製造方法
KR20110016027A (ko) * 2009-08-10 2011-02-17 주식회사 하이닉스반도체 반도체 패키지
KR20120057693A (ko) * 2010-08-12 2012-06-07 삼성전자주식회사 적층 반도체 장치 및 적층 반도체 장치의 제조 방법
KR101362868B1 (ko) 2010-12-29 2014-02-14 제일모직주식회사 이중층 이방성 도전성 필름
US8703534B2 (en) * 2011-01-30 2014-04-22 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US20130234325A1 (en) * 2011-04-27 2013-09-12 Industrial Technology Research Institute Filled through-silicon via and the fabrication method thereof
US9147813B2 (en) 2011-09-09 2015-09-29 Avago Technologies General Ip (Singapore) Pte. Ltd. High thermal conductivity and low degradation die attach with dual adhesive
KR101906408B1 (ko) * 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR101399957B1 (ko) * 2012-11-23 2014-05-28 한국과학기술원 이중층 비전도성 폴리머 접착필름 및 전자패키지
KR102105902B1 (ko) * 2013-05-20 2020-05-04 삼성전자주식회사 방열 부재를 갖는 적층 반도체 패키지
KR20140139902A (ko) 2013-05-28 2014-12-08 삼성디스플레이 주식회사 이방성 도전 필름 적층체, 이를 포함하는 표시 장치 및 표시 장치 제조 방법
US20150371916A1 (en) * 2014-06-23 2015-12-24 Rohm And Haas Electronic Materials Llc Pre-applied underfill

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120189818A1 (en) * 2009-09-28 2012-07-26 Kyocera Corporation Structure and method for manufacturing the same
CN102074556A (zh) * 2009-10-15 2011-05-25 瑞萨电子株式会社 半导体器件及其制造方法
CN102822962A (zh) * 2010-03-31 2012-12-12 京瓷株式会社 内插件及使用了该内插件的电子装置
JP2012021086A (ja) * 2010-07-15 2012-02-02 Sumitomo Bakelite Co Ltd 液状封止樹脂組成物および半導体装置
US20140021978A1 (en) * 2012-07-20 2014-01-23 Elpida Memory, Inc. Test method for semiconductor device having stacked plural semiconductor chips

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114023704A (zh) * 2022-01-05 2022-02-08 长鑫存储技术有限公司 非导电膜及其形成方法、芯片封装结构及方法
CN114023704B (zh) * 2022-01-05 2022-04-01 长鑫存储技术有限公司 非导电膜及其形成方法、芯片封装结构及方法
WO2023130530A1 (zh) * 2022-01-05 2023-07-13 长鑫存储技术有限公司 非导电膜及其形成方法、芯片封装结构及方法

Also Published As

Publication number Publication date
US20180012866A1 (en) 2018-01-11
CN107591387B (zh) 2022-12-02
KR20180005463A (ko) 2018-01-16
US10446525B2 (en) 2019-10-15
US20180350779A1 (en) 2018-12-06
KR102505853B1 (ko) 2023-03-03
US10043780B2 (en) 2018-08-07

Similar Documents

Publication Publication Date Title
CN107591387A (zh) 半导体封装件和形成该半导体封装件的方法
US10665571B2 (en) Semiconductor package
US9837383B2 (en) Interconnect structure with improved conductive properties and associated systems and methods
CN106328608B (zh) 用于芯片封装件的结构和形成方法
CN102347320B (zh) 装置及其制造方法
CN103972159B (zh) 三维封装结构及其形成方法
CN102163596B (zh) 集成电路元件及其形成方法
US20180323118A1 (en) Dam for Three-Dimensional Integrated Circuit
CN104377170B (zh) 半导体封装件及其制法
CN109216208A (zh) 散热方法
CN109411443A (zh) 垂直堆叠晶圆及其形成方法
US10930613B2 (en) Semiconductor package having recessed adhesive layer between stacked chips
CN104979334A (zh) 半导体器件及方法
US10910346B2 (en) Semiconductor package
CN108428679A (zh) 具有热导柱的集成电路封装
CN203085525U (zh) 可用于堆叠的集成电路
CN102403270A (zh) 硅通孔互连结构的形成方法
CN210516718U (zh) 一种封装结构
CN210692483U (zh) 一种封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant