CN114171405A - 扇出式堆叠芯片的封装方法及封装结构 - Google Patents

扇出式堆叠芯片的封装方法及封装结构 Download PDF

Info

Publication number
CN114171405A
CN114171405A CN202111493900.0A CN202111493900A CN114171405A CN 114171405 A CN114171405 A CN 114171405A CN 202111493900 A CN202111493900 A CN 202111493900A CN 114171405 A CN114171405 A CN 114171405A
Authority
CN
China
Prior art keywords
chip
dummy
layer
conductive
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111493900.0A
Other languages
English (en)
Inventor
杜茂华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN202111493900.0A priority Critical patent/CN114171405A/zh
Publication of CN114171405A publication Critical patent/CN114171405A/zh
Priority to PCT/CN2022/137248 priority patent/WO2023104095A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种扇出式堆叠芯片的封装方法及封装结构，该方法包括：将第一芯片固定在假片上的槽体内，第一芯片和假片均设置有多个导电通孔；将第二芯片分别与假片和第一芯片进行热压键合，第二芯片在假片上的正投影与假片重合；形成塑封层，塑封层包裹第一芯片、假片和第二芯片；在假片和第一芯片背离第二芯片的表面形成重布线层，重布线层通过导电通孔与第一芯片电连接。本发明通过假片将不同尺寸的第一芯片和第二芯片调整为同一尺寸，然后进行晶圆级热压键合，实现高密度互连的同时提高生产效率。而导电通孔技术和扇出式重布线技术降低了封装尺寸，此外由于芯片与芯片之间采用直接晶圆键合，实现了超薄的多层高密度堆叠封装。

Description

扇出式堆叠芯片的封装方法及封装结构
技术领域
本发明属于半导体封装技术领域，具体涉及一种扇出式堆叠芯片的封装方法及封装结构。
背景技术
电子产品的体积越来越小，功能越来越强。随之需要半导体封装更加轻薄，互连密度更高。传统的封装无法满足未来的需求。图1为典型的传统多层芯片封装结构，芯片1，2通过贴片膜3，4垂直堆叠在基板6上，芯片1，2通过金线5与基板6形成连接。芯片1，2和金线5通过塑封料7保护。整个封装通过焊球8与外界进行连接。在目前的封装中，由于金线成型的高度限制，以及塑封料到金线保护距离限制，塑封料到芯片2表面的高度受到严格限制，无法持续降低。同时基板工艺由于材料限制以及基板强度的限制，超薄基板的生产难度极大，这些都限制了传统封装在超薄多层封装中的应用。而且不管是传统打线连接，还是倒转焊连接，焊盘间距都在30um以上，持续缩小的难度极大。
针对上述问题，有必要提出一种设计合理且可以有效解决上述问题的一种扇出式堆叠芯片的封装方法及封装结构。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种扇出式堆叠芯片封装结构及封装方法。
本发明的一方面提供一种扇出式堆叠芯片的封装方法，所述方法包括：
将第一芯片固定在假片上的槽体内，所述第一芯片和所述假片均设置有多个导电通孔；
将第二芯片分别与所述假片和所述第一芯片进行热压键合，所述第二芯片在所述假片上的正投影与所述假片重合；
形成塑封层，所述塑封层包裹所述第一芯片、所述假片和所述第二芯片；
在所述假片和所述第一芯片背离所述第二芯片的表面形成重布线层，所述重布线层通过所述导电通孔与所述第一芯片电连接。
可选的，所述第一芯片和所述假片朝向所述第二芯片的表面设置有第一钝化层和金属焊盘，所述第二芯片朝向所述第一芯片的表面设置有第二钝化层和导电凸块；
所述将第二芯片分别与所述假片和所述第一芯片进行热压键合，包括：
将所述金属焊盘与所述导电凸块进行热压键合。
可选的，所述将第二芯片分别与所述假片和所述第一芯片进行热压键合之后，所述方法还包括：
形成非导电胶层，所述非导电胶层包裹所述导电凸块。
可选的，在将第二芯片分别与所述假片和所述第一芯片进行热压键合之前，所述方法还包括：
在所述假片和所述第一芯片的表面形成粘合胶，并使得部分所述粘合胶填充至所述假片和所述第一芯片之间的缝隙中；
将所述假片和所述第一芯片表面的粘合胶去除，以露出所述假片和所述第一芯片的所述第一钝化层和所述金属焊盘。
可选的，所述形成塑封层，包括：
将键合后的所述第一芯片和所述假片进行减薄，露出所述第一芯片和所述假片的导电通孔；
将减薄后的所述第一芯片和所述假片背离所述第二芯片的表面固定到临时载板上，之后形成所述塑封层。
可选的，所述在所述假片和所述第一芯片背离所述第二芯片的表面形成重布线层，包括：
将所述第一芯片和所述假片与所述临时载板分离；
在所述塑封层、所述假片和所述第一芯片背离所述第二芯片的表面形成介电层；
图形化所述介电层，在所述图形化后的介电层上形成重布线层；
图形化所述重布线层，在所述图形化后的重布线层上形成焊球。
可选的，所述第一芯片的表面与所述假片的表面齐平。
本发明的另一方面提供一种扇出式堆叠芯片的封装结构，包括假片、第一芯片、第二芯片、热压键合结构、塑封层和重布线层；
所述假片设置有槽体，所述槽体设置有所述第一芯片，所述第一芯片和所述假片均设置有多个导电通孔；
所述第二芯片堆叠设置在所述第一芯片和所述假片上，所述第二芯片通过所述热压键合结构分别与所述假片和所述第一芯片热压键合连接，并且所述第二芯片在所述假片上的正投影与所述假片重合；
所述塑封层包裹所述第一芯片、所述假片和所述第二芯片；
所述重布线层设置在所述假片和所述第一芯片背离所述第二芯片的表面，所述重布线层通过所述导电通孔与所述第一芯片电连接。
可选的，所述第一芯片和所述假片朝向所述第二芯片的表面设置有第一钝化层和金属焊盘，所述第二芯片朝向所述第一芯片的表面设置有第二钝化层和导电凸块；
所述热压键合结构包括金属焊盘和导电凸块，其中，所述金属焊盘与所述导电凸块热压键合连接。
可选的，所述封装结构还包括非导电胶层，所述非导电胶层包裹所述导电凸块。
本发明提供的扇出式堆叠芯片的封装方法，将第一芯片固定在假片上的槽体内，第一芯片和假片均设置有多个导电通孔；将第二芯片分别与假片和第一芯片进行热压键合，第二芯片在假片上的正投影与假片重合；形成塑封层，塑封层包裹第一芯片、假片和第二芯片；在假片和第一芯片背离第二芯片的表面形成重布线层，重布线层通过导电通孔与第一芯片电连接。本发明通过假片将两种不同尺寸的第一芯片和第二芯片调整为同一尺寸，然后进行晶圆级热压键合，实现高密度互连的同时提高生产效率。而导电通孔技术和扇出式重布线技术替代传统的基板互连，降低了封装尺寸，此外由于芯片与芯片之间采用直接晶圆键合，最大程度的降低了封装高度，实现了超薄的多层高密度堆叠封装。
附图说明
图1为现有技术典型的传统多层芯片封装结构的结构示意图；
图2本发明另一实施例的一种扇出式堆叠芯片的封装方法流程示意图；
图3～图11为本发明另一实施例的一种扇出式堆叠芯片的封装工艺示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
如图2所示，本发明的一方面提供一种扇出式堆叠芯片的封装方法S100，该封装方法S100包括：
S110、将第一芯片固定在假片上的槽体内，所述第一芯片和所述假片均设置有多个导电通孔。
具体地，如图3所示，将第一芯片110的背面可以通过贴片胶121固定在假片120上的槽体内，其中，第一芯片110的表面与假片120的表面齐平，第一芯片110的表面与假片120的表面齐平可以更好的与第二芯片140进行热压键合。第一芯片110的正面和假片120的正面设置有多个导电通孔130，多个导电通孔130可以等间隔分布，其中导电通孔可以为硅通孔。采用硅通孔技术实现硅通孔的垂直电气互连，降低了封装高度。
S120、将第二芯片分别与所述假片和所述第一芯片进行热压键合，所述第二芯片在所述假片上的正投影与所述假片重合。
具体地，如图3、图4和图5所示，第一芯片110和假片120朝向第二芯片140的表面设置有第一钝化层111和金属焊盘112，其中，第一芯片110上的每个金属焊盘112与第一芯片110的每个导电通孔130相对应，假片120上的每个金属焊盘112与假片120的每个导电通孔130相对应。如图6所示，第二芯片140朝向第一芯片110的表面设置有第二钝化层141和导电凸块142。
示例性的，在将第二芯片分别与所述假片和所述第一芯片进行热压键合之前，所述方法还包括：
首先，在所述假片和所述第一芯片的表面形成粘合胶，并使得部分所述粘合胶填充至所述假片和所述第一芯片之间的缝隙中。
具体地，如图4所示，在假片120和第一芯片110的表面形成粘合胶122，并使得部分粘合胶122填充至假片120和第一芯片110之间的缝隙中，将第一芯片110完全固定在假片120的槽体内。
其次，将所述假片和所述第一芯片表面的粘合胶去除，以露出所述假片和所述第一芯片的所述第一钝化层和所述金属焊盘。
具体地，如图5所示，可以对粘合胶122进行表面研磨抛光，将假片120和第一芯片110表面的粘合胶122去除，如图5所示，露出假片120和第一芯片110的第一钝化层111和金属焊盘112。
示例性的，所述将第二芯片分别与所述假片和所述第一芯片进行热压键合之前，所述方法还包括：
形成非导电胶层，所述非导电胶层包裹所述导电凸块。
具体地，如图6所示，将第二芯片140分别与假片120和第一芯片110进行热压键合之前，也就是上述步骤中将假片120和第一芯片110表面的粘合胶122去除，露出假片120和第一芯片110的第一钝化层111和金属焊盘112之后，形成非导电胶层150，150非导电胶层包裹导电凸块142，对导电凸块142起到保护作用。
需要说明的是，目前有两种非导电胶的使用方式，一种使用方式为，非导电胶制作成薄膜结构形成非导电胶层150，预先涂敷在第二芯片140朝向第一芯片110的表面，覆盖导电凸块142，然后进行第一芯片110和第二芯片140中金属焊盘112和导电凸块142的焊接；另一种使用方式为，将非导电胶涂敷在第一芯片110朝向第二芯片140的表面形成非导电胶层150，然后第二芯片140穿过非导电胶层150与第一芯片110焊接。
由于非导电胶涂敷在导电凸块142焊接之前，在焊接时需要将焊接面的非导电胶全部排出焊接界面，这对于非导电胶材料的特性具有极高的要求。采用非导电胶形成的非导电胶层，保证了金属焊盘112与导电凸块142的焊接效果。
将第二芯片140分别与假片120和第一芯片110进行热压键合，包括：
将所述金属焊盘与所述导电凸块进行热压键合。
具体地，如图6所示，通过热和压力作用，将导电凸块142与金属焊盘112进行焊接，实现键合连接。在本实施例中，导电凸块142的材料为铜锡导电凸块，金属焊盘112的材料为金属铜，对于导电凸块142与金属焊盘112的材料，本实施例不做具体限定。
如图6所示，第二芯片140在假片120上的正投影与假片120重合，也就是说，第二芯片140的尺寸与假片120的尺寸一致。采用假片将两种不同尺寸的第一芯片110和第二芯片140调整为同一尺寸，然后进行晶圆级热压键合，实现高密度互连的同时提高生产效率。
S130、形成塑封层，所述塑封层包裹所述第一芯片、所述假片和所述第二芯片。
首先，将键合后的所述第一芯片和所述假片进行减薄，露出所述第一芯片和所述假片的导电通孔。
具体地，如图7所示，将键合后的第一芯片110和假片120的背面进行减薄，露出第一芯片110和假片120的导电通孔130，也就是硅通孔。其中，减薄后第一芯片110和假片120的残留厚度为40um以下。通过对第一芯片110和假片120的背面进行减薄，露出导电通孔130以实现电气连接，进一步降低了封装高度。
其次，将减薄后的所述第一芯片和所述假片背离所述第二芯片的表面固定到临时载板上，之后形成所述塑封层。
具体地，以上的封装步骤是对多个第一芯片110、多个假片120和多个第二芯片140同时进行封装，完成第一芯片110和假片120完成减薄后，需要将完成减薄后的多个芯片组合体进行切割，形成如图7所示的多个独立芯片组合体。然后进行以下封装步骤，如图8所示，将减薄后的第一芯片110和假片120背离第二芯片140的表面固定到临时载板160上，也就是以第一芯片110和假片120的背面为接触面，按照最终封装尺寸，逐个贴合到带有临时键合胶的临时载板160上，之后进行封装，形成如图9所示的塑封层170，塑封层170包裹第一芯片110、假片120和第二芯片140。塑封方法可以是膜层真空压合或传统塑封工艺，本实施例不做具体限定。
S140、在所述假片和所述第一芯片背离所述第二芯片的表面形成重布线层，所述重布线层通过所述导电通孔与所述第一芯片电连接。
示例性的，所述在所述假片和所述第一芯片背离所述第二芯片的表面形成重布线层，包括：
首先，将所述第一芯片和所述假片与所述临时载板分离。
具体地，如图10所示，将第一芯片110和假片120与临时载板160分离，也就是去除临时载板160。分离方法可以采用热分离，激光分离，紫外光分离，机械分离等方法，此等方法均为目前常用的临时键合分离方法，对于分离方法本实施例不做具体限定，可根据实际需要进行选择。
其次，在所述塑封层、所述假片和所述第一芯片背离所述第二芯片的表面形成介电层。
具体地，如图11所示，在塑封层170、假片120和第一芯片110背离第二芯片140的表面涂敷介电层180。也就是在塑封层170、减薄后的第一芯片110和假片120的背面形成介电层180。介电层180的材料可以为聚酰亚胺(PI)、聚苯并噁唑(PBO)等，涂敷方法通常为晶圆旋涂，本实施例不做具体限定。
再次，图形化所述介电层，在所述图形化后的介电层上形成重布线层。
具体地，如图11所示，通过光刻工艺将介电层180图形化，在图形化后的介电层180上形成重布线层190。重布线层190通过导电通孔130与第一芯片110电连接。形成重布线层190方法可以为溅射及电镀等，本实施例不做具体限定。
最后，图形化所述重布线层，在所述图形化后的重布线层上形成焊球。
具体地，如图11所示，通过光刻工艺将重布线层190图形化，在图形化后的重布线层190进行植球形成多个焊球200，通过焊球200与外界电连接。
本发明的扇出式堆叠芯片的封装方法，通过将第一芯片固定在假片上的槽体内，且第一芯片和假片均设置有多个导电通孔，然后将第二芯片分别与假片和第一芯片进行热压键合，通过假片将两种不同尺寸的第一芯片和第二芯片调整为同一尺寸，然后进行晶圆级热压键合，实现高密度互连的同时提高生产效率。而导电通孔技术和扇出式重布线技术替代传统的基板互连，降低了封装尺寸，此外由于芯片与芯片之间采用直接晶圆键合，键合后厚度与芯片本体厚度相同，最大程度的降低了封装高度，实现了超薄的多层高密度堆叠封装。
如图11所示，本发明的另一方面提供一种扇出式堆叠芯片封装结构100，包括假片120、第一芯片110、第二芯片140、热压键合结构(图中未标出)、塑封层170和重布线层180；假片120设置有槽体，槽体设置有第一芯片110，第一芯片110和假片120均设置有多个导电通孔130，导电通孔130可以为硅通孔。多个导电通孔130可以等间隔分布，其中导电通孔可以为硅通孔。采用硅通孔技术实现硅通孔的垂直电气互连，降低了封装高度。
第二芯片140堆叠设置在第一芯片110和假片120上，第二芯片140通过热压键合结构分别与假片120和第一芯片110热压键合连接，并且第二芯片140在假片120上的正投影与假片120重合。采用假片120将两种不同尺寸的第一芯片110和第二芯片140调整为同一尺寸，然后进行晶圆级热压键合，实现高密度互连的同时提高生产效率。
塑封层170包裹第一芯片110、假片120和第二芯片140。塑封层170对第一芯片110、假片120和第二芯片140起到保护作用。
重布线层190设置在假片120和第一芯片110背离第二芯片140的表面，重布线层190通过导电通孔130与第一芯片110电连接。
示例性的，如图11所示，第一芯片110和假片120朝向第二芯片140的表面设置有第一钝化层121和金属焊盘112，第二芯片140朝向第一芯片110的表面设置有第二钝化层141和导电凸块142。热压键合结构包括金属焊盘122和导电凸块142，其中，金属焊盘112与导电凸块142热压键合连接。也就是说，通过热和压力作用，将导电凸块142与金属焊盘112进行焊接，实现键合连接。
示例性的，如图11所示，封装结构100还包括非导电胶层150，非导电胶层150包裹导电凸块142，对导电凸块142起到保护作用。
示例性的，如图11所示，封装结构100还包括介电层180和焊球200，介电层180设置在塑封层170、假片120和第一芯片110背离第二芯片140的表面，介电层180上设置有重布线层190；焊球200设置在重布线层190上，焊球200与外界电连接。
本发明的扇出式堆叠芯片的封装结构，通过将第一芯片固定在假片的槽体内，将两种不同尺寸的第一芯片和第二芯片调整为同一尺寸，第二芯片堆叠设置在第一芯片和所述假片上，第二芯片通过热压键合结构分别与假片和第一芯片热压键合连接，实现高密度互连的同时提高生产效率，第一芯片和假片上设置的导电通孔，最大程度的降低了封装高度。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种扇出式堆叠芯片的封装方法，其特征在于，所述方法包括：
将第一芯片固定在假片上的槽体内，所述第一芯片和所述假片均设置有多个导电通孔；
将第二芯片分别与所述假片和所述第一芯片进行热压键合，所述第二芯片在所述假片上的正投影与所述假片重合；
形成塑封层，所述塑封层包裹所述第一芯片、所述假片和所述第二芯片；
在所述假片和所述第一芯片背离所述第二芯片的表面形成重布线层，所述重布线层通过所述导电通孔与所述第一芯片电连接。
2.根据权利要求1所述的方法，其特征在于，所述第一芯片和所述假片朝向所述第二芯片的表面设置有第一钝化层和金属焊盘，所述第二芯片朝向所述第一芯片的表面设置有第二钝化层和导电凸块；
所述将第二芯片分别与所述假片和所述第一芯片进行热压键合，包括：
将所述金属焊盘与所述导电凸块进行热压键合。
3.根据权利要求1所述的方法，其特征在于，所述将第二芯片分别与所述假片和所述第一芯片进行热压键合之前，所述方法还包括：
形成非导电胶层，所述非导电胶层包裹所述导电凸块。
4.根据权利要求2所述的方法，其特征在于，在将第二芯片分别与所述假片和所述第一芯片进行热压键合之前，所述方法还包括：
在所述假片和所述第一芯片的表面形成粘合胶，并使得部分所述粘合胶填充至所述假片和所述第一芯片之间的缝隙中；
将所述假片和所述第一芯片表面的粘合胶去除，以露出所述假片和所述第一芯片的所述第一钝化层和所述金属焊盘。
5.根据权利要求1所述的方法，其特征在于，所述形成塑封层，包括：
将键合后的所述第一芯片和所述假片进行减薄，露出所述第一芯片和所述假片的导电通孔；
将减薄后的所述第一芯片和所述假片背离所述第二芯片的表面固定到临时载板上，之后形成所述塑封层。
6.根据权利要求5所述的方法，其特征在于，所述在所述假片和所述第一芯片背离所述第二芯片的表面形成重布线层，包括：
将所述第一芯片和所述假片与所述临时载板分离；
在所述塑封层、所述假片和所述第一芯片背离所述第二芯片的表面形成介电层；
图形化所述介电层，在所述图形化后的介电层上形成重布线层；
图形化所述重布线层，在所述图形化后的重布线层上形成焊球。
7.根据权利要求1至6任一项所述的方法，其特征在于，所述第一芯片的表面与所述假片的表面齐平。
8.一种扇出式堆叠芯片的封装结构，其特征在于，包括假片、第一芯片、第二芯片、热压键合结构、塑封层和重布线层；
所述假片设置有槽体，所述槽体设置有所述第一芯片，所述第一芯片和所述假片均设置有多个导电通孔；
所述第二芯片堆叠设置在所述第一芯片和所述假片上，所述第二芯片通过所述热压键合结构分别与所述假片和所述第一芯片键合连接，并且所述第二芯片在所述假片上的正投影与所述假片重合；
所述塑封层包裹所述第一芯片、所述假片和所述第二芯片；
所述重布线层设置在所述假片和所述第一芯片背离所述第二芯片的表面，所述重布线层通过所述导电通孔与所述第一芯片电连接。
9.根据权利要求8所述的封装结构，其特征在于，所述第一芯片和所述假片朝向所述第二芯片的表面设置有第一钝化层和金属焊盘，所述第二芯片朝向所述第一芯片的表面设置有第二钝化层和导电凸块；
所述热压键合结构包括金属焊盘和导电凸块，其中，所述金属焊盘与所述导电凸块热压键合连接。
10.根据权利要求9所述的封装结构，其特征在于，所述封装结构还包括非导电胶层，所述非导电胶层包裹所述导电凸块。
CN202111493900.0A 2021-12-08 2021-12-08 扇出式堆叠芯片的封装方法及封装结构 Pending CN114171405A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111493900.0A CN114171405A (zh) 2021-12-08 2021-12-08 扇出式堆叠芯片的封装方法及封装结构
PCT/CN2022/137248 WO2023104095A1 (en) 2021-12-08 2022-12-07 Fan-out packaging method and packaging structure of stacked chips thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111493900.0A CN114171405A (zh) 2021-12-08 2021-12-08 扇出式堆叠芯片的封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN114171405A true CN114171405A (zh) 2022-03-11

Family

ID=80484444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111493900.0A Pending CN114171405A (zh) 2021-12-08 2021-12-08 扇出式堆叠芯片的封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN114171405A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023104095A1 (en) * 2021-12-08 2023-06-15 Tongfu Microelectronics Co., Ltd. Fan-out packaging method and packaging structure of stacked chips thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023104095A1 (en) * 2021-12-08 2023-06-15 Tongfu Microelectronics Co., Ltd. Fan-out packaging method and packaging structure of stacked chips thereof

Similar Documents

Publication Publication Date Title
US10867897B2 (en) PoP device
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
US7326592B2 (en) Stacked die package
CN1322566C (zh) 半导体装置
US10276545B1 (en) Semiconductor package and manufacturing method thereof
US9443827B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
CN105374693A (zh) 半导体封装件及其形成方法
KR101508841B1 (ko) 패키지 온 패키지 구조물 및 이의 형성 방법
TW201438245A (zh) 半導體裝置及其製造方法
US20220208714A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
KR20010018694A (ko) 3차원 적층 칩 패키지 제조 방법
CN112038305A (zh) 一种多芯片超薄扇出型封装结构及其封装方法
CN114171410A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114188316A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114171405A (zh) 扇出式堆叠芯片的封装方法及封装结构
KR101573281B1 (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
CN114171402A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114171404A (zh) 扇出式堆叠芯片的封装方法及封装结构
KR20220067212A (ko) 반도체 패키지 및 그의 제조 방법
CN114171406A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114203690A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114171400A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114171401A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114171411A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114171413A (zh) 扇出式堆叠芯片的封装方法及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination