CN114171413A - 扇出式堆叠芯片的封装方法及封装结构 - Google Patents

扇出式堆叠芯片的封装方法及封装结构 Download PDF

Info

Publication number
CN114171413A
CN114171413A CN202111496043.XA CN202111496043A CN114171413A CN 114171413 A CN114171413 A CN 114171413A CN 202111496043 A CN202111496043 A CN 202111496043A CN 114171413 A CN114171413 A CN 114171413A
Authority
CN
China
Prior art keywords
chip
layer
plastic packaging
conductive
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111496043.XA
Other languages
English (en)
Inventor
杜茂华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN202111496043.XA priority Critical patent/CN114171413A/zh
Publication of CN114171413A publication Critical patent/CN114171413A/zh
Priority to PCT/CN2022/137248 priority patent/WO2023104095A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种扇出式堆叠芯片的封装方法及封装结构，该方法包括：将第一芯片固定在假片上的槽体内，第一芯片设置有多个导电通孔；将第二芯片与第一芯片进行混合键合，第二芯片在假片上的正投影与假片重合；将假片与第二芯片分离，并在第二芯片朝向第一芯片的表面、以及在第一芯片的外侧形成多个导电凸柱；形成第一塑封层，第一塑封层包裹第一芯片和多个导电凸柱；形成第二塑封层，第二塑封层包裹第一芯片、第二芯片和第一塑封层；在第一芯片和第一塑封层背离第二芯片的表面形成重布线层。本发明通过晶圆扩展技术进行晶圆级混合键合，实现高密度互连的同时提高生产效率，实现了超薄化封装。

Description

扇出式堆叠芯片的封装方法及封装结构
技术领域
本发明属于半导体封装技术领域，具体涉及一种扇出式堆叠芯片的封装方法及封装结构。
背景技术
电子产品的体积越来越小，功能越来越强。随之需要半导体封装更加轻薄，互连密度更高。传统的封装无法满足未来的需求。图1为典型的传统多层芯片封装结构，芯片1，2通过贴片膜3，4垂直堆叠在基板6上，芯片1，2通过金线5与基板6形成连接。芯片1，2和金线5通过塑封料7保护。整个封装通过焊球8与外界进行连接。在目前的封装中，由于金线成型的高度限制，以及塑封料到金线保护距离限制，塑封料到芯片2表面的高度受到严格限制，无法持续降低。同时基板工艺由于材料限制以及基板强度的限制，超薄基板的生产难度极大，这些都限制了传统封装在超薄多层封装中的应用。而且不管是传统打线连接，还是倒转焊连接，焊盘间距都在30um以上，持续缩小的难度极大。
针对上述问题，有必要提出一种设计合理且可以有效解决上述问题的一种扇出式堆叠芯片的封装方法及封装结构。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种扇出式堆叠芯片封装结构及封装方法。
本发明的一方面提供一种扇出式堆叠芯片的封装方法，所述方法包括：
将第一芯片固定在假片上的槽体内，所述第一芯片设置有多个导电通孔；
将第二芯片与所述第一芯片进行混合键合，所述第二芯片在所述假片上的正投影与所述假片重合；
将所述假片与所述第二芯片分离，并在所述第二芯片朝向所述第一芯片的表面、以及在所述第一芯片的外侧形成多个导电凸柱；
形成第一塑封层，所述第一塑封层包裹所述第一芯片和所述多个导电凸柱；
形成第二塑封层，所述第二塑封层包裹所述第一芯片、所述第二芯片和所述第一塑封层；
在所述第一芯片和所述第一塑封层背离所述第二芯片的表面形成重布线层，所述重布线层通过所述多个导电通孔与所述第一芯片电连接，所述重布线层通过所述多个导电凸柱与所述第二芯片电连接。
可选的，所述第一芯片朝向所述第二芯片的表面设置有第一钝化层和第一金属焊盘，所述第二芯片朝向所述第一芯片的表面设置有第二钝化层和第二金属焊盘；
所述将第二芯片与所述第一芯片进行混合键合，包括：
将所述第一芯片的第一钝化层与所述第二芯片的所述第二钝化层键合；以及，
将所述第一芯片的第一金属焊盘与所述第二芯片的所述第二金属焊盘键合。
可选的，所述将第二芯片与所述第一芯片进行混合键合之前，所述方法还包括：
在所述假片和所述第一芯片的第一表面形成粘合胶，并使得部分所述粘合胶填充至所述假片和所述第一芯片之间的缝隙中；
将所述第一芯片的第一表面的粘合胶完全去除，同时保留部分所述假片表面的粘合胶，以露出所述第一芯片的所述第一钝化层和所述第一金属焊盘。
可选的，所述将所述假片与所述第二芯片分离之前，所述方法还包括：
将键合后的所述第一芯片和所述假片进行减薄，露出所述第一芯片的导电通孔。
可选的，所述形成所述第二塑封层，包括：
将所述第一塑封层背离所述第二芯片的一侧进行减薄，露出所述多个导电凸柱，以使所述第一塑封层与所述第一芯片的表面齐平；
将减薄后的所述第一塑封层和所述第一芯片的第二表面固定到临时载板上，之后形成所述第二塑封层。
可选的，所述在所述第一芯片和所述第一塑封层背离所述第二芯片的表面形成重布线层，包括：
将所述第一芯片和所述第一塑封层与所述临时载板分离；
在所述第一芯片和所述第一塑封层背离所述第二芯片的表面以及多个导电凸柱上形成介电层；
图形化所述介电层，在所述图形化后的介电层上形成重布线层；
图形化所述重布线层，在所述图形化后的重布线层上形成焊球。
可选的，所述第一芯片的表面凸出于所述假片的表面。
本发明的另一方面提供一种扇出式堆叠芯片的封装结构，所述封装结构包括第一芯片、第二芯片、多个导电凸柱、混合键合结构、第一塑封层、第二塑封层和重布线层；
所述第一芯片设置有多个导电通孔；
所述第二芯片通过所述混合键和结构堆叠设置在所述第一芯片上；
所述多个导电凸柱设置在所述第二芯片朝向所述第一芯片的一侧，并且设置在所述第一芯片的外侧；
所述第一塑封层包裹所述第一芯片和所述多个导电凸柱；
所述第二塑封层包裹所述第一芯片、所述第二芯片和所述第一塑封层；
所述重布线层设置在所述第一芯片和所述第一塑封层背离所述第二芯片的表面；其中，
所述重布线层通过所述多个导电通孔与所述第一芯片电连接，所述重布线层通过所述多个导电凸柱与所述第二芯片电连接。
可选的，所述混合键合结构包括设置在所述第一芯片朝向所述第二芯片的表面的第一钝化层和第一金属焊盘、以及设置在所述第二芯片朝向所述第一芯片的表面的第二钝化层和第二金属焊盘；
所述第一钝化层和所述第二钝化层键合连接，所述第一金属焊盘和所述第二金属焊盘键合连接。
可选的，所述封装结构还包括介电层和焊球；
所述介电层设置在所述第二塑封层和所述第一芯片背离所述第二芯片的表面，所述介电层上设置有所述重布线层，所述焊球设置在所述重布线层上。
本发明提供的扇出式堆叠芯片的封装方法及封装结构，本封装方法将第一芯片固定在假片上的槽体内，通过假片将两种不同尺寸的第一芯片和第二芯片调整为同一尺寸，然后将第一芯片和第二芯片进行晶圆级混合键合，通过晶圆扩展技术进行晶圆级混合键合，实现高密度互连的同时提高生产效率。
本发明将假片与第二芯片分离，并在第二芯片上朝向第一芯片的表面，以及在第一芯片的外侧形成多个导电凸柱，通过多个导电凸柱将第二芯片的部分信号引出，第一芯片设置有多个导电通孔，在第一芯片和第一塑封层背离第二芯片的表面形成重布线层，通过导电通孔、导电凸柱和扇出式重布线层替代传统的基板互连，降低了封装尺寸。
本发明中由于第一芯片与第二芯片之间采用直接晶圆键合，键合后厚度与芯片本体厚度相同，最大程度的降低了封装高度，实现了超薄的多层高密度堆叠封装。
附图说明
图1为现有技术典型的传统多层芯片封装结构的结构示意图；
图2本发明另一实施例的一种扇出式堆叠芯片的封装方法流程示意图；
图3～图17为本发明另一实施例的一种扇出式堆叠芯片的封装工艺示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
如图2所示，本发明的一方面提供一种扇出式堆叠芯片的封装方法S100，该封装方法S100包括：
S110、将第一芯片固定在假片上的槽体内，所述第一芯片设置有多个导电通孔。
具体地，如图1所示，将第一芯片110的背面通过贴片胶121固定在假片120上的槽体内，其中，第一芯片110的表面凸出于假片120的表面。第一芯片110的正面设置有多个导电通孔130，多个导电通孔130可以等间隔分布，其中导电通孔可以为硅通孔。采用硅通孔技术实现硅通孔的垂直电气互连，降低了封装高度。
如图3所示，第一芯片110背离槽体的表面设置有第一钝化层111和第一金属焊盘112，在本实施例中，第一钝化层111的材料可以为二氧化硅钝化层或者氮化硅层，也可以时其他可以起到钝化作用的材料，本实施例不做具体限定。在本实施例中，第一金属焊盘112的材料为金属铜，也可以是其他的金属材料，本实施例不做具体限定。
S120、将第二芯片与所述第一芯片进行混合键合，所述第二芯片在所述假片上的正投影与所述假片重合。
示例性的，所述将第二芯片与所述第一芯片进行混合键合之前，所述方法还包括：
首先，在所述假片和所述第一芯片的第一表面形成粘合胶，并使得部分所述粘合胶填充至所述假片和所述第一芯片之间的缝隙中。
具体地，具体地，如图4所示，在假片120和第一芯片110的第一表面形成粘合胶122，也就是说，在假片120和第一芯片110的正面形成粘合胶122，并使得部分粘合胶121填充至假片120和第一芯片110之间的缝隙中，将第一芯片110完全固定在假片120的槽体内。因为第一芯片110的第一表面凸出于假片120的表面，所以假片120上的粘合胶122要比第一芯片110第一表面上的粘合胶122要厚，这样在第一芯片110与第二芯片140进行混合键合时，第二芯片140可以粘贴在假片120上。
其次，将所述第一芯片的第一表面的粘合胶完全去除，同时保留部分所述假片表面的粘合胶，以露出所述第一芯片的所述第一钝化层和所述第一金属焊盘。
具体地，如图5所示，可以对第一芯片110的第一表面的粘合胶121进行表面研磨抛光和化学清洁处理，将第一芯片110第一表面的粘合胶122完全去除，同时保留部分假片120表面的粘合胶122，露出第一芯片110的第一钝化层111和第一金属焊盘112。部分假片120表面的粘合胶122，可以将假片120固定在第二芯片140上。
具体地，如图6所示，第一芯片110朝向第二芯片140的表面设置有第一钝化层111和第一金属焊盘112，也就是前文所说的，第一芯片110背离槽体的表面设置有第一钝化层111和第一金属焊盘112，其中，第一芯片110上的每个第一金属焊盘112与第一芯片110的每个导电通孔130相对应。第二芯片140朝向第一芯片110的表面设置有第二钝化层141和第二金属焊盘142。
示例性的，所述将第二芯片与所述第一芯片进行混合键合，包括：
首先，将所述第一芯片的第一钝化层与所述第二芯片的所述第二钝化层键合。
具体地，如图6所示，将第一芯片110的第一钝化层111与第二芯片140的第二钝化层141键合。其中，在本实施例中，第一钝化层111与第二钝化层141均可以为二氧化硅层或者氮化硅层，也可以是其他可以起到钝化作用的材料，本实施例不做具体限定。先将第一钝化层111与第二钝化层141对准，通过高温压合作用，将第一钝化层111与第二钝化层141进行连接。
其次，将所述第一芯片的第一金属焊盘与所述第二芯片的所述第二金属焊盘键合。
具体地，如图6所示，将第一芯片110的第一金属焊盘112与第二芯片140的第二金属焊盘142键合。在本实施例中，第一金属焊盘112和第二金属焊盘142的材料为金属铜，也可以是其他的金属材料，本实施例不做具体限定。第一金属焊盘112与第二金属焊盘152对准，通过高温压合作用，利用铜受热膨胀实现连接。
如图6所示，第二芯片140在假片120上的正投影与假片120重合，也就是说，第二芯片140的尺寸与假片120的尺寸一致。采用假片将两种不同尺寸的第一芯片110和第二芯片140调整为同一尺寸，通过晶圆扩展技术进行晶圆级混合键合，实现高密度互连的同时提高生产效率。
S130、将所述假片与所述第二芯片分离，并在所述第二芯片朝向所述第一芯片的表面、以及在所述第一芯片的外侧形成多个导电凸柱。
示例性的，所述将所述假片与所述第二芯片分离之前，所述方法还包括：
将键合后的所述第一芯片和所述假片进行减薄，露出所述第一芯片的导电通孔。
具体地，如图7所示，将键合后的第一芯片110和假片120的背面进行减薄，露出第一芯片110上的导电通孔130，也就是硅通孔。其中，减薄后第一芯片110和假片120的残留厚度为40um以下。通过对第一芯片110和假片120的背面进行减薄，露出导电通孔130以实现电气连接，进一步降低了封装高度。
如图8所示，对第一芯片110和假片120进行激光或者紫外光照射，光波根据粘合胶122的特性决定，在光波能量作用下，粘合胶122失去粘性，这样，如图9所示，假片120从第二芯片140上脱离，也就是第二芯片140与假片120分离，留下混合键和的第一芯片110和第二芯片140。需要说明的是，将第二芯片140与假片120分离也可以采用其他的方法，本实施例不做具体限定。
如图10所示，第二芯片140与假片120分离后，在第二芯片140朝向第一芯片110的表面、以及第一芯片110的外侧通过电镀等工艺形成多个导电凸柱150。也就是说，多个导电凸柱150位于第二芯片140与假片120分离之前的假片120处的位置。多个导电凸柱150电镀在第二金属焊盘142上。采用多个导电凸柱150可以将第二芯片140的部分信号引出。相对于基板互连，采用导电凸柱150实现垂直电气互连，降低了封装高度。
在本实施例中，导电凸柱150为金属铜柱，也可以根据需要选择其他的金属材料。
S140、形成第一塑封层，所述第一塑封层包裹所述第一芯片和所述多个导电凸柱。
具体地，如图11所示，形成多个导电凸柱150后，在第一芯片110背离第二芯片140的一侧形成第一塑封层160，第一塑封层160包裹多个导电凸柱150和第一芯片110，第一塑封层160对多个导电凸柱150和第一芯片起到保护作用。塑封方法可以是膜层真空压合或传统塑封工艺，本实施例不做具体限定
S150、形成第二塑封层，所述第二塑封层包裹所述第一芯片、所述第二芯片和所述第一塑封层。
首先，将所述第一塑封层背离所述第二芯片的一侧进行减薄，露出所述导电凸柱，以使所述第一塑封层与所述第一芯片的第二表面齐平。
具体地，如图12所示，通过研磨抛光和化学清洁处理对第一塑封层160背离第二芯片140的一侧进行减薄，露出导电凸柱150和导电通孔130，以使第一塑封层160与减薄后的第一芯片110的第二表面齐平，也就是第一塑封层160与减薄后的第一芯片110的背面齐平。
其次，将减薄后的所述第一塑封层和所述第一芯片的第二表面固定到临时载板上，之后形成所述第二塑封层。
具体地，以上的封装步骤是对多个第一芯片110、多个假片120和多个第二芯片140同时进行封装，将第一塑封层160背离第二芯片140的一侧完成减薄后，需要将完成减薄后的多个芯片组合体进行切割，形成如图12所示的多个独立芯片组合体。然后进行以下封装步骤，如图13所示，将减薄后的第一塑封层160和第一芯片110背离第二芯片140的表面通过粘结胶固定到临时载板161上，也就是以第一芯片110的背面为接触面，按照最终封装尺寸，逐个贴合到带有临时键合胶的临时载板161上，之后进行塑封，形成如图14所示的第二塑封层170，第二塑封层170包裹第一芯片110、第二芯片140和第一塑封层160。塑封方法可以是膜层真空压合或传统塑封工艺，本实施例不做具体限定。
S160、在所述第一芯片和所述第一塑封层背离所述第二芯片的表面形成重布线层，所述重布线层通过所述多个导电通孔与所述第一芯片电连接，所述重布线层通过所述多个导电凸柱与所述第二芯片电连接。
示例性的，所述在所述第一芯片和所述第一塑封层背离所述第二芯片的表面形成重布线层，包括：
首先，将所述第一芯片和所述第一塑封层与所述临时载板分离。
具体地，如图15所示，将第一芯片110和第一塑封层160与临时载板161分离，也就是去除临时载板161。分离方法可以采用热分离，激光分离，紫外光分离，机械分离等方法，此等方法均为目前常用的临时键合分离方法，对于分离方法本实施例不做具体限定，可根据实际需要进行选择。
其次，在所述第一芯片和所述第一塑封层背离所述第二芯片的表面以及所述多个导电凸柱上形成介电层。
具体地，如图16所示，在第一芯片110和第一塑封层160背离第二芯片140的表面以及多个导电凸柱150上涂敷介电层180。介电层180的材料可以为聚酰亚胺(PI)、聚苯并噁唑(PBO)等，涂敷方法通常为晶圆旋涂，本实施例不做具体限定。
再次，图形化所述介电层，在所述图形化后的介电层上形成重布线层。
具体地，如图16所示，通过光刻工艺将介电层180图形化，在图形化后的介电层180上形成重布线层190。重布线层190通过导电通孔130和多个导电凸柱150与第二芯片140电连接。形成重布线层190方法可以为电镀、溅射、热蒸发、等离子体增强化学气相沉积、低压化学气相沉积、大气压化学气相沉积或电子回旋谐振化学气相沉积等工艺，本实施例不做具体限定。重布线层190的材料可以为金属钛和金属铜，对于重布线层190的材料本实施例不做限定。
重布线层190通过多个导电通孔130与第一芯片110电连接，将第一芯片110的信号引出；重布线层190通过多个导电凸柱150与第二芯片140电连接，将第二芯片140的信号引出。
最后，图形化所述重布线层，在所述图形化后的重布线层上形成焊球。
具体地，如图17所示，通过光刻工艺将重布线层190图形化，在图形化后的重布线层190进行植球形成多个焊球200，通过焊球200与外界电连接。
本发明提供的扇出式堆叠芯片的封装方法及封装结构，本封装方法将第一芯片固定在假片上的槽体内，通过假片将两种不同尺寸的第一芯片和第二芯片调整为同一尺寸，然后将第一芯片和第二芯片进行晶圆级混合键合，通过晶圆扩展技术进行晶圆级混合键合，实现高密度互连的同时提高生产效率。
本发明将假片与第二芯片分离，并在第二芯片上朝向第一芯片的表面，以及在第一芯片的外侧形成多个导电凸柱，通过多个导电凸柱将第二芯片的部分信号引出，第一芯片设置有多个导电通孔，在第一芯片和第一塑封层背离第二芯片的表面形成重布线层，通过导电通孔、导电凸柱和扇出式重布线层替代传统的基板互连，降低了封装尺寸。
本发明中由于第一芯片与第二芯片之间采用直接晶圆键合，键合后厚度与芯片本体厚度相同，最大程度的降低了封装高度，实现了超薄的多层高密度堆叠封装。
如图17所示，本发明的另一方面提供一种扇出式堆叠芯片封装结构100，封装结构100包括第一芯片110、第二芯片140、多个导电凸柱150、混合键合结构(图中未标出)、第一塑封层160、第二塑封层170和重布线层190。
第一芯片110设置有多个导电通孔130。多个导电通孔130可以等间隔分布，其中导电通孔可以为硅通孔。采用硅通孔技术实现硅通孔的垂直电气互连，降低了封装高度。
第二芯片140通过所述混合键和结构堆叠设置在第一芯片110上。
多个导电凸柱150设置在第二芯片140朝向第一芯片110的一侧，并且设置在第一芯片110的外侧。采用导电凸柱150可以将第二芯片140的信号引出，且通过导电凸柱150替代传统的基板互连，进一步降低了封装高度。
第一塑封层160包裹第一芯片110和多个导电凸柱150，第一塑封层160对第一芯片110和多个导电凸柱150起到保护作用。
第二塑封层170包裹第一芯片110、第二芯片140和第一塑封层160，第二塑封层170对第一芯片110、第二芯片140和第一塑封层160起到保护作用。
重布线层190设置在第一芯片110和第一塑封层160背离第二芯片140的表面，重布线层190通过导电通孔130和多个导电凸柱150与第二芯片140电连接。通过扇出式重布线技术替代传统的基板互连，进一步降低了封装尺寸。形成重布线层190方法可以为电镀、溅射、热蒸发、等离子体增强化学气相沉积、低压化学气相沉积、大气压化学气相沉积或电子回旋谐振化学气相沉积等工艺，本实施例不做具体限定。重布线层190的材料可以为金属钛和金属铜，对于重布线层190的材料本实施例不做限定。
示例性的，如图17所示，混合键合结构包括设置在第一芯片110朝向第二芯片140的表面的第一钝化层111和第一金属焊盘112、以及设置在第二芯片140朝向第一芯片110的表面的第二钝化层141和第二金属焊盘142，第一钝化层111和第二钝化层141键合连接，第一金属焊盘112和第二金属焊盘142键合连接。
示例性的，如图17所示，封装结构100还包括介电层180和焊球200，介电层180设置在第二塑封层170和第一芯片110背离第二芯片140的表面，介电层180上设置有重布线层190，焊球200设置在重布线层190上。封装结构通过焊球200与外界电连接。
需要说明的是，在本实施例中，第一钝化层111与第二钝化层141均可以为二氧化硅层，也可以时其他可以起到钝化作用的材料。第一金属焊盘112和第二金属焊盘142的材料为金属铜，也可以是其他的金属材料，本实施例不做具体限定。介电层180的材料可以为聚酰亚胺(PI)、聚苯并噁唑(PBO)等，涂敷方法通常为晶圆旋涂，本实施例不做具体限定。重布线层190的材料可以是金属钛和铜，也可以是其他的金属材料，本实施例不做具体限定。
本发明的扇出式堆叠芯片的封装结构，第二芯片通过混合键合结构与第一芯片混合键合连接，实现了高密度互连的同时提高生产效率，最大程度的降低了封装高度。多个导电凸柱设置在第二芯片朝向第一芯片的一侧，并且设置在第一芯片的外侧，通过导电凸柱将第二芯片的部分信号引出，重布线层设置在第一芯片和第一塑封层背离第二芯片的表面，相对比基板互连，采用导电凸柱和导电通孔以及重布线层，进一步降低了封装高度，实现高密度和超薄化的封装。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种扇出式堆叠芯片的封装方法，其特征在于，所述方法包括：
将第一芯片固定在假片上的槽体内，所述第一芯片设置有多个导电通孔；
将第二芯片与所述第一芯片进行混合键合，所述第二芯片在所述假片上的正投影与所述假片重合；
将所述假片与所述第二芯片分离，并在所述第二芯片朝向所述第一芯片的表面、以及在所述第一芯片的外侧形成多个导电凸柱；
形成第一塑封层，所述第一塑封层包裹所述第一芯片和所述多个导电凸柱；
形成第二塑封层，所述第二塑封层包裹所述第一芯片、所述第二芯片和所述第一塑封层；
在所述第一芯片和所述第一塑封层背离所述第二芯片的表面形成重布线层，所述重布线层通过所述多个导电通孔与所述第一芯片电连接，所述重布线层通过所述多个导电凸柱与所述第二芯片电连接。
2.根据权利要求1所述的方法，其特征在于，所述第一芯片朝向所述第二芯片的表面设置有第一钝化层和第一金属焊盘，所述第二芯片朝向所述第一芯片的表面设置有第二钝化层和第二金属焊盘；
所述将第二芯片与所述第一芯片进行混合键合，包括：
将所述第一芯片的第一钝化层与所述第二芯片的所述第二钝化层键合；以及，
将所述第一芯片的第一金属焊盘与所述第二芯片的所述第二金属焊盘键合。
3.根据权利要求2所述的方法，其特征在于，所述将第二芯片与所述第一芯片进行混合键合之前，所述方法还包括：
在所述假片和所述第一芯片的第一表面形成粘合胶，并使得部分所述粘合胶填充至所述假片和所述第一芯片之间的缝隙中；
将所述第一芯片的第一表面的粘合胶完全去除，同时保留部分所述假片表面的粘合胶，以露出所述第一芯片的所述第一钝化层和所述第一金属焊盘。
4.根据权利要求1所述的方法，其特征在于，所述将所述假片与所述第二芯片分离之前，所述方法还包括：
将键合后的所述第一芯片和所述假片进行减薄，露出所述第一芯片的导电通孔。
5.根据权利要求1所述的方法，其特征在于，所述形成所述第二塑封层，包括：
将所述第一塑封层背离所述第二芯片的一侧进行减薄，露出所述多个导电凸柱，以使所述第一塑封层与所述第一芯片的第二表面齐平；
将减薄后的所述第一塑封层和所述第一芯片的第二表面固定到临时载板上，之后形成所述第二塑封层。
6.根据权利要求5所述的方法，其特征在于，所述在所述第一芯片和所述第一塑封层背离所述第二芯片的表面形成重布线层，包括：
将所述第一芯片和所述第一塑封层与所述临时载板分离；
在所述第一芯片和所述第一塑封层背离所述第二芯片的表面以及多个导电凸柱上形成介电层；
图形化所述介电层，在所述图形化后的介电层上形成重布线层；
图形化所述重布线层，在所述图形化后的重布线层上形成焊球。
7.根据权利要求1至5任一项所述的方法，其特征在于，所述第一芯片的表面凸出于所述假片的表面。
8.一种扇出式堆叠芯片的封装结构，其特征在于，所述封装结构包括第一芯片、第二芯片、多个导电凸柱、混合键合结构、第一塑封层、第二塑封层和重布线层；
所述第一芯片设置有多个导电通孔；
所述第二芯片通过所述混合键和结构堆叠设置在所述第一芯片上；
所述多个导电凸柱设置在所述第二芯片朝向所述第一芯片的一侧，并且设置在所述第一芯片的外侧；
所述第一塑封层包裹所述第一芯片和所述多个导电凸柱；
所述第二塑封层包裹所述第一芯片、所述第二芯片和所述第一塑封层；
所述重布线层设置在所述第一芯片和所述第一塑封层背离所述第二芯片的表面；其中，
所述重布线层通过所述多个导电通孔与所述第一芯片电连接，所述重布线层通过所述多个导电凸柱与所述第二芯片电连接。
9.根据权利要求8所述的封装结构，其特征在于，所述混合键合结构包括设置在所述第一芯片朝向所述第二芯片的表面的第一钝化层和第一金属焊盘、以及设置在所述第二芯片朝向所述第一芯片的表面的第二钝化层和第二金属焊盘；
所述第一钝化层和所述第二钝化层键合连接，所述第一金属焊盘和所述第二金属焊盘键合连接。
10.根据权利要求10所述的封装结构，其特征在于，所述封装结构还包括介电层和焊球；
所述介电层设置在所述第二塑封层和所述第一芯片背离所述第二芯片的表面，所述介电层上设置有所述重布线层，所述焊球设置在所述重布线层上。
CN202111496043.XA 2021-12-08 2021-12-08 扇出式堆叠芯片的封装方法及封装结构 Pending CN114171413A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111496043.XA CN114171413A (zh) 2021-12-08 2021-12-08 扇出式堆叠芯片的封装方法及封装结构
PCT/CN2022/137248 WO2023104095A1 (en) 2021-12-08 2022-12-07 Fan-out packaging method and packaging structure of stacked chips thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111496043.XA CN114171413A (zh) 2021-12-08 2021-12-08 扇出式堆叠芯片的封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN114171413A true CN114171413A (zh) 2022-03-11

Family

ID=80484645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111496043.XA Pending CN114171413A (zh) 2021-12-08 2021-12-08 扇出式堆叠芯片的封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN114171413A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023104095A1 (en) * 2021-12-08 2023-06-15 Tongfu Microelectronics Co., Ltd. Fan-out packaging method and packaging structure of stacked chips thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023104095A1 (en) * 2021-12-08 2023-06-15 Tongfu Microelectronics Co., Ltd. Fan-out packaging method and packaging structure of stacked chips thereof

Similar Documents

Publication Publication Date Title
TWI701790B (zh) 晶片封裝結構與其形成方法
TWI751530B (zh) 半導體裝置之製造方法
US7691672B2 (en) Substrate treating method and method of manufacturing semiconductor apparatus
TWI446419B (zh) 堆疊裝置的製造方法及裝置晶圓處理方法
CN111883521B (zh) 多芯片3d封装结构及其制作方法
CN114188316A (zh) 扇出式堆叠芯片的封装方法及封装结构
KR20010018694A (ko) 3차원 적층 칩 패키지 제조 방법
JP2014110337A (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
US20240088123A1 (en) Integrated Circuit Package and Method
CN114171413A (zh) 扇出式堆叠芯片的封装方法及封装结构
KR102468518B1 (ko) 웨이퍼들 및 칩들의 멀티-레벨 적층
CN111799188B (zh) 一种利用tsv和tgv的减薄晶圆封装工艺
CN114171410A (zh) 扇出式堆叠芯片的封装方法及封装结构
JP2008135553A (ja) 基板積層方法及び基板が積層された半導体装置
CN114203690A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114171401A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114171406A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114171400A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114171411A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114171404A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114171402A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114171405A (zh) 扇出式堆叠芯片的封装方法及封装结构
WO2022095695A1 (zh) Mcm封装结构及其制作方法
CN112117250B (zh) 芯片封装结构及其制作方法
CN114724967A (zh) 一种具有tsv的异构芯片封装结构的封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination