JP2002124536A - Ｉｃチップの接続構造 - Google Patents
Ｉｃチップの接続構造Info
- Publication number
- JP2002124536A JP2002124536A JP2000351959A JP2000351959A JP2002124536A JP 2002124536 A JP2002124536 A JP 2002124536A JP 2000351959 A JP2000351959 A JP 2000351959A JP 2000351959 A JP2000351959 A JP 2000351959A JP 2002124536 A JP2002124536 A JP 2002124536A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- bonding table
- pattern
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】ＩＣチップと基板のパターンとのショートを防
ぎ、実装装置の精度が緩和され製造コストの低減ができ
生産変動や条件の違いがあっても安定した品質が得られ
るＩＣチップの接続構造を提供する。 【構成】台形の凸部を設けたボンディングテーブルと、
ボンディングテーブル上にセットされるパターンが形成
された基板と、基板に装着されるＩＣチップとを有して
なり、ボンディングテーブルの凸部の外周を円弧状に形
成し、ＩＣチップの下面外周に面取りを設けてなる。
ぎ、実装装置の精度が緩和され製造コストの低減ができ
生産変動や条件の違いがあっても安定した品質が得られ
るＩＣチップの接続構造を提供する。 【構成】台形の凸部を設けたボンディングテーブルと、
ボンディングテーブル上にセットされるパターンが形成
された基板と、基板に装着されるＩＣチップとを有して
なり、ボンディングテーブルの凸部の外周を円弧状に形
成し、ＩＣチップの下面外周に面取りを設けてなる。
Description
【０００１】
【産業上の利用分野】本発明は、基板にＩＣチップをフ
リップチップ実装するＩＣチップの接続構造に関する。
リップチップ実装するＩＣチップの接続構造に関する。
【０００２】
【従来の技術】図２は、従来のＩＣチップの接続構造を
示す断面図である。図において、１１は平らなボンディ
ングテーブル、１２はボンディングテーブル１１上にセ
ットされるパターンが形成された基板、１３は基板１２
に装着されるＩＣチップである。図に示すように、平ら
なボンディングテーブル１１に基板１２をセットし、図
示してないボンディングツールでフェイスダウンのＩＣ
チップ１３を上から温度と荷重をかけて熱圧着させてＩ
Ｃチップ１３のバンプと基板１２のパターンに接続させ
る。この接続時に、ボンディングテーブルやボンディン
グツールの平坦度に少しでも狂いがあるとＩＣチップや
基板のパターンに傾きが生じて、基板のパターンにＩＣ
チップの下面のエッヂ部分が触れショートし不良になっ
てしまう。また、ＩＣチップと基板のパターンとの距離
は数十ミクロンというわずかなバンプ高さにより決めら
れてしまうので、実装装置には高い精度が要求され、製
造コストも高くなってしまう。その上に、高い精度が要
求されることから実装装置の調整範囲などが狭く、かつ
厳しくなり、わずかな生産変動や条件の違いにより品質
が安定しなくなるなどの問題点を有していた。
示す断面図である。図において、１１は平らなボンディ
ングテーブル、１２はボンディングテーブル１１上にセ
ットされるパターンが形成された基板、１３は基板１２
に装着されるＩＣチップである。図に示すように、平ら
なボンディングテーブル１１に基板１２をセットし、図
示してないボンディングツールでフェイスダウンのＩＣ
チップ１３を上から温度と荷重をかけて熱圧着させてＩ
Ｃチップ１３のバンプと基板１２のパターンに接続させ
る。この接続時に、ボンディングテーブルやボンディン
グツールの平坦度に少しでも狂いがあるとＩＣチップや
基板のパターンに傾きが生じて、基板のパターンにＩＣ
チップの下面のエッヂ部分が触れショートし不良になっ
てしまう。また、ＩＣチップと基板のパターンとの距離
は数十ミクロンというわずかなバンプ高さにより決めら
れてしまうので、実装装置には高い精度が要求され、製
造コストも高くなってしまう。その上に、高い精度が要
求されることから実装装置の調整範囲などが狭く、かつ
厳しくなり、わずかな生産変動や条件の違いにより品質
が安定しなくなるなどの問題点を有していた。
【０００３】
【発明が解決しようとする課題】本発明は、上述の問題
点を解決させるためになされたもので、ＩＣチップと基
板のパターンとのショートを防ぎ、実装装置の精度が緩
和され製造コストの低減ができ生産変動や条件の違いが
あっても安定した品質が得られるＩＣチップの接続構造
を提供することを目的とする。
点を解決させるためになされたもので、ＩＣチップと基
板のパターンとのショートを防ぎ、実装装置の精度が緩
和され製造コストの低減ができ生産変動や条件の違いが
あっても安定した品質が得られるＩＣチップの接続構造
を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明によるＩＣチップ
の接続構造は、台形の凸部を設けたボンディングテーブ
ルと、ボンディングテーブル上にセットされるパターン
が形成された基板と、基板に装着されるＩＣチップとを
有してなり、ボンディングテーブルの凸部の外周を円弧
状に形成し、ＩＣチップの下面外周に面取りを設けてな
る。
の接続構造は、台形の凸部を設けたボンディングテーブ
ルと、ボンディングテーブル上にセットされるパターン
が形成された基板と、基板に装着されるＩＣチップとを
有してなり、ボンディングテーブルの凸部の外周を円弧
状に形成し、ＩＣチップの下面外周に面取りを設けてな
る。
【０００５】
【作用】ボンディングテーブルの凸部の外周を円弧状に
形成しことにより、ボンディングツールによりＩＣチッ
プが傾いても下面のエッヂ部分に基板のパターンが触れ
ることがないのでショート不良を防ぐことができる。ま
た、ＩＣチップの下面外周に面取りを設けたことによ
り、ＩＣチップと基板のパターンとの距離が大きくと
れ、実装装置に高い精度を必要とせず調整範囲も広くと
れるので製造コストの低減と生産変動や条件の違いがあ
っても安定した品質が得られる。
形成しことにより、ボンディングツールによりＩＣチッ
プが傾いても下面のエッヂ部分に基板のパターンが触れ
ることがないのでショート不良を防ぐことができる。ま
た、ＩＣチップの下面外周に面取りを設けたことによ
り、ＩＣチップと基板のパターンとの距離が大きくと
れ、実装装置に高い精度を必要とせず調整範囲も広くと
れるので製造コストの低減と生産変動や条件の違いがあ
っても安定した品質が得られる。
【０００６】
【実施例】本発明によるＩＣチップの接続構造を図面に
基づいて説明する。図１は、本発明によるＩＣチップの
接続構造の実施例を示す断面図である。図において、１
は台形の凸部を設けたボンディングテーブル、２はボン
ディングテーブル１上にセットされるパターンが形成さ
れた基板、３は基板２に装着されるＩＣチップである。
図に示すように、凸部の外周を円弧状に形成したボンデ
ィングテーブル１上ににパターンが形成された基板２を
セットする。この時パターンが形成された基板１はボン
ディングテーブル１の凸部の外周形状にならって変形さ
れてセットされる。次に、図示してないボンディングツ
ールでＩＣチップ３を上から温度と荷重をかけて基板２
に熱圧着させてＩＣチップ３のバンプと基板２のパター
ンを接続させて装着される。この接続時には、ボンディ
ングテーブルの凸部の外周形状により基板のパターンと
ＩＣチップとの間に段差ができ、ボンディングツールの
平坦度に狂いがあっても基板のパターンにＩＣチップの
下面のエッヂ部分が触れないのでショート不良を防ぐこ
とができる。また、ＩＣチップの下面外周に設けた面取
りにより基板のパターンとの距離が大きくなりＩＣチッ
プのバンプ高さに左右されることなく基板のパターンに
ＩＣチップを接続でき、高い精度の実装装置を必要とせ
ず製造コストの低減をはかることができる。その上に、
実装装置の調整範囲も広くなりわずかな生産変動や条件
の違いがあっても安定した品質を得ることができる。な
お、本実施例ではボンディングテーブル１１の凸部の外
周形状を円弧状に形成したがこれに限定されるものでな
く、斜面状に形成したものや面取りを施したものでも同
様な効果が得られるものである。
基づいて説明する。図１は、本発明によるＩＣチップの
接続構造の実施例を示す断面図である。図において、１
は台形の凸部を設けたボンディングテーブル、２はボン
ディングテーブル１上にセットされるパターンが形成さ
れた基板、３は基板２に装着されるＩＣチップである。
図に示すように、凸部の外周を円弧状に形成したボンデ
ィングテーブル１上ににパターンが形成された基板２を
セットする。この時パターンが形成された基板１はボン
ディングテーブル１の凸部の外周形状にならって変形さ
れてセットされる。次に、図示してないボンディングツ
ールでＩＣチップ３を上から温度と荷重をかけて基板２
に熱圧着させてＩＣチップ３のバンプと基板２のパター
ンを接続させて装着される。この接続時には、ボンディ
ングテーブルの凸部の外周形状により基板のパターンと
ＩＣチップとの間に段差ができ、ボンディングツールの
平坦度に狂いがあっても基板のパターンにＩＣチップの
下面のエッヂ部分が触れないのでショート不良を防ぐこ
とができる。また、ＩＣチップの下面外周に設けた面取
りにより基板のパターンとの距離が大きくなりＩＣチッ
プのバンプ高さに左右されることなく基板のパターンに
ＩＣチップを接続でき、高い精度の実装装置を必要とせ
ず製造コストの低減をはかることができる。その上に、
実装装置の調整範囲も広くなりわずかな生産変動や条件
の違いがあっても安定した品質を得ることができる。な
お、本実施例ではボンディングテーブル１１の凸部の外
周形状を円弧状に形成したがこれに限定されるものでな
く、斜面状に形成したものや面取りを施したものでも同
様な効果が得られるものである。
【０００７】
【発明の効果】以上詳述したように、本発明によるＩＣ
チップの接続構造によれば、ボンディングテーブルの凸
部の外周を円弧状に形成したことにより、ボンディング
ツールによりＩＣチップが傾いても下面のエッヂ部分に
基板のパターンが触れることがないのでショート不良を
防ぐことができる。また、ＩＣチップの下面外周に面取
りを設けたことにより、ＩＣチップと基板のパターンと
の距離が大きくとれ、実装装置に高い精度を必要とせず
調整範囲も広くとれるので製造コストの低減と生産変動
や条件の違いがあっても安定した品質が得られる。
チップの接続構造によれば、ボンディングテーブルの凸
部の外周を円弧状に形成したことにより、ボンディング
ツールによりＩＣチップが傾いても下面のエッヂ部分に
基板のパターンが触れることがないのでショート不良を
防ぐことができる。また、ＩＣチップの下面外周に面取
りを設けたことにより、ＩＣチップと基板のパターンと
の距離が大きくとれ、実装装置に高い精度を必要とせず
調整範囲も広くとれるので製造コストの低減と生産変動
や条件の違いがあっても安定した品質が得られる。
【図面の簡単な説明】
【図１】本発明によるＩＣチップの接続構造の実施例を
示す断面図。
示す断面図。
【図２】従来のＩＣチップの接続構造を示す断面図。
【符号の説明】 ボンディングテーブル ・・・１、１１ 基板 ・・・２、１２ ＩＣチップ ・・・３、１３
Claims (1)
- 【請求項１】台形の凸部を設けたボンディングテーブル
（１）と、前記ボンディングテーブル上にセットされる
パターンが形成された基板（２）と、前記基板に装着さ
れるＩＣチップ（３）とを有してなり、前記ボンディン
グテーブルの凸部の外周を円弧状に形成し、前記ＩＣチ
ップの下面外周に面取りを設けてなることを特徴とする
ＩＣチップの接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000351959A JP2002124536A (ja) | 2000-10-13 | 2000-10-13 | Ｉｃチップの接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000351959A JP2002124536A (ja) | 2000-10-13 | 2000-10-13 | Ｉｃチップの接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002124536A true JP2002124536A (ja) | 2002-04-26 |
Family
ID=18824921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000351959A Pending JP2002124536A (ja) | 2000-10-13 | 2000-10-13 | Ｉｃチップの接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002124536A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7157308B2 (en) | 2003-02-26 | 2007-01-02 | Seiko Epson Corporation | Circuit substrates, semiconductor devices, semiconductor manufacturing apparatus methods for manufacturing circuit substrates, and methods for manufacturing semiconductor devices |
| JP2007214601A (ja) * | 2007-05-25 | 2007-08-23 | Seiko Epson Corp | 半導体装置の製造方法および回路基板の製造方法 |
| US8136238B2 (en) | 2003-02-26 | 2012-03-20 | Seiko Epson Corporation | Methods for manufacturing semiconductor devices |
-
2000
- 2000-10-13 JP JP2000351959A patent/JP2002124536A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7157308B2 (en) | 2003-02-26 | 2007-01-02 | Seiko Epson Corporation | Circuit substrates, semiconductor devices, semiconductor manufacturing apparatus methods for manufacturing circuit substrates, and methods for manufacturing semiconductor devices |
| US8136238B2 (en) | 2003-02-26 | 2012-03-20 | Seiko Epson Corporation | Methods for manufacturing semiconductor devices |
| JP2007214601A (ja) * | 2007-05-25 | 2007-08-23 | Seiko Epson Corp | 半導体装置の製造方法および回路基板の製造方法 |
| JP4572348B2 (ja) * | 2007-05-25 | 2010-11-04 | セイコーエプソン株式会社 | 半導体装置の製造方法および回路基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291264B1 (en) | Flip-chip package structure and method of fabricating the same | |
| JPH01214141A (ja) | フリップチップ型半導体装置 | |
| JPH11121507A (ja) | 半導体装置およびその製造方法 | |
| WO2004064142A1 (ja) | 半導体装置及びその製造方法 | |
| JP3246010B2 (ja) | フリップチップ実装用基板の電極構造 | |
| JP2002124536A (ja) | Ｉｃチップの接続構造 | |
| JP2008118129A (ja) | フリップチップ接続用基板及びその製造方法 | |
| JP3348681B2 (ja) | 集積回路の端子構造 | |
| US6150730A (en) | Chip-scale semiconductor package | |
| JPH03218039A (ja) | 半導体素子の実装方法 | |
| JP2002158258A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JPH11307683A (ja) | 半導体装置、それを実装する印刷配線基板及びその製造方法 | |
| JP3024517B2 (ja) | 半導体装置及びその製造方法 | |
| TWI228807B (en) | Wafer level passive component | |
| JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 | |
| JP2001015557A (ja) | 半導体装置およびその製造方法 | |
| JPH11150154A (ja) | 回路基板保持装置および該装置を用いた半導体装置の製造方法 | |
| JPH05335310A (ja) | 半導体装置及びその製造方法 | |
| KR100379561B1 (ko) | 반도체 패키지의 범프 제조 공정용 스텐실 구조 및 이를이용한 범프 형성방법 | |
| JPH0418732A (ja) | 半導体集積回路装置 | |
| JPH0737932A (ja) | 半導体装置およびその実装方法 | |
| JP3850354B2 (ja) | 半導体装置の製造方法 | |
| JPH0758113A (ja) | 半導体装置 | |
| JPS5897849A (ja) | 半導体素子 | |
| JPH11345842A (ja) | 半導体装置用リードフレーム |