JP2011187699A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011187699A
JP2011187699A JP2010051695A JP2010051695A JP2011187699A JP 2011187699 A JP2011187699 A JP 2011187699A JP 2010051695 A JP2010051695 A JP 2010051695A JP 2010051695 A JP2010051695 A JP 2010051695A JP 2011187699 A JP2011187699 A JP 2011187699A
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
electrode
semiconductor device
pad electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010051695A
Other languages
English (en)
Inventor
Yuuki Fujimura
雄己 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010051695A priority Critical patent/JP2011187699A/ja
Publication of JP2011187699A publication Critical patent/JP2011187699A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】実装基板にうねりがあったり、実装基板のパッド電極に高低差があっても、半導体チップの電極を信頼性高く接続できるようにする。
【解決手段】回路基板1上に半導体チップ3がフェースダウン状態で搭載され、回路基板1上に形成されたパッド電極2と半導体チップ3上に形成された電極4とが接合されている。回路基板1と半導体チップ3との間の隙間にはアンダーフィルとしての樹脂5が充填されている。パッド電極2の頂上には高低差があるが、半導体チップ3がその高低差に追随して湾曲することにより、パッド電極2と電極4との接合は信頼性高く実現できる。
【選択図】図1

Description

本発明は、半導体装置およびその製造方法に関し、特に回路基板上にベアチップをフリップチップ接続してなる半導体装置とそのための実装方法に関するものである。
半導体チップの実装技術としてフリップチップ接続技術は広く採用されている。フリップチップ接続技術としては各種のものが開発されているが、従来一般的に採用されてきた実装プロセスは、ベアチップの電極上にAuのスタッドバンプを形成し、実装基板上にスタッドバンプを有するベアチップをフェースダウンにて搭載し、実装基板上のパッドにバンプを接続するものであった(例えば、特許文献1、非特許文献1参照)。ところで、一般的にベアチップが平坦であるのに対し実装基板には反りやうねりが発生することが多く、実装基板上のパッドには高低差が生じる。この場合、これらを組み立てる過程において、ベアチップの電極に形成されたスタッドバンプは、実装基板のパッドへ押し付けられ、変形しながら接続されるので、バンプやパッド高さばらつきがある範囲内にあれば吸収され、接続が得られていた。
特開2001−060602号公報
萩本英二著 「CSP技術のすべて」工業調査会 pp.149−153 1997年
ところが、近年LSIの高速化によりベアチップ回路面に形成された絶縁膜は低誘電率化され、これによりベアチップ回路面が脆弱となる傾向があり、回路面に配置された電極上へのスタッドバンプの形成が困難となってきている。このような状況から、将来的にはベアチップの電極へストレスを与えず端子を形成することが可能な、めっきによるバンプ形成が有効であり多く採用されることになると予想されている。しかしながら、通常のめっきによるバンプは、細いテール部のあるスタッドバンプとは異なり容易には変形しないので、フリップチップ実装すると場所によっては実装基板のパッドとめっきバンプとの間に数μmのギャップを生じる可能性がある。そのため、接続の信頼性が低下し歩留まり低下の原因となっていた。
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、回路基板に反りやうねりが生じていても、そしてベアチップにスタッドバンプが形成されていなくてもあるいはバンプが変形し易い材料により形成されていない場合であっても、接続信頼性高くフリップチップ実装された半導体装置を提供できるようにすることである。
上記の目的を達成するため、本発明によれば、半導体チップ上に予め形成された電極と回路基板上に予め形成されたパッド電極とが接合されて回路基板上に半導体チップが実装されている半導体装置において、前記パッド電極の各頂上は高低差を有し、その高低差に追従して半導体チップが湾曲していることを特徴とする半導体装置、が提供される。
また、上記の目的を達成するため、本発明によれば、半導体チップ上に予め形成された電極と回路基板上に予め形成されたパッド電極とが接合されて回路基板上に半導体チップが実装されている半導体装置において、前記回路基板の表面にはうねり(湾曲)が生成されており、そのうねりに追従して半導体チップが湾曲していることを特徴とする半導体装置、が提供される。
また、上記の目的を達成するため、本発明によれば、半導体チップ上に形成された電極と回路基板上に形成されたパッド電極とを接合して回路基板上に半導体チップを実装する半導体装置の製造方法であって、
(1)前記回路基板を実装装置に装着する第1の工程と、
(2)前記回路基板のパッド電極と前記半導体チップの電極とが対面するように前記半導体チップを載置する第2の工程と、
(3)前記半導体チップを電極形成面の反対側(以下、裏面側)から押圧して前記半導体チップの電極と前記回路基板のパッド電極との接合を行なう第3の工程と、
を有し、前記第3の工程においては、前記半導体チップの前記電極の形成された箇所およびその周辺部の裏面部分を弾性力により選択的に押圧することを特徴とする半導体装置の製造方法、が提供される。
本発明によれば、回路基板の反りやうねりなどによってパッド電極に高低差が生じていてもその高低差に追従して半導体チップが湾曲するため、スタッドバンプに依ることなく接続信頼性の高いフリップチップ実装構造が実現できる。
本発明による半導体装置の一実施の形態を示す断面図。 図1に示される半導体装置を製造するための実装装置の概略図。 図1に示される半導体装置に用いられる半導体チップの平面図。 図2に示される実装装置に用いられる加圧ツールの断面図と平面図。 本発明の半導体装置に用いられる半導体チップの他の例を示す平面図。 図5に示される半導体チップを実装する際に用いられる加圧ツールの断面図と平面図。 図1に示される半導体装置を製造するプロセスを工程順に示す断面図。 本発明の半導体装置の他の例を製造するプロセスを工程順に示す断面図。
次に、本発明の実施の形態について図面を参照して詳細に説明する。
図1は、本発明の半導体装置の一実施の形態を示す断面図である。図1に示されるように、回路基板1上に半導体チップ(ベアチップ)3がフリップチップ実装されている。つまり、回路基板1上に半導体チップ3がフェースダウン状態で搭載され、回路基板1上に形成されたパッド電極2と半導体チップ3上に形成された電極4とが接合されている。回路基板1と半導体チップ3との間の隙間にはアンダーフィルとしての樹脂5が充填されている。
図1に示されるように、回路基板1にうねりが生じているなどの理由によりパッド電極2の頂上には高低差が生じているが、半導体チップ3はその高低差に柔軟に追随して湾曲している。これにより、パッド電極2と電極4とが接触しなくなることは回避され、両者間の信頼性の高い接続が実現できている。
ここに用いられる回路基板の基板は、樹脂製ないし樹脂積層板からなるリジット基板、フレキシブル基板、またはガラス基板、あるいはセラミック基板であり、本発明の半導体装置において、回路基板の種類は特に限定はされない。また、配線は単層配線であっても多層配線であってもよい。パッド電極は、樹脂基板において、サブトラクティブ基板やセミアディティブ基板のように絶縁材料から突出しているものや、アディティブ基板のように絶縁材料と高さが同じもの、または逆にソルダーレジストのような絶縁材料から1〜15μm程度凹んだところにパッドが存在していてもよい。また、パッド上にバンプが形成されていてもよい。そこで、本願明細書においては、「パッド電極」は、バンプを有する場合を含むものとする。パッド電極2は、銅配線にNi/Auめっき処理を施すなどの方法により形成されるものである。いずれにせよパッド電極の少なくとも表面部分はAu層であることが望ましい。
半導体チップは薄くなるほど柔軟となり、回路基板上パッドへの追従性を高めることができるため、この回路基板へ搭載される半導体チップは、厚みが100μm以下と薄いことが望ましい。一方で、加工やハンドリングの容易性の観点からは厚みは30μm以上であることが望ましい。また、半導体チップ3の電極4はペリフェラル配置やセンター配置であって、半導体チップ全面には存在しないことが望ましい。これにより後述される樹脂加熱を効率的に行なうことが可能になる。電極4の最上層金属はめっき法などにより形成されたAuであることが望ましく、これにより信頼性の高い接合が可能となる。
回路基板1−半導体チップ3間に充填される樹脂5は、好ましくはエポキシ系などの熱硬化性樹脂であって、電極間の接合工程(ボンディング工程)に先立って回路基板1上に液状ないしBステージ(半硬化)状態で供給され、ボンディング工程中に硬化される。その硬化のための加熱は、好ましくは半導体チップに照射され半導体チップの電極の形成されていない領域を透過した赤外線によって行なわれる。しかし、樹脂硬化を赤外線以外の加熱手段を用いて行なうこともできる。また、樹脂5として熱可塑性樹脂を用いることもできる。
[実装装置]
次に、図1に示す本発明による半導体装置を製造するための実装装置について図面を参照して説明する。図2は、図1に示す半導体装置を製造するための実装装置の概略図、図3は、図2に示される実装装置により実装される半導体チップの平面図、図4は、図2に示される実装装置において用いられる加圧ツールの断面図と平面図である。
図2に示されるように、ステージ6上にパッド電極2を有する回路基板1が載置され、吸着・固定されており、そして加圧ツール7により吸着・把持された半導体チップ3が、回路基板1上に搭載されている。ステージ6は、図示が省略された駆動機構によりXY方向に移動が可能である。また、加圧ツール7は、図示が省略された駆動機構により上下方向に移動が可能であり、かつ鉛直軸を中心に回転が可能である。また、図示が省略された制御装置により加圧ツール7の半導体チップへの押圧力が調整できるようになっている。
図3に示されるように、図2に示される実装装置において実装される半導体チップ3は、チップの回路形成面の各辺に沿って電極4が形成されている。つまり、半導体チップ3は、ペリフェラル配置された電極4を有する。図2には、図3のA−A線に沿った断面図が示されている。
加圧ツール7上には、樹脂5を硬化させるための光源8が設置されている。光源8を出射した光は、ミラー9で反射され、加圧ツール本体7aに開けられた開口7cを通過して半導体チップ3の裏面に照射され、半導体チップ3を透過して樹脂5を加熱させる。光源8から出射される光は、シリコンに対する透過率が高い2〜6μmの帯域の赤外線を含むことが好ましく、この光を用いることによって半導体チップ3にて吸収されずに、半導体チップと回路基板との間に充填されている未硬化樹脂を高効率で加熱することが可能になり、効率よくこれを硬化させることが可能となる。光源8の好ましい例としては、2〜6μmの帯域の赤外線を出射することができるレーザ発振器、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを挙げることができる。
加圧ツール7が半導体チップ3を吸着・把持しているとき、図3のB−B線は図4のC−C線と重なる。また、図4(a)は、図4(b)のC−C線に沿った断面図である。
加圧ツール7の加圧ツール本体7aは、金属やセラミックスなどの剛性体で形成された板状体であって、その下面(チップ加圧面)には、半導体チップ3の電極の形成領域およびその周辺部の裏面部分のみを加圧するための、弾性体で形成された弾性体突起7bが設けられている。弾性体突起7bは、半導体チップの辺に沿って形成された電極列の部分を押圧することができるように長方形の形状に形成されている。加圧ツール本体7aの弾性体突起7bが設けられていない領域には光源8からの光を透過させるための開口7cが開けられている。加圧ツール本体7a弾性体突起7bは、本実施の形態では、突起の全体が弾性体で形成されているが、その一部のみが弾性体であってもよい。弾性体突起7bの材料としては、耐熱性に優れ弾力性に富む樹脂材料が好適に用いられる。例えば、シリコーン樹脂、ポリテトラフルオロエチレンなどのフッ素樹脂あるいはポリイミドなどが用いられる。弾性体突起7bには、半導体チップ3を吸着するための吸着穴7dが複数個設けられている。吸着穴7dは、図示が省略された真空発生装置に連結されており、これにより半導体チップを吸着・保持する際に真空引きされる。
[加圧ツールの変更例]
加圧ツールの形状は、実装すべき半導体チップのサイズ、電極配置によって変更される。図5は、電極4がセンター配置された半導体チップ3の平面図である。この例では、電極4は、チップの回路面中央部に千鳥状に2列に配列されている。
図6(a)、(b)は、図5に示した半導体チップを実装する際に用いられる加圧ツール7の断面図と平面図である。図6に示されるように、半導体チップの中央部に形成された電極の裏面部分のみを押圧できるように、加圧ツールの中央部に長方形形状の弾性体突起7bが形成されている。弾性体突起7bには、適宜箇所に吸着穴7dが開けられている。弾性体突起7bを挟むように、加圧ツール本体7aには光を透過させるための開口7cが開けられている。半導体チップの実装に際しては、この加圧ツールにて半導体チップをピックアップし、その中央部に荷重を加えながら加熱することになるが、弾性体突起7bを中央部のみに設けた場合、図4に示した、チップ周辺近傍を吸着・支持し押圧する加圧ツールの場合と異なり、チップ保持の安定性はこの場合より劣る。これを補うために、図6に示した加圧ツール7では、半導体チップの四隅を吸引し押圧できるように、加圧ツール本体7aの四隅に、補助弾性体突起7eが設置されている。この補助弾性体突起7eは、中央を吸着する弾性体突起7bよりも低弾性の材料を用いて形成するとよい。
[実装プロセス]
次に、図1に示した半導体装置の製造方法の一例について、製造プロセスの工程順断面図である図7と実装装置の説明図である図2を参照して説明する。
図示が省略されたハンドリング装置により、回路基板1がステージ6上に供給され、吸着保持される。回路基板1には銅配線が形成されており、そのパッド電極部にはNi/Auのめっき処理が施されている。続いて、回路基板1上の半導体チップ搭載領域上に未硬化の熱硬化性樹脂である樹脂5を供給する〔図7(a)〕。次に、電極面を下にしてキャリアトレイに配置された半導体チップへ、加圧ツールの加圧面に設けた弾性体突起を接し、加圧することで半導体チップを平坦化しながら半導体チップを真空吸着する。半導体チップの電極の表面にはAuのめっき処理が施されている。そして、ステージに吸着された回路基板の半導体チップ実装面と、半導体チップの電極面に形成された位置合せ用マークを目安に、ステージ6をX−Y方向(水平面方向)、加圧ツール7をθ方向(鉛直軸回転方向)に調整して回路基板と半導体チップとの位置合わせを行なう〔図7(b)〕。
加圧ツール7をステージ6へ向け降下させ、回路基板1のパッド電極2と半導体チップ3の電極とを接触させる。この時パッドトップの高さ位置ばらつきと、半導体チップの電極高さのばらつきによって生じる間隙を埋めるため、半導体チップ3を変形させるように荷重を印加する。ここで、加圧ツール7の降下から加重印加の過程で生じる現象について説明する。まず、半導体チップ回路面に何も接触していない降下期間は荷重が0であり、次に回路基板のパッド電極と半導体チップの電極が高さばらつきを有する中で、初めてパッド電極と電極が接触する。この時点では、前述の高さばらつきのために、まだパッド電極と電極が接していない箇所がある。ここから更に加圧ツールを降下させていくと、パッド電極と電極が接触した部分を裏側のシリコン面から押圧する弾性体部分は、パッドと電極が接触していない部分へ延び、この部分の弾性体は、半導体チップを上から回路基板方向へ押し込むように変位する。これに伴い、パッド電極に接触していない電極付近のシリコンは、回路基板のパッド電極へ向けて押し込まれる。更に荷重を増加させると最終的には、全ての電極をパッド電極と接触させることができる〔図7(c)〕。
上記の加圧ツールの加圧過程において同時に光源8による赤外線照射が行われる。赤外線は、加圧ツールの開口7cを通過して半導体チップの裏面に照射され、シリコンを透過して樹脂5を加熱し、これを硬化させる。樹脂を硬化させる過程においては、半導体チップに対し加圧ツールから常に荷重をかけ、パッドと電極との接触を保ち続ける。
樹脂硬化完了後、加圧ツールを上昇させると本実装工程により製造された、図1に示さされる半導体装置が得られる〔図7(d)〕。
図8(a)、(b)は、本発明による半導体装置の他の例の製造方法を示す図であって、それぞれ図7の(b)、(c)の工程段階に対応している。この半導体装置を製造するのに用いられる半導体チップ3は、UBM(アンダー・バンプ・メタル)と呼ばれる下地金属層4aと1〜2μm厚の錫めっき層4bとを備えた電極を有している。この電極を有する半導体チップ3をパッド電極2を有する回路基板1上に位置合わせする。回路基板1上には未硬化の樹脂5が供給されている〔図8(a)〕。次いで、赤外線を照射しつつ半導体チップ3を降下させ、半導体チップの電極を回路基板のパッド電極に接触させ、さらに押圧して電極接合部に錫フィレット4cを形成する。同時に、樹脂硬化も行なってボンディングを完了する〔図8(b)〕。この場合、錫フィレット4cの形成と樹脂硬化が同時に行なわれるが、樹脂硬化の後に錫溶融を行なうようにしてもよい。ここで、下地金属層4aとパッド電極の最上層部はAu層であることが好ましいが、Auに代えはんだに濡れやすい金属、例えばCuを用いてもよい。また、錫に代え鉛フリーはんだなどのはんだを用いてもよい。
(付記1)請求項1〜5において、回路基板のパッド電極と半導体チップの電極との少なくとも表面部分はAu層である。
(付記2)請求項1〜5において、回路基板のパッド電極と半導体チップの電極との接合部に錫などの低融点金属層が形成されている。
(付記3)請求項6〜9において、前記第3の工程では、前記半導体チップの電極形成領域から離れた領域を選択的に弾性力にて押圧する。
1 回路基板
2 パッド電極
3 半導体チップ
4 電極
4a 下地金属層
4b 錫めっき層
4c 錫フィレット
5 樹脂
6 ステージ
7 加圧ツール
7a 加圧ツール本体
7b 弾性体突起
7c 開口
7d 吸着穴
7e 補助弾性体突起
8 光源
9 ミラー

Claims (9)

  1. 半導体チップ上に予め形成された電極と回路基板上に予め形成されたパッド電極とが接合されて回路基板上に半導体チップが実装されている半導体装置において、前記パッド電極の各頂上は高低差を有し、その高低差に追従して半導体チップが湾曲していることを特徴とする半導体装置。
  2. 半導体チップ上に予め形成された電極と回路基板上に予め形成されたパッド電極とが接合されて回路基板上に半導体チップが実装されている半導体装置において、前記回路基板の表面にはうねり(湾曲)が生成されており、そのうねりに追従して半導体チップが湾曲していることを特徴とする半導体装置。
  3. 前記電極は、半導体チップの周辺部または中央部に集中的に形成されていることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記パッド電極は、基板上に突起したバンプを有していることを特徴とする請求項1から3のいずれかに記載の半導体装置。
  5. 前記半導体チップの厚さは、30μm以上100μm以下であることを特徴とする請求項1から5のいずれかに記載の半導体装置。
  6. 半導体チップ上に形成された電極と回路基板上に形成されたパッド電極とを接合して回路基板上に半導体チップを実装する半導体装置の製造方法であって、
    (1)前記回路基板を実装装置に装着する第1の工程と、
    (2)前記回路基板のパッド電極と前記半導体チップの電極とが対面するように前記回路基板上に前記半導体チップを載置する第2の工程と、
    (3)前記半導体チップを電極形成面の反対側(以下、裏面側)から押圧して前記半導体チップの電極と前記回路基板のパッド電極との接合を行なう第3の工程と、
    を有し、前記第3の工程においては、前記半導体チップの前記電極の形成された箇所およびその周辺部の裏面部分を弾性力により選択的に押圧することを特徴とする半導体装置の製造方法。
  7. 前記第1の工程と前記第2の工程との間に、前記回路基板上に樹脂を供給する工程が付加されており、前記第3の工程においては、前記電極と前記パッド電極との接合を行ないつつ前記樹脂を硬化させることを特徴とする請求項7に記載の半導体装置の製造方法。
  8. 前記樹脂硬化は、前記半導体チップの裏面側から光を照射することによって行なうことを特徴とする請求項8に記載の半導体装置の製造方法。
  9. 前記半導体チップの電極はライン状に形成されており、前記第3の工程においては、前記半導体チップの裏面側から長方形の弾性体によりライン状に形成された電極の形成領域を共通に覆うようにして押圧することを特徴とする請求項7から9のいずれかに記載の半導体装置の製造方法。
JP2010051695A 2010-03-09 2010-03-09 半導体装置およびその製造方法 Pending JP2011187699A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010051695A JP2011187699A (ja) 2010-03-09 2010-03-09 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010051695A JP2011187699A (ja) 2010-03-09 2010-03-09 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2011187699A true JP2011187699A (ja) 2011-09-22

Family

ID=44793632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010051695A Pending JP2011187699A (ja) 2010-03-09 2010-03-09 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2011187699A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239560A (ja) * 2012-05-15 2013-11-28 Denso Corp 半導体装置の製造方法
WO2020090000A1 (ja) * 2018-10-30 2020-05-07 日立化成株式会社 半導体装置及びその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244625A (ja) * 1988-03-26 1989-09-29 Mitsubishi Electric Corp 半導体装置
JPH02110950A (ja) * 1988-10-19 1990-04-24 Matsushita Electric Ind Co Ltd 半導体装置
JPH08181170A (ja) * 1994-12-22 1996-07-12 Matsushita Electric Ind Co Ltd フリップチップ実装方法
JPH11307580A (ja) * 1998-04-17 1999-11-05 Nec Corp 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法
JP2000112825A (ja) * 1998-10-07 2000-04-21 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2004343142A (ja) * 2004-07-30 2004-12-02 Matsushita Electric Ind Co Ltd 半導体装置の実装構造
JP2006041545A (ja) * 1995-05-22 2006-02-09 Hitachi Chem Co Ltd 半導体チップの接続構造及びこれに用いる配線基板
JP2006310888A (ja) * 2006-07-31 2006-11-09 Matsushita Electric Ind Co Ltd 電子部品および電子部品実装構造
JP2009177122A (ja) * 2007-12-25 2009-08-06 Hitachi Chem Co Ltd 薄型接合体の製造方法及び薄型接合体

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244625A (ja) * 1988-03-26 1989-09-29 Mitsubishi Electric Corp 半導体装置
JPH02110950A (ja) * 1988-10-19 1990-04-24 Matsushita Electric Ind Co Ltd 半導体装置
JPH08181170A (ja) * 1994-12-22 1996-07-12 Matsushita Electric Ind Co Ltd フリップチップ実装方法
JP2006041545A (ja) * 1995-05-22 2006-02-09 Hitachi Chem Co Ltd 半導体チップの接続構造及びこれに用いる配線基板
JPH11307580A (ja) * 1998-04-17 1999-11-05 Nec Corp 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法
JP2000112825A (ja) * 1998-10-07 2000-04-21 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2004343142A (ja) * 2004-07-30 2004-12-02 Matsushita Electric Ind Co Ltd 半導体装置の実装構造
JP2006310888A (ja) * 2006-07-31 2006-11-09 Matsushita Electric Ind Co Ltd 電子部品および電子部品実装構造
JP2009177122A (ja) * 2007-12-25 2009-08-06 Hitachi Chem Co Ltd 薄型接合体の製造方法及び薄型接合体

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239560A (ja) * 2012-05-15 2013-11-28 Denso Corp 半導体装置の製造方法
WO2020090000A1 (ja) * 2018-10-30 2020-05-07 日立化成株式会社 半導体装置及びその製造方法
WO2020090205A1 (ja) * 2018-10-30 2020-05-07 日立化成株式会社 半導体装置及びその製造方法
JPWO2020090205A1 (ja) * 2018-10-30 2021-10-07 昭和電工マテリアルズ株式会社 半導体装置及びその製造方法
JP7342879B2 (ja) 2018-10-30 2023-09-12 株式会社レゾナック 半導体装置の製造方法
TWI820200B (zh) * 2018-10-30 2023-11-01 日商力森諾科股份有限公司 半導體裝置及其製造方法

Similar Documents

Publication Publication Date Title
US10483228B2 (en) Apparatus for bonding semiconductor chip and method for bonding semiconductor chip
JP2019009440A (ja) フリップチップレーザーボンディング装置及びフリップチップレーザーボンディング方法
US8138018B2 (en) Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board
JP2004146751A (ja) 半導体装置及びその製造方法、回路基板、電子機器並びに半導体装置の製造装置
KR20110076876A (ko) 전자 부품과 가요성 필름 기판의 접합 방법 및 접합 장치
JP2008544554A (ja) 薄型可撓性基板を使用するフリップチップダイ組立体
US20200211946A1 (en) Interconnect board, semiconductor package, and method of fabricating interconnect board
US9073158B2 (en) Methods for forming 3DIC package
JP2009289959A (ja) ボンディング装置およびボンディング方法
JP3896017B2 (ja) 半導体実装体の製造方法、および半導体実装体の製造装置
JP2017028216A (ja) 実装構造体及びその製造方法
JP2003197853A (ja) 半導体装置の製造方法および製造装置
KR102221588B1 (ko) 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
JP2010092931A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2011187699A (ja) 半導体装置およびその製造方法
JP2008210842A (ja) バンプ付電子部品の実装方法
JP2011187700A (ja) 半導体装置の製造装置
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
JP2009004462A (ja) 半導体装置の実装方法
JP2015220291A (ja) 半導体装置及びその製造方法
TWI807348B (zh) 覆晶作業及其應用之接合設備
JP2005340317A (ja) 半導体パッケージの製造方法、半導体パッケージ、および半導体パッケージの製造装置
JP3637438B2 (ja) 配線基板の製造方法
JP2007048860A (ja) 半導体装置とその製造方法
JP2013219231A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141104