JP2009177122A - 薄型接合体の製造方法及び薄型接合体 - Google Patents

Abstract

【課題】反りを低減し、さらに、低い接続抵抗を示す薄型接合体及びその製造方法を提供する。
【解決手段】厚み０．３ｍｍ以下の半導体素子２を、接合材料３を介して厚み０．３ｍｍ以下の基板１に実装し、半導体素子２と基板とを有する薄型接合体を製造する。基板１上に接合材料３を挟んで半導体素子２を設置してなる積層体を、基板１側をステージ５側に向けた状態で当該ステージ５上に設置し、加熱されたツール４で積層体を半導体素子２側から加圧し半導体素子２を基板１に圧着させ接合させる加圧工程を備え、加圧工程では、ステージ５が７０℃以下の温度に加熱されることを特徴とする。
【選択図】図３

Description

本発明は、薄型接合体の製造方法及び薄型接合体に関する。

基板と半導体素子とを接合材料を介して接合し、接合体を製造する方法としては、厚さ３０ミクロン以下、ヤング率１×１０^１０Ｐａ以上のフィルムを半導体素子と基板との間に挟んで、半導体素子側の加熱したツールによって、半導体素子を基板に加圧加熱する方法（例えば、特許文献１参照）が知られている。また、半導体素子側だけでなく、実装工程中に基板を設置するステージ側から高温に加熱する方法（例えば特許文献２参照）、或いは、実装工程後にステージ側から高温に加熱する方法（例えば特許文献３参照）などが提案されている。

特開２００６−２２９１２４号公報 特許第３４０５２６９号公報 特開２００４−２００２３０号公報

しかし、特許文献１で提案された接続方法においては、加熱加圧する工程で半導体素子側のツールのみ高熱を有するため、半導体素子と基板との間に大きな温度差が生じることにより、加熱加圧する工程後に接合体に反りが発生してしまう。特に近年では、基板及び半導体素子の薄型化が進んでおり、接合体の反りによる接続不良問題が顕在化してきた。すなわち、特許文献１の図１に示されるように、加熱されたツール５によって半導体素子２の上面のみ加熱される一方で基板１はほとんど加熱されない。そして、半導体素子２と基板１との熱膨張量の差により、加熱工程終了後には半導体素子２が基板１より収縮量が大きいため、接合体に反りが発生してしまう。また、特許文献２及び３で提案された方法では、加熱加圧する工程中での基板の裏面からの加熱は非常に高温であり、温度制御が困難であり、かつ、実際の基板上に存在する他の部品にダメージを与えるおそれがある。また、加熱加圧する工程後に基板の裏面から加熱する方法では実装工程が複雑となるため、生産性に欠ける。

本発明は、反りが低減され、さらに、低い接続抵抗を示す薄型接合体及びその製造方法を提供することを目的とする。

本発明の薄型接合体の製造方法は、厚み０．３ｍｍ以下の半導体素子を、接合材料を介して厚み０．３ｍｍ以下の基板に実装し、半導体素子と基板とを有する薄型接合体を製造する製造方法であって、基板上に接合材料を挟んで半導体素子を設置してなる積層体を、基板側をステージ側に向けた状態で当該ステージ上に設置し、加熱されたツールで半導体素子側から積層体を加圧し半導体素子を基板に圧着させ接合させる加圧工程を備え、加圧工程では、ステージが７０℃以下の温度に加熱されることを特徴とする。

この場合、加圧工程においては、半導体素子側のツールだけでなく、基板側のステージも加熱されるので、半導体素子と基板との間の温度差が緩和され、両者の熱膨張量の差も小さく抑えられる。従って、加圧工程後においては、半導体素子と基板との収縮量の差が小さく、薄型接合体に発生する反りを抑制することができる。また、半導体素子と基板との接続抵抗値も低く抑えられる。また、ステージの温度が７０℃以下と比較的低温であるので、熱ストレスを接合材料及び基板に与えてしまうことを抑制することができ、また、基板上に存在する他の部品にダメージを与えるおそれも少ない。また、半導体素子の厚みが０．３ｍｍ以下であること、基板の厚みが０．３ｍｍ以下であることも、薄型接合体の反りの抑制のために有利である。

また、この場合、接合材料は、絶縁樹脂に導電粒子を含有させた導電フィルム又は導電ペーストであることとしてもよい。また、接合材料は、絶縁樹脂に導電粒子を含有させた導電フィルムであり、導電フィルムは、異方導電フィルムであることとしてもよい。また、接合材料は、絶縁樹脂フィルム又は絶縁樹脂ペーストであることとしてもよい。

また、本発明の薄型接合体は、上述のいずれかの薄型接合体の製造方法で製造されたことを特徴とする。この薄型接合体は、上述のいずれかの薄型接合体の製造方法で製造されることにより、反りが低減され、低い接続抵抗を示す。

本発明によれば、反りが低減され、さらに、低い接続抵抗を示す薄型接合体及びその製造方法を提供することができる。

以下、図面を参照しながら、好適な実施形態を説明する。なお、図面の説明において同一要素には同一符号を付し、重複する説明を省略する。また、図面は理解を容易にするため一部を誇張して描いており、寸法比率は説明のものとは必ずしも一致しない。

図１は、本発明の薄型接合体の製造方法によって得られる薄型接合体（接合体）の一例を模式的に示す断面図である。図１に示す薄型接合体１００は、基板１と、半導体素子２とを備えている。半導体素子２は、半導体素子基板２ａと、この半導体素子基板２ａの表面に突出した電極（バンプ）２ｂとを有している。更に、薄型接合体１００は、基板１と半導体素子２との間に配置され、基板１と半導体素子２とを接合する接着剤としても機能する接合材料（回路接続材料）３を備えている。接合材料３は、熱硬化型接着剤を含んでいる。接合体１００においては、半導体素子２の電極２ｂが基板１に対向するようにして配置されている。

この薄型接合体の製造方法において、半導体素子２の基板１への接合方法は、図２及び図３に例示するように、接合材料３を半導体素子２と基板１とで挟持した積層物２００を準備する積層工程と、上記接合材料３が加熱されるようにしてこの積層物２００を積層方向に加圧する加圧工程と、を備える。図２は、積層工程を説明するための断面図である。積層工程では、基板１上に、接合材料３と半導体素子２とを、電極２ｂが接合材料３側になるように、この順に配置し、積層物２００を得る。

図３は、この加圧工程を説明するための断面図である。図３に示すように、加圧工程においては、積層体２００が、加熱圧着具にセットされ、ステージ５とツール４との間に設置される。このとき、積層体２００の基板１がステージ５の片面に接触し、半導体素子２における半導体素子基板２ａの裏面がツール４に対面する。この状態において、高温に加熱されたツール４で半導体素子２側から積層体２００を加熱加圧することで、接合材料３の作用により、半導体素子２が基板１に圧着され接合される。以上の工程により、半導体素子２を、接合材料３を介して基板１に実装してなる薄型接合体１００（図１）が完成する。なお、ここでは、ツール４により積層体２００を直接加熱加圧してもよく、前述の特許文献１にも示されるように、フィルムを介して加熱加圧してもよい。

この加圧工程においては、ステージ５は加熱されており、その加熱温度は、７０℃以下である。このような加圧工程により、半導体素子２側のツール４だけでなく、基板１側のステージ５も加熱されるので、半導体素子２と基板１との間の温度差が緩和され、両者の熱膨張量の差も小さく抑えられる。従って、加圧工程後においては、半導体素子２と基板１との収縮量の差が小さく、完成後の薄型接合体１００（図１）に発生する反りを抑制することができる。また、ステージ５が加熱され、半導体素子２と基板１との接続を実現する接続材料（接合材料３）がより均等に加熱され、反応がより早くかつ完全に進行するので、半導体素子２と基板１との接続抵抗値も低く抑えられる。従って、このような薄型接合体の製造方法によれば、反りが低減され接続抵抗が低い接合体１００を得ることができる。また、ステージの温度が７０℃以下と比較的低温であるので、熱ストレスを接合材料３及び基板１に与えてしまうことを抑制することができ、また、基板１上に存在する他の部品にダメージを与えるおそれも少ない。

ここで、上記加圧工程におけるステージ５の加熱温度は、７０℃以下であり、３０℃〜７０℃が好ましく、４０℃〜６０℃がより好ましい。３０℃未満の場合、接合体１００の反り量が大きくなり、７０℃を超えた場合、熱ストレスを接合材料３及び基板１に与えてしまう。ステージ５を４０℃〜６０℃に加熱する場合、接合材料を問わず、低い反りを示す接合体１００を得ることができる。また、接合材料３に到達させる最高温度は、接合材料３に含まれる熱硬化型接着剤の仕様により定める。

ステージ５の温度を上述のように制御するため、ステージ５としては、セラミックヒーター、抵抗加熱式のヒーターを内蔵したパルスヒーターなどを用いることが好ましい。一方、ツール４としては、加熱ヒーターを内蔵したステンレスブロック、セラミックヒーター、抵抗加熱式のパルスヒーターなどを使用することができる。加圧工程においては、接合体１００をツール４によって、バンプ面積あたり２０〜１００ＭＰａで加圧するとともに、接合材料３が硬化する必要な熱を加えることが好ましい。

ステージ５及びツール４は、少なくとも半導体素子２と基板１との重なり部分の面積より大きくなるように、且つ、ステージ５と接触している基板１及びツールと接触している半導体素子２の面方向において均一に伝熱されることが好ましい。また、図４に示すように、ステージ５の面積が基板１より小さい場合においても、図１に示すような、反りの低減された接合体１００を得ることができる。

上述の方法において、接合体１００の反りを抑制するという観点では、基板１の厚みは、０．３ｍｍ以下であり、０．１ｍｍ〜０．３ｍｍであることが好ましい。基板１の厚みが０．３ｍｍを超えると反り量が大きくなる傾向があり、０．１ｍｍ未満だと基板１自体の内部応力により、うねりが生じやすく、接続不良となりやすい。

また、半導体素子２の厚みは、０．３ｍｍ以下であり、さらに、０．０５ｍｍ以上かつ基板１の厚みを超えないことが好ましい。半導体素子２の厚みが基板１の厚みを超えると、接合体１００の反り量が大きくなる傾向があり、０．０５ｍｍ未満だと半導体素子２自体の内部応力によりうねりが生じやすく、接続不良となりやすい。

基板１としては、例えば、外形：５ｍｍ×５ｍｍ〜６００ｍｍ×６００ｍｍ、厚み：０．１ｍｍ〜０．３ｍｍの形状を有するものを用いることができる。半導体素子２としては、例えば、外形：０．５ｍｍ×０．５ｍｍ〜３ｍｍ×３０ｍｍ、厚み：０．１ｍｍ〜０．３ｍｍの形状を有するものを用いることができる。このような実施形態によっても、図１に示すような、反りの低減された接合体１００を得ることができる。

基板１としては、例えば、ガラス基板、ガラス強化エポキシ基板、紙フェノール基板、セラミック基板、積層板を用いることができる。半導体素子２としては、例えば、ＩＣチップ、ＬＳＩチップ、抵抗、コンデンサを用いることができる。ＩＣチップ、ＬＳＩチップ等部品サイズが大きく、接合端子数が多い実装材料を用いた場合に本発明の効果が顕著に表れる傾向にある。

接合材料３としては、基板１と半導体素子２を接合できるものであればよく、例えば、絶縁樹脂に導電粒子を含有させた導電フィルム又は絶縁樹脂に導電粒子を含有させた導電ペースト、異方導電フィルム（ＡＣＦ）、異方導電ペースト（ＡＣＰ）、絶縁性フィルム（ＮＣＦ）、絶縁性ペースト（ＮＣＰ）を使用することができる。

以下、実施例によって本発明を更に詳細に説明するが、本発明はこれらの実施例に制限されるものではない。

本発明者らは、各種の接合体１００を作製し、反り量と接続抵抗値とを測定する試験を行った。この試験は、それぞれ異なる厚みを有する基板１及び半導体素子２を用い、ステージ５の温度を制御して行った。

［接合材料の準備］
接合材料３として、硬化後の弾性率、変曲点温度（Ｔａ）及びガラス転移温度（Ｔｇ）がそれぞれ異なる異方性導電フィルム（ＡＣＦ）４種類（ＡＣＦ−１〜４）を準備した。それぞれのＡＣＦを表１に示す実装条件で硬化した後に、２５℃においての弾性率、Ｔａ及びＴｇは表１に示した。
（変曲点温度）
温度と弾性率との関係を動的粘弾性測定器（ＳＩＩ社製、ＤＭＳ−６１００）により、以下の測定条件で測定した場合の弾性率の変曲点に対応する温度である。
（測定条件）
測定サンプルサイズ（チャック間）長さ１０ｍｍ、幅１０ｍｍ、厚さ２５μｍ、測定周波数１０Ｈｚ、昇温スピード５℃／分
（ＡＣＦの樹脂成分）
準備したＡＣＦ−１〜４の樹脂成分は以下の通りである。なお、カッコ内に示すのは、各成分の含有量（質量部）である。
ＡＣＦ−１：フェノキシ樹脂（３５質量部）、フェノールノボラック型エポキシ樹脂（２０質量部）、ビスフェノールＦ型エポキシ樹脂（５質量部）、イミダゾール系潜在性硬化剤（４０質量部）、導電性粒子（３７質量部）
ＡＣＦ−２：フェノキシ樹脂（３０質量部）、フェノールノボラック型エポキシ樹脂（１５質量部）、ビスフェノールＦ型エポキシ樹脂（２０質量部）、ＭＢＳ（メチルメタクリレート、ブタジエン、スチレン共重合体）（２０質量部）、イミダゾール系潜在性硬化剤（３０質量部）、導電性粒子（３５質量部）
ＡＣＦ−３：フェノキシ樹脂（４０質量部）、ビスフェノールＡ型エポキシ樹脂（４０質量部）、シランカップリング剤（５質量部）、オニウム塩系硬化剤（５質量部）、導電性粒子（４２質量部）
ＡＣＦ−４：フェノキシ樹脂（４０質量部）、ウレタンアクリレートオリゴマー（６５質量部）、シランカップリング剤（５質量部）、過酸化物（１０質量部）、導電性粒子（４０質量部）

［基板及び半導体素子の準備］
基板１として、ガラス基板〔コーニング＃１７３７、外形３８ｍｍ×２８ｍｍ、厚さ０．２〜０．５ｍｍ表面にＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）配線パターン（パターン幅５０μｍ、電極間スペース５０μｍ）を有するもの〕を準備した。また、半導体素子２としては、ＩＣチップ（外形１７ｍｍ×１．７ｍｍ、厚さ０．２〜０．５５ｍｍ、バンプの大きさ５０μｍ×５０μｍ、バンプ間スペース５０μｍ）を用いた。

［加圧圧着具の準備］
ステージ５として、セラミックヒーターからなる２種類のステージａ，ｂを準備した。ステージａとステージｂとは寸法が異なり、ステージａの寸法は１５０ｍｍ×１５０ｍｍであり、ステージｂの寸法は３ｍｍ×１５０ｍｍである。また、ツール４として、セラミックヒーターからなる２種類のツールＡ，Ｂを準備した。ツールＡとツールＢとは寸法が異なり、ツールＡの寸法は２０ｍｍ×２０ｍｍであり、ツールＢの寸法は３ｍｍ×２０ｍｍである。このようなステージａ又はｂと、ツールＡ又はＢとを適宜組み合わせてなる加熱圧着具を、接合体１００の作製に用いた。

［接合体の作製］
各実施例、各比較例における加熱加圧の条件は表１に示した通りである。なお、半導体素子２の基板１への実装は、図３に示すように、ステージａとツールＡとを組み合わせた加熱圧着具、又は図４に示すステージｂとツールＢとを組み合わせた加熱圧着具を用い、それぞれの接合材料３に合う温度（ＡＣＦの実測最高到達温度）及び加重（上記半導体素子２のバンプ面積換算）で１０秒間行った。

［反りの評価］
図５は、反りの評価を説明する模式断面図である。図５に示す基板１及び半導体素子２は、接合材料３を介在して接合されている。Ｌは、半導体素子２の中心における基板１の下面の高さを０としたときの、半導体素子２の中心から１２．５ｍｍ離れた場所までの基板１の下面の高さのうち最も大きい値を表す。反りの評価は、Ｌを指標として行った。Ｌの値が小さいほど、反りが小さいことを示す。各接合体の反り（Ｌ）の測定結果は、グラフ１〜４（図６〜９）に示す。

グラフ１（図６）は、基板１の厚み０．２ｍｍ、半導体素子２の厚み０．２ｍｍとし、接合材料３としてそれぞれＡＣＦ−１〜４を用い、ステージａとツールＡとを組み合わせた加熱圧着具を用いて製造した各接合体１００の反り量を示したものである。
グラフ２（図７）は、基板１の厚み０．５ｍｍ、半導体素子２の厚み０．５５ｍｍとし、接合材料３としてそれぞれＡＣＦ−１〜４を用い、ステージａとツールＡとを組み合わせた加熱圧着具を用いて製造した各接合体１００の反り量を示したものである。
グラフ３（図８）は、基板１の厚み０．２ｍｍ、半導体素子２の厚み０．２ｍｍとし、接合材料３としてそれぞれＡＣＦ−１〜４を用い、ステージｂとツールＢとを組み合わせた加熱圧着具を用いて製造した各接合体１００の反り量を示したものである。
グラフ４（図９）は、基板１の厚み０．５ｍｍ、半導体素子２の厚み０．５５ｍｍとし、接合材料３としてそれぞれＡＣＦ−１〜４を用い、ステージｂとツールＢとを組み合わせた加熱圧着具を用いて製造した各接合体１００の反り量を示したものである。

［接続抵抗の測定］
作製した接合体を用いて、回路接合部を含む回路間の抵抗値を測定した。測定は、マルチメータ（装置名：ＭＬＲ２１、ＥＴＡＣ社製）を用いて行った。各接合体の抵抗値は、温度８５℃、湿度８５％ＲＨ、１０００時間のＴＨＴテスト（Ｔｈｅｒｍａｌ Ｈｕｍｉｄｉｔｙ Ｔｅｓｔ）の前後で測定し、以下の基準で○、△、×の３段階に評価した。各接合体における評価結果は、表２〜５に示した。
○：１Ω未満
△：１Ω以上１０Ω未満
×：１０Ω以上

表２は、基板１の厚み０．２ｍｍ、半導体素子２の厚み０．２ｍｍとし、接合材料３としてそれぞれＡＣＦ−１〜４を用い、ステージａとツールＡとを組み合わせた加熱圧着具を用いて製造した各接合体１００の抵抗値の評価を示したものである。
表３は、基板１の厚み０．５ｍｍ、半導体素子２の厚み０．５５ｍｍとし、接合材料３としてそれぞれＡＣＦ−１〜４を用い、ステージａとツールＡとを組み合わせた加熱圧着具を用いて製造した各接合体１００の抵抗値の評価を示したものである。
表４は、基板１の厚み０．２ｍｍ、半導体素子２の厚み０．２ｍｍとし、接合材料３としてそれぞれＡＣＦ−１〜４を用い、ステージｂとツールＢとを組み合わせた加熱圧着具を用いて製造した各接合体１００の抵抗値の評価を示したものである。
表５は、基板１の厚み０．５ｍｍ、半導体素子２の厚み０．５５ｍｍとし、接合材料３としてそれぞれＡＣＦ−１〜４を用い、ステージｂとツールＢとを組み合わせた加熱圧着具を用いて製造した各接合体１００の抵抗値の評価を示したものである。

グラフ１〜４及び表２〜５の結果から、ＡＣＦ（接合材料３）の物性、ステージ５及びツール４の形状によらず、薄い基板１及び薄い半導体素子２を用いた場合、ステージ５を２５℃以上７０℃以下の温度で加熱すると接合体１００の反りが大きく変化し、いずれのサンプルも接続抵抗値が低いことがわかった。

本発明の製造方法によって得られる接合体を模式的に示す断面図である。 積層工程を説明するための断面図である。 本発明の接合方法の一例である。 本発明の接合方法の一例である。 反りの評価を説明する模式断面図である。 各接合体の反り（Ｌ）の測定結果を示すグラフ（グラフ１）である。 各接合体の反り（Ｌ）の測定結果を示すグラフ（グラフ２）である。 各接合体の反り（Ｌ）の測定結果を示すグラフ（グラフ３）である。 各接合体の反り（Ｌ）の測定結果を示すグラフ（グラフ４）である。

符号の説明

１…基板、２…半導体素子、２ａ…半導体素子基板、２ｂ…電極、３…回路接続材料（接合材料）、４…ツール、５…ステージ、１００…接合体（薄型接合体）、２００…積層体、Ｌ…接合体の反り。

Claims (5)

1. 厚み０．３ｍｍ以下の半導体素子を、接合材料を介して厚み０．３ｍｍ以下の基板に実装し、前記半導体素子と前記基板とを有する薄型接合体を製造する製造方法であって、
   前記基板上に前記接合材料を挟んで前記半導体素子を設置してなる積層体を、前記基板側をステージ側に向けた状態で当該ステージ上に設置し、加熱されたツールで前記半導体素子側から前記積層体を加圧し前記半導体素子を前記基板に圧着させ接合させる加圧工程を備え、
   前記加圧工程では、前記ステージが７０℃以下の温度に加熱されることを特徴とする薄型接合体の製造方法。
2. 前記接合材料は、
   絶縁樹脂に導電粒子を含有させた導電フィルム又は導電ペーストであることを特徴とする請求項１に記載の薄型接合体の製造方法。
3. 前記接合材料は、
   絶縁樹脂に導電粒子を含有させた前記導電フィルムであり、
   前記導電フィルムは、
   異方導電フィルムであることを特徴とする請求項２に記載の薄型接合体の製造方法。
4. 前記接合材料は、
   絶縁樹脂フィルム又は絶縁樹脂ペーストであることを特徴とする請求項１に記載の薄型接合体の製造方法。
5. 請求項１〜４のいずれか１項に記載の薄型接合体の製造方法で製造されたことを特徴とする薄型接合体。

Images