JP5567893B2 - 接続方法及び接続装置 - Google Patents
接続方法及び接続装置 Download PDFInfo
- Publication number
- JP5567893B2 JP5567893B2 JP2010103176A JP2010103176A JP5567893B2 JP 5567893 B2 JP5567893 B2 JP 5567893B2 JP 2010103176 A JP2010103176 A JP 2010103176A JP 2010103176 A JP2010103176 A JP 2010103176A JP 5567893 B2 JP5567893 B2 JP 5567893B2
- Authority
- JP
- Japan
- Prior art keywords
- stage member
- stage
- semiconductor element
- thermal conductivity
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75314—Auxiliary members on the pressing surface
- H01L2224/75315—Elastomer inlay
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
図1は、本発明の一実施形態の接続方法を説明するための上面図であり、図2は、ステージ上に配置される表示パネルの構成例を示す図である。この表示パネル20は、基板21上に画像表示部22と、画像表示部22を駆動させるための半導体素子搭載部25とを備える。また、半導体素子搭載部25は、画像表示部22を駆動する半導体素子23に信号を入力するためのインプット側の電極(パッド)26と、半導体素子23から画像表示部22に信号を出力するためのアウトプット側の電極(パッド)27とを有する。アウトプット側の電極27は、画像表示部22の大画面化、高精細化に対応して、例えば、千鳥配列の微細構造となっており、インプット側の電極26よりも電極間隔が小さい。すなわち、この基板21上に搭載される半導体素子23は、接続端子が形成されたインプット側の端子領域と、インプット側の端子領域よりも単位面積あたりの接続端子が多いアウトプット側の端子領域とを有する。
また、図3は、図1中の点線Aにおける断面図である。この図3は、基板21上に半導体素子23が仮設置された仮接続体が、ステージ上に配置された様子を模式的に示している。
先ず、図1乃至図3に示すように、半導体素子23の端部23a、24bの下に第1のステージ部材11a、11bが位置し、半導体素子23の中央部の下に第2のステージ部材12が位置するように仮接続体を設置する。具体的には、半導体素子23が半導体チップの場合、半導体チップのサイドバンプの垂直下に第1のステージ部材11a、11bが位置し、半導体チップの中心部の垂直下に第2のステージ部材12が位置するように設置する。
接続構造体を平坦な台の上に置き、ガラス基板の上面の最も凹んでいる面からICチップのサイドバンプの接続端面までの高さLを測定し、反り量の評価の指標とした。
ガラス基板の隣接する2ピン間の抵抗を、温度85℃、湿度85%RH、500時間のTHテスト(Thermal Humidity Test)の前後で測定し、端部抵抗値の評価の指標とした。
Claims (4)
- 半導体素子と基板とを異方性導電フィルムを介して熱圧着させる接続方法において、
前記基板上に異方性導電フィルムが仮貼りされ、前記異方性導電フィルム上に前記半導体素子が仮設置された仮接続体を、第1のステージ部材と第2のステージ部材とから構成されるステージ上に配置する配置工程と、
前記ステージ上に配置された仮接続体を、前記半導体素子上面から押圧ヘッドにより押圧し、前記半導体素子と基板とを接続させる接続工程とを有し、
前記配置工程では、前記第1のステージ部材上に前記半導体素子の端部を配置し、前記第2のステージ部材上に前記半導体端子の中央部を配置し、
前記第1のステージ部材の熱伝導率が15〜35W/(m・K)であり、前記第2のステージ部材の熱伝導率が1〜10W/(m・K)であり、前記第1のステージ部材と第2のステージ部材との熱伝導率の差が14W/(m・K)以上である接続方法。 - 前記半導体素子は、バンプを有する半導体チップであり、
前記第1のステージ部材は、前記半導体チップの長さをLとしたときに該半導体チップの端部から中心部への0.05L〜0.1Lの幅の領域が含まれるように配置され、
前記第2のステージ部材は、前記第1のステージ部材の間に配置される請求項1記載の接続方法。 - 前記第1のステージ部材は、SUS(Steel Special Use Stainless)であり、
前記第2のステージ部材は、石英ガラス又はセラミックである請求項1又は2に記載の接続方法。 - 半導体素子と基板とを異方性導電フィルムを介して熱圧着させる接続装置において、
前記半導体素子の端部が配置される第1のステージ部材と、前記半導体素子の中央部が配置される第2のステージ部材とから構成されるステージと、
前記ステージを加熱する加熱部とを備え、
前記第1のステージ部材の熱伝導率が15〜35W/(m・K)であり、前記第2のステージ部材の熱伝導率が1〜10W/(m・K)であり、前記第1のステージ部材と第2のステージ部材との熱伝導率の差が14W/(m・K)以上である接続装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010103176A JP5567893B2 (ja) | 2010-04-28 | 2010-04-28 | 接続方法及び接続装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010103176A JP5567893B2 (ja) | 2010-04-28 | 2010-04-28 | 接続方法及び接続装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010166097A JP2010166097A (ja) | 2010-07-29 |
JP5567893B2 true JP5567893B2 (ja) | 2014-08-06 |
Family
ID=42581959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010103176A Expired - Fee Related JP5567893B2 (ja) | 2010-04-28 | 2010-04-28 | 接続方法及び接続装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5567893B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6043058B2 (ja) * | 2011-11-07 | 2016-12-14 | デクセリアルズ株式会社 | 接続装置、接続構造体の製造方法、チップスタック部品の製造方法及び電子部品の実装方法 |
JP6428087B2 (ja) * | 2014-09-19 | 2018-11-28 | 日本電気株式会社 | 部品実装装置、搭載ステージおよび部品実装方法 |
JP6562792B2 (ja) * | 2015-09-15 | 2019-08-21 | デクセリアルズ株式会社 | 接着フィルム構造体、接着フィルム収容体、および接着フィルム構造体の仮貼り方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07135235A (ja) * | 1993-06-29 | 1995-05-23 | Hitachi Ltd | 加熱装置 |
JP4323657B2 (ja) * | 2000-01-28 | 2009-09-02 | オプトレックス株式会社 | 圧着装置 |
JP4801889B2 (ja) * | 2004-08-09 | 2011-10-26 | ソニーケミカル&インフォメーションデバイス株式会社 | 電気素子の接続方法及び加熱ヘッド |
KR100713333B1 (ko) * | 2006-01-04 | 2007-05-04 | 엘에스전선 주식회사 | 다층 이방성 도전 필름 |
JP2009123792A (ja) * | 2007-11-13 | 2009-06-04 | Toppan Printing Co Ltd | リフロー板及び半導体装置の製造方法 |
JP4888482B2 (ja) * | 2008-12-22 | 2012-02-29 | 日立化成工業株式会社 | 異方導電性接着剤組成物、それを用いた回路端子の接続方法及び接続構造体 |
JP4983872B2 (ja) * | 2009-07-31 | 2012-07-25 | カシオ計算機株式会社 | ボンディング装置およびそれを用いたボンディング方法 |
-
2010
- 2010-04-28 JP JP2010103176A patent/JP5567893B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010166097A (ja) | 2010-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101193735B1 (ko) | 접착필름, 접속방법 및 접합체 | |
US8486212B2 (en) | Method and apparatus for mounting electric component | |
US20090230171A1 (en) | Device for mounting electric component | |
KR101698720B1 (ko) | 플렉시블 기판에 대한 휨 제어 | |
JP2005307169A (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
JP2016225295A (ja) | 異方導電性フィルム及び接続構造体 | |
Zhang et al. | Effects of acrylic adhesives property and optimized bonding parameters on Sn58Bi solder joint morphology for flex-on-board assembly | |
US8419888B2 (en) | Method and apparatus for mounting electric component | |
JP5567893B2 (ja) | 接続方法及び接続装置 | |
JP2005264109A (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
JP4916494B2 (ja) | 圧着装置、圧着方法、および押圧板 | |
JP5738013B2 (ja) | 異方性導電フィルム、異方性導電フィルムの製造方法、電子部品の接続方法、異方性導電接続体 | |
JP3405269B2 (ja) | 実装方法 | |
JP5712884B2 (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
KR20070026057A (ko) | 반도체소자 고정용 필름상 접착제, 그것을 이용한반도체장치, 및 그 반도체장치의 제조방법 | |
KR20140031872A (ko) | 접속 구조체의 제조 방법 | |
JP3566680B2 (ja) | 半導体装置の製造方法 | |
US20100123258A1 (en) | Low Temperature Board Level Assembly Using Anisotropically Conductive Materials | |
JP4045945B2 (ja) | 実装方法 | |
JP4518101B2 (ja) | 実装方法 | |
JP5925460B2 (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
JP4641551B2 (ja) | 半導体装置の製造方法 | |
JPWO2007139101A1 (ja) | 電子部品の実装構造 | |
JP6783537B2 (ja) | 接続体の製造方法 | |
JP2004200230A6 (ja) | 実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140603 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5567893 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |