JP5567893B2 - 接続方法及び接続装置 - Google Patents

接続方法及び接続装置 Download PDF

Info

Publication number
JP5567893B2
JP5567893B2 JP2010103176A JP2010103176A JP5567893B2 JP 5567893 B2 JP5567893 B2 JP 5567893B2 JP 2010103176 A JP2010103176 A JP 2010103176A JP 2010103176 A JP2010103176 A JP 2010103176A JP 5567893 B2 JP5567893 B2 JP 5567893B2
Authority
JP
Japan
Prior art keywords
stage member
stage
semiconductor element
thermal conductivity
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010103176A
Other languages
English (en)
Other versions
JP2010166097A (ja
Inventor
克哉 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to JP2010103176A priority Critical patent/JP5567893B2/ja
Publication of JP2010166097A publication Critical patent/JP2010166097A/ja
Application granted granted Critical
Publication of JP5567893B2 publication Critical patent/JP5567893B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • H01L2224/75314Auxiliary members on the pressing surface
    • H01L2224/75315Elastomer inlay
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、配線基板と半導体素子とを電気的に接続させる接続方法及び接続装置に関する。
従来、配線基板にIC(Integrated Circuit)チップなどの半導体素子を実装し、異方性導電接続する方法として、異方性導電フィルム(ACF:Anisotropic Conductive Film)、異方性導電ペースト(ACP:Anisotropic Conductive Paste)などの導電性粒子を含有した熱硬化型接着剤を介して基板と実装部品とを熱圧着する方法が行われている。
特に、LCD(Liquid Crystal Display)パネルのガラス基板にICチップを実装するCOG(Chip On Glass)においては、製品の軽量化や高密度実装を目的として、近年、厚さが1.0mm以下の薄型の基板が使用されている。
しかしながら、基板を薄型化すると、ICチップを実装する際の熱硬化型接着剤の熱分布歪み及び内部応力によって基板に反りが生じ、ICチップが実装された接続構造体に表示ムラが起きたり、導通抵抗が上昇したりしてしまう。
このような不都合を防ぐため、特許文献1には、ICチップを実装する際、ICチップの端部が位置する高熱導電部と、ICチップの中央部が位置する低熱導電部とを備えるステージを加熱することが提案されている。この接続方法によれば、ICチップの端部に位置する異方性導電フィルムの加熱時の伝熱量が、ICチップの中央部に位置する異方性導電フィルムの伝熱量よりも多くなり、IC末端部に位置する異方性導電フィルムも十分に硬化されるため、IC端部が強固に固定され、基板の反りが生じたとしてもIC端部が異方性導電フィルムから剥離するのを防ぐことができる。
ところが、上述のようなステージ加熱を用いた場合であっても、熱圧着時に異方性導電フィルムの一部が早く硬化を始めてしまい、導電性粒子を十分に押し込むことができず、接続信頼性が低下してしまうことがあった。また、熱圧着時の基板と半導体素子の熱膨張率の差に起因して接続構造体に反りが生じてしまうことがあった。
特開2006−49739号公報
本発明は、前記実情に鑑みてなされたものであり、半導体素子と基板との接続信頼性を向上させる接続方法及び接続装置を提供すること目的とする。
本発明者らは、種々の検討を重ねた結果、半導体素子の端部が配置される第1のステージ部材の熱伝導率、半導体素子の中央部が配置される第2のステージ部材の熱伝導率、及び第1のステージ部材と第2のステージ部材との熱伝導率の差を規定することにより、熱圧着時に異方性導電フィルムの一部が早く硬化を始めてしまうのを抑制するとともに接続構造体の反りを軽減し、接続信頼性を向上させることができることを見出した。
すなわち、本発明に係る接続方法は、半導体素子と基板とを異方性導電フィルムを介して熱圧着させる接続方法において、基板上に異方性導電フィルムが仮貼りされ、異方性導電フィルム上に半導体素子が仮設置された仮接続体を、第1のステージ部材と第2のステージ部材とから構成されるステージ上に配置する配置工程と、ステージ上に配置された仮接続体を、半導体素子上面から押圧ヘッドにより押圧し、半導体素子と基板とを接続させる接続工程とを有し、配置工程では、第1のステージ部材上に半導体素子の端部を配置し、第2のステージ部材上に半導体端子の中央部を配置し、第1のステージ部材の熱伝導率が15〜35W/(m・K)であり、第2のステージ部材の熱伝導率が1〜10W/(m・K)であり、第1のステージ部材と第2のステージ部材との熱伝導率の差が14W/(m・K)以上であることを特徴とする。
また、本発明に係る接続装置は、半導体素子と基板とを異方性導電フィルムを介して熱圧着させる接続装置において、半導体素子の端部が配置される第1のステージ部材と、半導体素子の中央部が配置される第2のステージ部材とから構成されるステージと、ステージを加熱する加熱部とを備え、第1のステージ部材の熱伝導率が15〜35W/(m・K)であり、第2のステージ部材の熱伝導率が1〜10W/(m・K)であり、第1のステージ部材と第2のステージ部材との熱伝導率の差が14W/(m・K)以上であることを特徴とする。
本発明によれば、半導体素子の端部が配置される第1のステージ部位の熱伝導率が半導体素子の中央部が配置される第2のステージ部材よりも高いことにより、熱圧着時に半導体素子の中央部付近に過剰な熱が蓄積するのを防止し、異方性導電フィルムの一部が早く硬化を始めてしまうのを抑制するとともに、接続構造体の反りを軽減することができる。また、第1のステージ部位は、熱伝導率が良いため、熱圧着後、半導体素子の端部の異方性導電フィルムが速やかにガラス転移点(Tg)以下となり、導電性粒子の潰れが維持され、接続信頼性を向上させることができる。
本発明の一実施形態の接続方法を説明するための上面図である。 ステージ上に配置される表示パネルの構成例を示す図である。 本発明の一実施形態の接続方法を説明するための断面図である。 接続方法の熱圧着時を説明するための断面図である。 接続方法の熱圧着時の他の例を説明するための断面図である。
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。具体例として示す接続方法は、異方性導電フィルムにより半導体素子が基板上に仮設置された仮接続体をステージ上に配置し、この仮接続体を半導体素子上面から押圧ヘッドにより押圧し、半導体素子と基板とを接続させるものである。
<接続装置>
図1は、本発明の一実施形態の接続方法を説明するための上面図であり、図2は、ステージ上に配置される表示パネルの構成例を示す図である。この表示パネル20は、基板21上に画像表示部22と、画像表示部22を駆動させるための半導体素子搭載部25とを備える。また、半導体素子搭載部25は、画像表示部22を駆動する半導体素子23に信号を入力するためのインプット側の電極(パッド)26と、半導体素子23から画像表示部22に信号を出力するためのアウトプット側の電極(パッド)27とを有する。アウトプット側の電極27は、画像表示部22の大画面化、高精細化に対応して、例えば、千鳥配列の微細構造となっており、インプット側の電極26よりも電極間隔が小さい。すなわち、この基板21上に搭載される半導体素子23は、接続端子が形成されたインプット側の端子領域と、インプット側の端子領域よりも単位面積あたりの接続端子が多いアウトプット側の端子領域とを有する。
また、基板21と半導体素子23とを接続させる接続装置は、基板21を保持するステージと、ステージを加熱する加熱部とを備える。
ステージは、半導体素子23の端部が配置される第1のステージ部材11a、11bと、半導体素子23の中央部が配置される第2のステージ部材12とから構成される。すなわち、このステージは、半導体素子23の両端部の直下のみが第1ステージ部材11a、11bで構成される。
第1のステージ部材11a、11bは、熱伝導率(25℃)が15〜35W/(m・K)であり、このような熱伝導率を有する材料としては、クロム鋼、ニッケル鋼、クロム−ニッケル鋼などのSUS(Steel Special Use Stainless)、チタンなどを挙げることができる。また、第2のステージ部材12は、熱伝導率(25℃)が1〜10W/(m・K)であり、このような熱伝導率を有する材料としては、石英ガラス、金属ガラス、セラミックス、コンクリートなどを挙げることができる。また、第1のステージ部材11a、11bと第2のステージ部材12との熱伝導率の差は、14W/(m・K)以上である。なお、熱伝導率は、熱の流れに垂直な単位面積を通って単位時間に流れる熱量を、単位長さあたりの温度差(温度勾配)で割った値である。
加熱部は、第1のステージ部材11a、11bと、第2のステージ部材とから構成されるステージの全体を加熱するヒータを備える。
<仮接続体>
また、図3は、図1中の点線Aにおける断面図である。この図3は、基板21上に半導体素子23が仮設置された仮接続体が、ステージ上に配置された様子を模式的に示している。
ステージ上に設置される仮接続体は、基板21と、画像表示部22と、半導体素子23と、異方性導電フィルム24を備える。この仮接続体は、基板21上に異方性導電フィルム24が仮貼りされ、異方性導電フィルム24上に半導体素子23が仮圧着されている。
基板21は、配線を有し、半導体素子23を所定の位置に配置することで、電気的回路を形成する。基板21としては、厚さが1.0mm以下のガラス基板、ガラス強化エポキシ基板などが用いられる。
画像表示部22は、例えば、LCD(Liquid Crystal Display)パネルや、プラズマパネル、有機EL(Electro Luminescence)パネルなどの画像を表示可能なパネルである。
半導体素子23としては、例えば、IC(integrated circuit)チップ、LSI(Large Scale Integration)チップ、コンデンサなど、基板21上に直接実装可能なものが用いられる。これらの中でも、ICチップ、LSIチップなどの半導体チップは、部品サイズが大きく、接続端子数が多いため、半導体素子23が実装された接続構造体の反りの抑制効果が顕著に現れる。
異方性導電フィルム24は、導電性粒子を含有しており、半導体素子23のバンプ電極23a、23bと基板21の電極とを、導電性粒子を介して電気的に接続させる。また、異方性導電フィルム24は、熱硬化型接着剤であり、熱圧着ヘッドにより熱圧着されることにより、導電性粒子が押し潰された状態で硬化し、基板21と半導体素子23とを接続させる。
異方性導電フィルム24は、有機樹脂バインダーに導電性粒子が含有された組成であり、有機樹脂バインダーは膜形成材料、液状硬化成分、シランカップリング剤、硬化剤等から構成される。膜形成材料としては、フェノキシ樹脂、固形エポキシ樹脂等、膜形成能を有する有機樹脂であれば適宜使用することができる。液状硬化成分は、液状エポキシ樹脂、液状アクリレートなど熱硬化性を有する化合物を適宜使用することができる。液状エポキシ樹脂を使用した場合における硬化剤としては、アミン系硬化剤、イミダゾール類、スルホニウム塩、オニウム塩等を好ましく使用することができる。液状アクリレートを使用した場合における硬化剤としては、有機過酸化物などの熱ラジカル発生剤を好ましく使用することができる。更に無機フィラー、各種添加剤を用いてもよい。
<接続方法>
先ず、図1乃至図3に示すように、半導体素子23の端部23a、24bの下に第1のステージ部材11a、11bが位置し、半導体素子23の中央部の下に第2のステージ部材12が位置するように仮接続体を設置する。具体的には、半導体素子23が半導体チップの場合、半導体チップのサイドバンプの垂直下に第1のステージ部材11a、11bが位置し、半導体チップの中心部の垂直下に第2のステージ部材12が位置するように設置する。
ここで、第1のステージ部材11a、11bは、熱伝導率(25℃)が15〜35W/(m・K)であり、第2のステージ部材12は、熱伝導率(25℃)が1〜10W/(m・K)であり、第1のステージ部材11a、11bと第2のステージ部材12との熱伝導率の差は、14W/(m・K)以上である。
また、第1のステージ部材11a、11bは、半導体素子23の長さをLとしたときに半導体素子23の端部から中心部への0.05L〜0.1Lの幅の領域が含まれるように配置され、第2のステージ部材12は、第1のステージ部材11a、11bの間に配置されることが好ましい。
このようにステージ上に仮接続体を設置することにより、異方性導電フィルム24の半導体素子23の中心部付近に熱が蓄熱されるのを防ぎ、異方性導電フィルム24の一部が早く硬化を始めてしまうのを抑制することができる。
次に、図4を参照して、フェイスダウン方式の熱圧着ヘッド30を用いて基板21と半導体素子23とを本圧着させる場合について説明する。
図4に示すように、熱圧着ヘッド30は、SUSなどの金属からなるヘッド本体31を有し、その内部に、加熱用のヒータを有する。また、仮接続体が設置されるステージは、上述した熱膨張率を有する第1のステージ部材11a、11b及び第2のステージ部材12から構成されている。
熱圧着ヘッド30により仮接続体が押圧されると、第1のステージ部材11a、11bが接触する半導体素子23の端部付近の伝熱量は、第2のステージ部材12が接触する半導体素子23の中央部付近の伝熱量よりも多くなる。このため、半導体素子23の端部付近の異方性導電フィルム24は、導電性粒子が押し潰された状態で確実に硬化する。
また、半導体素子23の中央部付近への過剰な蓄熱が抑制され、半導体素子23の熱膨張が抑制されるため、基板21と半導体素子23との熱膨張量の差に起因する接続構造体の反りを軽減することができる。
また、第1のステージ部位は、熱伝導率が良いため、熱圧着後、半導体素子の端部の異方性導電フィルムが速やかにガラス転移点(Tg)以下となり、導電性粒子の潰れが維持されるため、接続信頼性を向上させることができる。
なお、図4に示す熱圧着ヘッド30に限られることなく、図5に示す熱圧着ヘッド40のように、ヘッド本体41の仮接続体と対向する部分に凹部が設けられたエラストマーからなる圧着部材42を取り付けてもよい。この熱圧着ヘッド40は、EBS工法(Elasticity Bonding System)と呼ばれるプリント基板全体を弾性体で覆った状態で押圧する方法で、同一基板上に複数仮設置されたICを一括圧着することができる。
以下、実施例を挙げて、本発明を具体的に説明する。ここでは、基板と半導体素子とを異方性導電フィルムを介して熱圧着させた接続構造体の反り量及び端部抵抗値を評価した。なお、本発明はこれらの実施例に限定されるものではない。
先ず、基板として厚さ0.7mmのガラス基板(コーニング社製1737F)、半導体素子としてICチップ(外形:1.8×20mm、厚さ:0.5mm)を用いた。異方性導電フィルムは、次のように作製した。
ビスA型フェノキシ樹脂(YP50、東都化成社製)30質量部、ビスA型液状エポキシ樹脂(EP828、ジャパンエポキシレジン社製)30質量部、アミン系硬化剤(PHX3941HP、旭化成社製)、エポキシ系シランカップリング剤(A−187、モメンティブ・パフォーマンス・マテリアルズ社製)1質量部、平均粒子径4μmの導電性粒子(AUL704、積水化学工業社製)35質量部にトルエンを加え、固形物50wt%の異方性導電組成物を作成し、剥離処理されたPETにバーコーターを用いて塗布し、80℃のオーブンで5分乾燥させ、異方性導電フィルムを作製した。
接続装置は、ICチップ端部が配置される第1のステージ部材と、ICチップ中央部が配置される第2ステージ部材とから構成されるステージを備えるものを用いた。そして、固有の熱伝導率(25℃)を持つ第1のステージ部材及び第2のステージ部材を適宜変更した。
そして、ICチップのサイドバンプの下に第1のステージ部材が位置し、ICチップの中央部の下に第2のステージ部材が位置するようにステージ上にガラス基板を設置し、ガラス基板の所定位置に異方性導電フィルムを仮貼りし、異方性導電フィルム上にICチップを仮圧着させ、仮接続体を得た。
その後、熱圧着ヘッドを移動機構によりステージ側に向かって移動させ、ICチップ側から60MPaで7秒間加圧し、ガラス基板とICチップとを異方性導電フィルムを介して熱圧着させた。このとき、ステージの温度を30℃とし、熱圧着ヘッドの温度を245℃とした。
このようにして得られた接続構造体について、反り量及び端部抵抗値を測定し、評価した。表1に評価結果を示す。
〔接続構造体の反り量の評価〕
接続構造体を平坦な台の上に置き、ガラス基板の上面の最も凹んでいる面からICチップのサイドバンプの接続端面までの高さLを測定し、反り量の評価の指標とした。
〔端部抵抗値の評価〕
ガラス基板の隣接する2ピン間の抵抗を、温度85℃、湿度85%RH、500時間のTHテスト(Thermal Humidity Test)の前後で測定し、端部抵抗値の評価の指標とした。
Figure 0005567893
実施例1〜4から分かるように、第1のステージ部材の熱伝導率(25℃)が15〜35W/(m・K)であり、第2のステージ部材の熱伝導率(25℃)が1〜10W/(m・K)であり、第1のステージ部材と第2のステージ部材との熱伝導率(25℃)の差が14W/(m・K)以上であることにより、反り量が3.5μ以下であり、かつ、端部抵抗値が1Ω以下である接続構造体を得ることができることが分かる。
一方、比較例1、2のように、第1のステージ部材の熱伝導率(25℃)が15〜35W/(m・K)であり、第2のステージ部材の熱伝導率(25℃)が1〜10W/(m・K)であっても、熱伝導率の差が14W/(m・K)よりも低いと、反り量及び端部抵抗値が高くなる。
また、比較例7、8、10〜15のように、熱伝導率の差が14W/(m・K)以上であっても、第1のステージ部材又は第2のステージ部材の少なくともいずれか一方の熱伝導率が上述した範囲を外れていると、反り量及び端部抵抗値が高くなる。
以上説明したように、本実施の形態における接続方法によれば、熱圧着時に半導体素子の中央部付近に過剰な熱が蓄積するのを防止し、異方性導電フィルムの一部が早く硬化を始めてしまうのを抑制するとともに、接続構造体の反りを軽減することができる。
11 第1のステージ部材、 12 第2のステージ部材、 20 表示パネル、 21 基板、 22 画像表示部、 23 半導体素子、 24 異方性導電フィルム、 30 熱圧着ヘッド、 31 ヘッド本体、 40 熱圧着ヘッド、 41 ヘッド本体、 42 圧着部材

Claims (4)

  1. 半導体素子と基板とを異方性導電フィルムを介して熱圧着させる接続方法において、
    前記基板上に異方性導電フィルムが仮貼りされ、前記異方性導電フィルム上に前記半導体素子が仮設置された仮接続体を、第1のステージ部材と第2のステージ部材とから構成されるステージ上に配置する配置工程と、
    前記ステージ上に配置された仮接続体を、前記半導体素子上面から押圧ヘッドにより押圧し、前記半導体素子と基板とを接続させる接続工程とを有し、
    前記配置工程では、前記第1のステージ部材上に前記半導体素子の端部を配置し、前記第2のステージ部材上に前記半導体端子の中央部を配置し、
    前記第1のステージ部材の熱伝導率が15〜35W/(m・K)であり、前記第2のステージ部材の熱伝導率が1〜10W/(m・K)であり、前記第1のステージ部材と第2のステージ部材との熱伝導率の差が14W/(m・K)以上である接続方法。
  2. 前記半導体素子は、バンプを有する半導体チップであり、
    前記第1のステージ部材は、前記半導体チップの長さをLとしたときに該半導体チップの端部から中心部への0.05L〜0.1Lの幅の領域が含まれるように配置され、
    前記第2のステージ部材は、前記第1のステージ部材の間に配置される請求項1記載の接続方法。
  3. 前記第1のステージ部材は、SUS(Steel Special Use Stainless)であり、
    前記第2のステージ部材は、石英ガラス又はセラミックである請求項1又は2に記載の接続方法。
  4. 半導体素子と基板とを異方性導電フィルムを介して熱圧着させる接続装置において、
    前記半導体素子の端部が配置される第1のステージ部材と、前記半導体素子の中央部が配置される第2のステージ部材とから構成されるステージと、
    前記ステージを加熱する加熱部とを備え、
    前記第1のステージ部材の熱伝導率が15〜35W/(m・K)であり、前記第2のステージ部材の熱伝導率が1〜10W/(m・K)であり、前記第1のステージ部材と第2のステージ部材との熱伝導率の差が14W/(m・K)以上である接続装置。
JP2010103176A 2010-04-28 2010-04-28 接続方法及び接続装置 Expired - Fee Related JP5567893B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010103176A JP5567893B2 (ja) 2010-04-28 2010-04-28 接続方法及び接続装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010103176A JP5567893B2 (ja) 2010-04-28 2010-04-28 接続方法及び接続装置

Publications (2)

Publication Number Publication Date
JP2010166097A JP2010166097A (ja) 2010-07-29
JP5567893B2 true JP5567893B2 (ja) 2014-08-06

Family

ID=42581959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010103176A Expired - Fee Related JP5567893B2 (ja) 2010-04-28 2010-04-28 接続方法及び接続装置

Country Status (1)

Country Link
JP (1) JP5567893B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6043058B2 (ja) * 2011-11-07 2016-12-14 デクセリアルズ株式会社 接続装置、接続構造体の製造方法、チップスタック部品の製造方法及び電子部品の実装方法
JP6428087B2 (ja) * 2014-09-19 2018-11-28 日本電気株式会社 部品実装装置、搭載ステージおよび部品実装方法
JP6562792B2 (ja) * 2015-09-15 2019-08-21 デクセリアルズ株式会社 接着フィルム構造体、接着フィルム収容体、および接着フィルム構造体の仮貼り方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135235A (ja) * 1993-06-29 1995-05-23 Hitachi Ltd 加熱装置
JP4323657B2 (ja) * 2000-01-28 2009-09-02 オプトレックス株式会社 圧着装置
JP4801889B2 (ja) * 2004-08-09 2011-10-26 ソニーケミカル&インフォメーションデバイス株式会社 電気素子の接続方法及び加熱ヘッド
KR100713333B1 (ko) * 2006-01-04 2007-05-04 엘에스전선 주식회사 다층 이방성 도전 필름
JP2009123792A (ja) * 2007-11-13 2009-06-04 Toppan Printing Co Ltd リフロー板及び半導体装置の製造方法
JP4888482B2 (ja) * 2008-12-22 2012-02-29 日立化成工業株式会社 異方導電性接着剤組成物、それを用いた回路端子の接続方法及び接続構造体
JP4983872B2 (ja) * 2009-07-31 2012-07-25 カシオ計算機株式会社 ボンディング装置およびそれを用いたボンディング方法

Also Published As

Publication number Publication date
JP2010166097A (ja) 2010-07-29

Similar Documents

Publication Publication Date Title
KR101193735B1 (ko) 접착필름, 접속방법 및 접합체
US8486212B2 (en) Method and apparatus for mounting electric component
US20090230171A1 (en) Device for mounting electric component
KR101698720B1 (ko) 플렉시블 기판에 대한 휨 제어
JP2005307169A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2016225295A (ja) 異方導電性フィルム及び接続構造体
Zhang et al. Effects of acrylic adhesives property and optimized bonding parameters on Sn58Bi solder joint morphology for flex-on-board assembly
US8419888B2 (en) Method and apparatus for mounting electric component
JP5567893B2 (ja) 接続方法及び接続装置
JP2005264109A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP4916494B2 (ja) 圧着装置、圧着方法、および押圧板
JP5738013B2 (ja) 異方性導電フィルム、異方性導電フィルムの製造方法、電子部品の接続方法、異方性導電接続体
JP3405269B2 (ja) 実装方法
JP5712884B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
KR20070026057A (ko) 반도체소자 고정용 필름상 접착제, 그것을 이용한반도체장치, 및 그 반도체장치의 제조방법
KR20140031872A (ko) 접속 구조체의 제조 방법
JP3566680B2 (ja) 半導体装置の製造方法
US20100123258A1 (en) Low Temperature Board Level Assembly Using Anisotropically Conductive Materials
JP4045945B2 (ja) 実装方法
JP4518101B2 (ja) 実装方法
JP5925460B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP4641551B2 (ja) 半導体装置の製造方法
JPWO2007139101A1 (ja) 電子部品の実装構造
JP6783537B2 (ja) 接続体の製造方法
JP2004200230A6 (ja) 実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140620

R150 Certificate of patent or registration of utility model

Ref document number: 5567893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees