JP4916494B2 - 圧着装置、圧着方法、および押圧板 - Google Patents

圧着装置、圧着方法、および押圧板 Download PDF

Info

Publication number
JP4916494B2
JP4916494B2 JP2008242946A JP2008242946A JP4916494B2 JP 4916494 B2 JP4916494 B2 JP 4916494B2 JP 2008242946 A JP2008242946 A JP 2008242946A JP 2008242946 A JP2008242946 A JP 2008242946A JP 4916494 B2 JP4916494 B2 JP 4916494B2
Authority
JP
Japan
Prior art keywords
bonded
pressing
pressing part
covering sheet
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008242946A
Other languages
English (en)
Other versions
JP2010062504A (ja
Inventor
和隆 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemical and Information Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2008242946A priority Critical patent/JP4916494B2/ja
Application filed by Sony Chemical and Information Device Corp filed Critical Sony Chemical and Information Device Corp
Priority to EP09804657.6A priority patent/EP2309834B1/en
Priority to CN2009800004033A priority patent/CN101810067B/zh
Priority to PCT/JP2009/001901 priority patent/WO2010016170A1/ja
Priority to KR1020097025760A priority patent/KR20110039510A/ko
Priority to TW098119562A priority patent/TWI436700B/zh
Priority to US12/635,651 priority patent/US8296939B2/en
Publication of JP2010062504A publication Critical patent/JP2010062504A/ja
Priority to HK10109179.2A priority patent/HK1143023A1/xx
Application granted granted Critical
Publication of JP4916494B2 publication Critical patent/JP4916494B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75986—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83209—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736—Methods for applying liquids, e.g. spraying
    • H05K2203/074—Features related to the fluid pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、圧着装置、圧着方法、実装体および押圧板に関する。本発明は、特に、高さの相違する電子部品を基板に圧着実装する場合または裏面に電子部品が実装された基板に他の電子部品を圧着実装する場合においても、圧着部に均一な圧力を加えることができる圧着装置、圧着方法、実装体および押圧板に関する。
従来、圧着装置のヘッドまたは受け台にシリコンゴムなどのエラストマーを備えた圧着装置が報告されている（たとえば、特許文献１および特許文献２）。エラストマーを備えた圧着装置は、高さの異なる複数の電子部品を基板に対して一括圧着させることができるので、電子部品の凹凸のために従来の金属製のヘッドを使用できない場合にも用いることができる。エラストマーを備えた圧着装置を用いて圧着することにより、電子部品と基板との接続信頼性も向上する。
特開２００７−２２７６２２号公報 特許３９２１４５９号
しかし、最近、ファインピッチ接続が加速されるとともに、実装方法においてもファインピッチ接続に対応できる接続方法が期待されている。最近では、ＩＣの高密度実装が進み、基板電極の裏面に部品を備えた状態で、圧着工程に進む場合も多い。このような場合にも信頼性の高い接続の実現が期待される。
上記課題を解決するために、本発明の第１形態においては、第１押圧部と第２押圧部とを備え、前記第１押圧部および前記第２押圧部に挟まれた、第１被圧着物および第２被圧着物を押圧して、前記第１被圧着物と前記第２被圧着物とを圧着する圧着装置であって、前記第１押圧部または前記第２押圧部は、ダイラタンシー流体を有する圧着装置が提供される。
上記圧着装置において、前記第１押圧部または前記第２押圧部は、第１被圧着物または第２被圧着物を加熱する加熱部を有してよい。上記圧着装置において、前記第１押圧部および前記第２押圧部は、略水平に配され、前記第１押圧部は、前記ダイラタンシー流体を有し、前記第２押圧部は、前記第１押圧部より上方に配されてよい。上記圧着装置において、前記ダイラタンシー流体の上面を覆う被覆シートと、前記被覆シートを搬送する搬送部と、前記第１押圧部の端部に配され、前記ダイラタンシー流体が、前記被覆シートとともに搬送されることを抑制する摺り切り部とをさらに備え、前記第１押圧部は、前記被覆シートを介して、第１被圧着物または第２被圧着物を挟んでよい。
本発明の第２の形態においては、第１被圧着物および第２被圧着物を準備する段階と、前記第１被圧着物と前記第２被圧着物との相対的な位置関係を調整する段階と、前記第１被圧着物および前記第２被圧着物を、第１押圧部および第２押圧部の間に挟み、押圧する段階と、を備える圧着方法であって、前記第１押圧部または前記第２押圧部は、ダイラタンシー流体を有する圧着方法が提供される。上記圧着方法において、前記位置関係を調整する段階の後に、前記第１被圧着物と、異方性導電膜と、前記第２被圧着物とを、この順に配する段階をさらに備えてよい。
本発明の第３形態においては、第１電子部品と、第２電子部品とを備える実装体であって、前記第１電子部品と前記第２電子部品との相対的な位置関係を調整して、前記第１電子部品および前記第２電子部品を、少なくとも一方がダイラタンシー流体を有する第１押圧部および第２押圧部の間に挟み、押圧して得られた実装体が提供される。
本発明の第４の形態においては、第１電子部品と、異方性導電膜と、第２電子部品とを備える実装体であって、前記第１電子部品と前記第２電子部品との相対的な位置関係を調整して、前記第１電子部品と、前記異方性導電膜と、前記第２電子部品とをこの順に配して、前記第１電子部品および前記第２電子部品を、少なくとも一方がダイラタンシー流体を有する第１押圧部および第２押圧部の間に挟み、押圧して得られた実装体が提供される。
本発明の第５の形態においては、基板と、前記基板に実装される複数の電子部品とを備える実装体であって、前記複数の電子部品は、第１電子部品、第２電子部品および第３電子部品を、前記基板の主面に略平行な方向に、この順に有し、前記基板の主面に略垂直な方向における、前記第１電子部品および第３電子部品と、前記第２電子部品との距離の最大値は、１ｍｍ以上であり、前記基板の主面に略平行な方向における、前記第１電子部品と前記第３電子部品との距離の最小値は、０．８ｍｍ以下である実装体が提供される。
本発明の第６の形態においては、ダイラタンシー流体と、前記ダイラタンシー流体を保持する基台とを備える、複数の電子部品を圧着して電気的に結合する圧着装置に用いられる押圧板が提供される。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本実施形態の圧着装置１００の一例を示す。圧着装置１００は、基板に複数の電子部品を圧着して基板と電子部品とを電気的に結合する。なお、本明細書において「電子部品」の文言には「配線基板」を含むものとする。配線基板は、ガラスエポキシ、ベーク板等の絶縁板またはポリイミド等フレキシブル絶縁シートに銅箔等導電膜の配線を有するものが例示できる。図１において重力方向を下方向として記載する。
圧着装置１００は、下部押圧部１０２、上部押圧部１０４、可動部１０６、被覆シート１０８、搬送部１１０、電源１１１、制御部１１２および押え部材１１４を備える。下部押圧部１０２は、ダイラタンシー流体１１６、基台１１８および加熱部１２０を有する。
下部押圧部１０２は、第１押圧部の一例であってよく、圧着装置１００に用いられる押圧板として機能する。下部押圧部１０２に有するダイラタンシー流体１１６は、せん断応力（ずり応力）がかかると液体状態から固体状態に変化する物質であってよい。小さいせん断応力であれば流動性を帯びるが、せん断応力が大きくなれば固体状になるので、被圧着物の形状に合わせて変形することができるとともに、被圧着物の受け台にもなり得る。ダイラタンシー流体１１６は、粒径のそろった粉体であり、真球度が１．５μｍ以下、平均粒径が０．０５μｍ〜３０μｍの粉体であることが好ましい。真球度は、ＪＩＳ Ｂ １５０１に規定される玉軸受用鋼球の測定方法により測定できる。
ダイラタンシー流体１１６は、緩やかに加圧した場合には被圧着物の形状に応じて接触面の形状が変化する一方、加圧力を適切に選択すれば適度に固まり加圧力に対する抗力を生じる。よって、ダイラタンシー流体１１６は、被圧着物の全体をダイラタンシー流体１１６に沈み込ませることなく、被圧着物に均一な圧力を加えることができる。
基台１１８は、ダイラタンシー流体１１６を保持する。基台１１８は、ダイラタンシー流体１１６を受け台として機能する状態に保てればよく、ダイラタンシー流体１１６を劣化させることなくダイラタンシー流体１１６により劣化しない材料、たとえば金属であればよい。基台１１８は、端部に擦り切り部１２２を含んでよい。擦り切り部１２２は、被覆シート１０８が押え部材１１４により押さえつけられ、被覆シート１０８を交換するときの搬送により、ダイラタンシー流体１１６が被覆シート１０８とともに搬送されることを抑制する。
加熱部１２０は、被圧着物を加熱する。加熱部１２０は、たとえば抵抗加熱によるヒーター、ランプ加熱によるハロゲンランプであってよい。加熱部１２０は、電源１１１により電力が供給され、電源１１１は制御部１１２により制御される。本実施形態では、加熱部１２０は、基台１１８の内部に配置され、ダイラタンシー流体１１６を介して被圧着物を加熱する。あるいは、加熱部１２０は、ダイラタンシー流体１１６の内部に配置され、ダイラタンシー流体１１６を介して被圧着物を加熱してもよい。この場合、ダイラタンシー流体１１６は耐熱性を備える必要がある。加熱部１２０を下部押圧部１０２に備えるので、上部押圧部１０４に加熱部を備える必要がなく、上部押圧部１０４の機構を簡略化できる。上部押圧部１０４が上下移動する場合、機構の簡略化のメリットは大きい。
上部押圧部１０４は、第２圧着部の一例であってよく、可動部１０６によって上下方向に移動する。上部押圧部１０４は、たとえば金属等の非弾性体、または、エラストマー等の弾性体であってよい。上部押圧部１０４は、下部押圧部１０２よりも上方に配され、下部押圧部１０２および上部押圧部１０４は、略水平に配される。下部押圧部１０２および上部押圧部１０４は、下部押圧部１０２および上部押圧部１０４に挟まれた被圧着物を押圧して、被圧着物を圧着する。
被圧着物である基板の裏面に既に電子部品が実装されている場合、上部押圧部１０４は、基板の裏面に実装されている電子部品の形状に応じた凹凸を有してもよい。なお、本実施の形態では、下部押圧部１０２に加熱部１２０を有するが、下部押圧部１０２または上部押圧部１０４のいずれに加熱部１２０を有してもよい。上部押圧部１０４に加熱部を備えない場合は、上部押圧部１０４の押圧面に耐熱性の乏しいエラストマー材を採用できる。エラストマー材を用いることにより被圧着物に凹凸があった場合にも被圧着物を均一に押圧することができる。下部押圧部１０２または上部押圧部１０４は、冷却部を有してもよい。
可動部１０６は、上部押圧部１０４を上下方向に可動する。可動部１０６が上部押圧部１０４を下方向に可動することにより、下部押圧部１０２および上部押圧部１０４が被圧着物を挟んで、被圧着物を押圧する。
被覆シート１０８は、ダイラタンシー流体１１６の上面を覆う。ダイラタンシー流体１１６と電子部品との間に被覆シート１０８を挿入することにより、被圧着物である電子部品へのダイラタンシー粉体の付着を防止できる。下部押圧部１０２は、被覆シート１０８を介して上部押圧部１０４とともに被圧着物を挟み、被覆シート１０８は、被圧着物の形状に応じて延びる。被覆シート１０８は、被圧着物の形状に応じて延びることができ、かつ破れないような材料および厚さを選択できる。たとえば、ポリテトラフルオロエチレン（ＰＴＦＥ）シートが例示でき、厚さは０．０５ｍｍが例示できる。被覆シート１０８は、圧着操作毎に交換してもよく、この場合、たとえば図面上の矢印Ａ１の方向に長いシート状であってよい。
搬送部１１０は、被覆シート１０８をたとえば矢印Ａ２方向に巻き取ることにより搬送する。搬送部１１０は、圧着毎にダイラタンシー流体１１６の上面を覆う被覆シート１０８を交換してよい。交換する場合に、擦り切り部１２２は、ダイラタンシー流体１１６が、被覆シート１０８とともに搬送されることを抑制する。
制御部１１２は、可動部１０６、搬送部１１０および電源１１１の動作を制御する。図１において制御部１１２は、可動部１０６および搬送部１１０の一方と接続しているが、制御部１１２と接続されていない可動部１０６および搬送部１１０の他方の動作も制御している。
図２は、圧着工程における実装体の断面例を示す。基板２０２は、第１被圧着物の一例であってよい。基板２０２は、主面に略平行な方向に、第１電子部品２０６、第２電子部品２１０および第３電子部品２１４が配される。基板２０２は、たとえばプラスチック、高分子フィルム、シリコン基板、ガラス、これらが積層されたものであってよい。基板２０２は、基板２０２と他の電子部品などとを電気的に接続する導電部２０４を有してよい。
第１電子部品２０６は、第２被圧着物の一例であってよい。第１電子部品２０６は、基板２０２などに接合されて機能する。第１電子部品２０６は、第１電子部品２０６と基板２０２などとを電気的に接続する導電部２０８を有してよい。
第２電子部品２１０は、第２被圧着物の一例であってよい。第２電子部品２１０は、基板２０２などに接合されて機能する。第２電子部品２１０は、第２電子部品２１０と基板２０２などとを電気的に接続する導電部２１２を有してよい。
第３電子部品２１４は、第２被圧着物の一例であってよい。第３電子部品２１４は、基板２０２などに接合されて機能する。第３電子部品２１４は、第３電子部品２１４と基板２０２などとを電気的に接続する導電部２１６を有してよい。
第１電子部品２０６、第２電子部品２１０および第３電子部品２１４は、半田によるボール状電極をディスペンサで格子状に並べたＢａｌｌ ｇｒｉｄ ａｒｒａｙ（ＢＧＡ）またはＢＧＡのボール状電極の代わりに平面電極パッドを格子状に並べたＬａｎｄ ｇｒｉｄ ａｒｒａｙ（ＬＢＡ）であってよい。基板２０２の主面に略垂直な方向における、第１電子部品２０６および第３電子部品２１４と、第２電子部品２１０との距離の最大値は、１ｍｍ以上、たとえば１ｍｍ〜１．５ｍｍであってよい。
基板２０２の主面に平行な方向における、第１電子部品２０６と第２電子部品２１０との距離の最小値および第２電子部品２１０と第３電子部品２１４との距離の最小値は、０．０５ｍｍ程度であってよい。基板２０２の主面に略平行な方向における、第２電子部品２１０の幅が０．２ｍｍである場合、第１電子部品２０６と第３電子部品２１４との距離は、０．３ｍｍ程度にすることができ、たとえば、０．３ｍｍ〜０．８ｍｍにすることができる。ただし、幅の最小値が０．２ｍｍ未満の電子部品が実現できた場合は、基板２０２の主面に略平行な方向における、第１電子部品２０６と第３電子部品２１４との距離の最小値は０．３ｍｍよりも小さい値にすることができる。
異方性導電膜２２０は、加圧および加熱されることにより、たとえば基板２０２と、第１電子部品２０６、第２電子部品２１０および第３電子部品２１４とを電気的および物理的に接合することができる。異方性導電膜２２０は、被圧着部材を圧着したときに、被圧着部材間を結着樹脂２２２で満たすのに十分な厚みを有すればよい。異方性導電膜２２０は、接着剤として機能する結着樹脂２２２と、結着樹脂２２２に分散された導電性粒子２２４とを有すればよい。異方性導電膜２２０は、たとえば異方性導電性フィルム（ＡＣＦ）および異方性導電性ペースト（ＡＣＰ）であってよい。
異方性導電膜２２０は、基板２０２と、第１電子部品２０６、第２電子部品２１０および第３電子部品２１４との間で加圧されることにより押し潰されて、導電性粒子２２４が基板２０２と第１電子部品２０６、第２電子部品２１０および第３電子部品２１４とを電気的に接続する。異方性導電膜２２０は、基板２０２と第１電子部品２０６、第２電子部品２１０および第３電子部品２１４との間で加熱されると、結着樹脂２２２が硬化することにより、基板２０２と第１電子部品２０６、第２電子部品２１０および第３電子部品２１４とを物理的に接合する。基板２０２と、第１電子部品２０６、第２電子部品２１０および第３電子部品２１４との間には、異方性導電膜２２０に代えて、導電性粒子の混在しないエポキシ樹脂フィルム等のＮＣＦ接続ができる部材を配してもよい。
図２は、基板２０２ならびに第１電子部品２０６、第２電子部品２１０および第３電子部品２１４を準備する段階と、基板２０２と第１電子部品２０６、第２電子部品２１０および第３電子部品２１４との相対的な位置関係を調整する段階と、基板２０２と、異方性導電膜２２０と、第１電子部品２０６、第２電子部品２１０および第３電子部品２１４とを、この順に配する段階とを経た状態を示している。
図３は、圧着工程における実装体の断面例を示す。図３は、基板２０２ならびに第１電子部品２０６、第２電子部品２１０および第３電子部品２１４を、下部押圧部１０２および上部押圧部１０４の間に挟み、押圧する段階を示す。実装体３００は、ダイラタンシー流体１１６を有する下部押圧部１０２および上部押圧部１０４の間に挟み、加圧および加熱することにより得られる。
図４は、他の圧着工程における実装体の断面例を示す。基板２０２が有する導電部４０２は、導電性を有しており、基板２０２と他の電子部品などとを電気的に接続する。フレキシブルプリント回路４０４は、第１被圧着物および第２被圧着物の一例であってよい。フレキシブルプリント回路４０４は、たとえば１２μｍ〜５０μｍの厚みを有するフィルム状の絶縁体を基材としてもよい。フレキシブルプリント回路４０４は、フレキシブルプリント回路４０４と基板２０２などとを電気的に接続する導電膜４０６有してもよい。導電膜４０６は、たとえば銅であってよい。
図４は、基板２０２およびフレキシブルプリント回路４０４を準備する段階、基板２０２とフレキシブルプリント回路４０４との相対的な位置関係を調整する段階および基板２０２と、異方性導電膜２２０と、フレキシブルプリント回路４０４とを、この順に配する段階を経た状態を示す。
図５は、他の圧着工程における実装体の断面例を示す。図５は、基板２０２およびフレキシブルプリント回路４０４を、下部押圧部１０２および上部押圧部１０４の間に挟み、押圧する段階を示す。実装体５００は、ダイラタンシー流体１１６を有する下部押圧部１０２および上部押圧部１０４の間に挟み、加圧および加熱することにより得られる。
図６は、本実施形態の圧着装置６００の変更例の概要を示す。圧着装置６００に備わる上部押圧部６０２は、ダイラタンシー流体６０４、被覆バッグ６０６および基台６０８を有してよい。
ダイラタンシー流体６０４は、ダイラタンシー流体１１６と同様に作成されてよい。被覆バッグ６０６は、第１実施形態の被覆シート１０８と同様の材料で作成される袋状の部材であってよい。被覆バッグ６０６は、ダイラタンシー流体６０４が袋内部に封入され、ダイラタンシー流体６０４を袋外部に漏らさなければよい。基台６０８は、第１実施形態の基台１１８と同様に、ダイラタンシー流体６０４が上部押圧部６０２として機能する状態に保てばよい。
図７は、圧着装置６００を用いた圧着工程における実装体の断面例を示す。基板２０２が有する導電部７０２は、導電性を有しており、基板２０２と他の電子部品などとを電気的に接続する。電子部品７０４は、第１被圧着物および第２被圧着物の一例であってよい。電子部品７０４は、基板２０２に接合されて機能する。電子部品７０４は、電子部品７０４と基板２０２などとを電気的に接続する導電部７０６を有してよい。
図７は、圧着装置６００を用いた圧着工程において、基板２０２および複数の電子部品７０４を準備する段階、基板２０２と複数の電子部品７０４との相対的な位置関係を調整する段階および基板２０２と、異方性導電膜２２０と、複数の電子部品７０４とを、この順に配する段階を経た状態を示す。
図８は、圧着装置６００を用いた圧着工程の実装体の断面例を示す。図８は、基板２０２および複数の電子部品７０４を、下部押圧部１０２および上部押圧部６０２の間に挟み、押圧する段階を示す。実装体８００は、ダイラタンシー流体１１６を有する下部押圧部１０２およびダイラタンシー流体６０４を有する上部押圧部６０２の間に挟み、加圧および加熱することにより得られる。
図９は、実施例１の実装体３００の断面例を示す。実装体３００は、基板２０２と、第１電子部品２０６、第２電子部品２１０および第３電子部品２１４とを圧着して作成した。耐熱性ガラス基材エポキシ樹脂積層板を、基板２０２として準備した。耐熱性ガラス基材エポキシ樹脂積層を材料にした、３×２ｍｍ２の表面積および１．３５ｍｍの高さを有するダミー素子を、第１電子部品２０６および第３電子部品２１４として準備した。０．３５ｍｍの高さを有する１００５サイズ０Ωジャンパ抵抗体を第２電子部品２１０として準備した。第２電子部品２１０の幅は０．５ｍｍである。異方性導電膜２２０としてＡＣＦを準備した。
基台１１８として砂充填受け台を用い、ダイラタンシー流体１１６として砂を用いた。砂を砂充填受け台に充填して、下部押圧部１０２とした。砂充填受け台に充填した砂の平均粒径は０．２５ｍｍであった。上部押圧部１０４として金属ヘッドを用いた。
耐熱性ガラス基材エポキシ樹脂積層板と、ダミー素子および０Ωジャンパ抵抗体との相対的な位置関係を調整して、耐熱性ガラス基材エポキシ樹脂積層板と、ＡＣＦと、ダミー素子および０Ωジャンパ抵抗体とを、この順に配した。耐熱性ガラス基材エポキシ樹脂積層板ならびにダミー素子および０Ωジャンパ抵抗体を、砂充填受け台および金属ヘッドの間に挟み、１８０℃の温度かつ２ＭＰａの圧力で２０秒間熱圧着して、実装体３００を作成した。比較例１として、下部押圧部１０２としてセラミック製受け台を用い、上部押圧部１０４として弾性体を用いて、実施例１と同様の条件で熱圧着して実装体を作成した。
ダミー素子と０Ωジャンパ抵抗体との高さ差を、１．０ｍｍに調整した場合と、１．５ｍｍに調整した場合とについて、０Ωジャンパ抵抗体の導通接触抵抗を評価した。ダミー素子と０Ωジャンパ抵抗体との高さ差Ｈは、図９の矢印Ｈで示される。
Figure 0004916494
表１は、実施例１の実装体３００および比較例１の実装体の導通接触抵抗の評価結果を示す。「○」は、導通接触抵抗が０．２Ω以下であり導通できると判断した場合、「×」は、導通接触抵抗が０．２Ωを超えており、導通できないと判断した場合を示している。
ダミー素子（第１電子部品２０６および第３電子部品２１４）と０Ωジャンパ抵抗体（第２電子部品２１０）との高さ差Ｈを１．０ｍｍに調整した場合、ダミー素子の間隔Ｄ１を１．３ｍｍすなわちダミー素子と０Ωジャンパ抵抗体との間隔を０．４ｍｍまで開けないと比較例１においては導通しない。これに対し、実施例１では、ダミー素子の間隔Ｄ１を０．９ｍｍすなわちダミー素子と０Ωジャンパ抵抗体との間隔を０．２ｍｍまで狭くしても導通した。ダミー素子と０Ωジャンパ抵抗体との高さ差Ｈを１．５ｍｍに調整した場合、ダミー素子の間隔Ｄ１を１．５ｍｍすなわちダミー素子と０Ωジャンパ抵抗体との間隔を０．５ｍｍまで開けないと比較例１においては導通しないのに対し、実施例１では、ダミー素子の間隔Ｄ１を０．９ｍｍすなわちダミー素子と０Ωジャンパ抵抗体との間隔を０．２ｍｍまで狭くしても導通した。表１の評価結果は、本実施形態の技術を適用すると、実装体に圧着する部品の圧着不良を防ぐことができることを示している。
２００μｍピッチで導電部を有する、耐熱性ガラス基材エポキシ樹脂を積層したＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）基板を、基板２０２として準備した。基板２０２の下面には、１００５サイズの抵抗体を接合した。２００μｍピッチで導電部を有するフレキシブルプリント回路をフレキシブルプリント回路４０４として準備した。
フェノキシ樹脂（ＰＫＨＨ、ユニオンカーバイト社製）３０質量部、液状エポキシ樹脂（ＥＰ８２８、ジャパンエポキシレジン社製）１０質量部、シランカップリング剤（Ａ−１８７、モメンティブ・パフォーマンス・マテリアルズ社製）１質量部、ゴム成分（ＳＧ８０Ｈ、ナガセケムテックス社製）１０質量部、導電性粒子（Ｎｉ−Ａｕメッキφ５μｍ、ソニーケミカル＆インフォメーションデバイス社製）９質量部、硬化剤（ＨＸ３９４１ＨＰ、旭化成ケミカルズ社製）４０質量部にトルエンを加え、固形分５０％の樹脂液に調整し、バーコーターを用いて剥離ＰＥＴフィルム（ソニーケミカル＆インフォメーションデバイス社製）に塗布した後８０℃のオーブンで溶媒を乾燥させ、厚さ２０μｍの異方性導電膜２２０として準備した。
基台１１８として砂充填受け台を用い、ダイラタンシー流体１１６として砂を用いた。砂を砂充填受け台に充填して、下部押圧部１０２とした。砂充填受け台に充填した砂の平均粒径は０．２５ｍｍであった。上部押圧部１０４として金属ヘッドを用いた。
ＴＥＧ基板と、フレキシブルプリント回路との相対的な位置関係を調整して、ＴＥＧ基板と、異方性導電膜２２０と、フレキシブルプリント回路とを、この順に配した。ＴＥＧ基板およびフレキシブルプリント回路を、砂充填受け台および金属ヘッドの間に挟み、１９０℃の温度かつ３ＭＰａの圧力で１０秒間熱圧着して、実装体５００を作成した。比較例２として、下部押圧部１０２としてラバー受台を用い、上部押圧部１０４として金属ヘッドを用いて、実施例２と同様の条件で熱圧着して実装体を作成した。比較例３として、下部押圧部１０２として、基板２０２の下面に接合された１００５Ｒサイズの抵抗体の形状に応じた凹凸を有した掘り込み受台を用い、上部押圧部１０４として金属ヘッドを用いて、実施例２と同様の条件で熱圧着して実装体を作成した。比較例４として、下面に電子部品が接合されていないＴＥＧ基板にフレキシブルプリント回路を熱圧着して実装体を作成した。
８５℃の温度および８５％ＲＨの湿度の高温高湿の状況下で、１０００ｈｒの期間エージングをした。実施例２、比較例２、比較例３および比較例４の実装体の基板とフレキシブルプリント回路との導通抵抗を評価した。導通抵抗の評価は、４端子プロービングを用いて行った。
図１０は、実施例２、比較例２、比較例３および比較例４の評価結果を示す。比較例２および比較例３は、エージング時間が経過するに従い、導通抵抗が増大した。すなわち、比較例２および比較例３の実装体は、電気的な接続が不安定であった。一方、実施例２は、エージング時間が経過したときの導通抵抗の増大を、比較例４と同程度に抑制できた。実施例２の評価結果は、本実施形態の技術の適用により、実装体の電気的な接続を安定させることができることを示している。
上記の実施形態では、いわゆるフェイスダウン方式の圧着装置１００および圧着装置６００を説明した。しかし圧着装置１００および圧着装置６００は、フェイスダウン方式に限られず、たとえば複数の電子装置が基板２０２の上側に配置された状態で押圧するフェイスアップ方式を採用してもよい。また、下部押圧部１０２および上部押圧部１０４を水平方向に対向させて配置して、基板を垂直に立てた状態で押圧する方式を採用してもよい。
以上、本発明を、実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
本実施形態の圧着装置１００の概要を示す。 実装体３００の圧着工程における断面例を示す。 実装体３００の圧着工程における断面例を示す。 実装体５００の圧着工程における断面例を示す。 実装体５００の圧着工程における断面例を示す。 本実施形態の変形例の圧着装置６００の概要を示す。 実装体８００の圧着工程における断面例を示す。 実装体８００の圧着工程における断面例を示す。 実施例１の実装体３００の断面例を示す。 実施例２の評価結果を示す。
符号の説明
１００ 圧着装置
１０２ 下部押圧部
１０４ 上部押圧部
１０６ 可動部
１０８ 被覆シート
１１０ 搬送部
１１１ 電源
１１２ 制御部
１１４ 押え部材
１１６ ダイラタンシー流体
１１８ 基台
１２０ 加熱部
１２２ 擦り切り部
２０２ 基板
２０４ 導電部
２０６ 第１電子部品
２０８ 導電部
２１０ 第２電子部品
２１２ 導電部
２１４ 電子部品
２１６ 導電部
２２０ 異方性導電膜
２２２ 結着樹脂
２２４ 導電性粒子
３００ 実装体
４０２ 導電部
４０４ フレキシブルプリント回路
４０６ 導電膜
５００ 実装体
６００ 圧着装置
６０２ 上部押圧部
６０４ ダイラタンシー流体
６０６ 被覆バッグ
６０８ 基台
７０２ 導電部
７０４ 電子部品
７０６ 導電部
８００ 実装体

Claims (8)

  1. ダイラタンシー流体を有する第１押圧部と、
    前記第１押圧部より上方に配される第２押圧部と、
    前記ダイラタンシー流体の上面を覆う被覆シートと、
    前記被覆シートを搬送する搬送部と、
    前記第１押圧部の端部に配され、前記ダイラタンシー流体が、前記被覆シートとともに搬送されることを抑制する摺り切り部と、
    を備え、
    前記第１押圧部および前記第２押圧部は、略水平に配され、
    前記第１押圧部は、前記被覆シートを介して、第１被圧着物または第２被圧着物を挟み、
    前記第１押圧部および前記第２押圧部に挟まれた、第１被圧着物および第２被圧着物を押圧して、前記第１被圧着物と前記第２被圧着物とを圧着する、
    圧着装置。
  2. ダイラタンシー流体を有する第１押圧部と、
    前記第１押圧部より上方に配される第２押圧部と、
    前記ダイラタンシー流体の上面を覆う被覆シートと、
    前記被覆シートを搬送する搬送部と、
    前記第１押圧部の端部に配され、前記ダイラタンシー流体が、前記被覆シートとともに搬送されることを抑制する摺り切り部と、
    を備え、
    前記第１押圧部および前記第２押圧部は、略水平に配され、
    前記第１押圧部は、前記被覆シートを介して、第１被圧着物または第２被圧着物を挟み、
    前記第１押圧部および前記第２押圧部に挟まれた、第１被圧着物および第２被圧着物を押圧して、前記第１被圧着物と前記第２被圧着物とを圧着することにより、前記第１被圧着物の導電部と前記第２被圧着物の導電部とを電気的に接続する、
    圧着装置。
  3. 前記第１押圧部または前記第２押圧部は、前記第１被圧着物または前記第２被圧着物を加熱する加熱部を有する、
    請求項１または請求項２に記載の圧着装置。
  4. 第１被圧着物および第２被圧着物を準備する段階と、
    前記第１被圧着物と前記第２被圧着物との相対的な位置関係を調整する段階と、
    前記第１被圧着物および前記第２被圧着物を、被覆シートを介して第１押圧部および第２押圧部の間に挟み、押圧し、前記第１被圧着物と前記第２被圧着物とを圧着する段階と、
    前記被覆シートを搬送する段階と、
    を備える圧着方法であって、
    前記第１押圧部および第２押圧部は、略水平に配され、
    前記第１押圧部は、ダイラタンシー流体を有し、
    前記第２押圧部は、前記第１押圧部より上方に配され、
    前記被覆シートは、前記ダイラタンシー流体の上面を覆い、
    前記被覆シートを搬送する段階は、前記第１押圧部の端部に配された摺り切り部が、前記被覆シートとともに前記ダイラタンシー流体が搬送されることを抑制する段階を含む、
    圧着方法。
  5. 第１被圧着物および第２被圧着物を準備する段階と、
    前記第１被圧着物と前記第２被圧着物との相対的な位置関係を調整する段階と、
    前記第１被圧着物および前記第２被圧着物を、被覆シートを介して第１押圧部および第２押圧部の間に挟み、押圧し、前記第１被圧着物の導電部と前記第２被圧着物の導電部とを電気的に接続する段階と、
    前記被覆シートを搬送する段階と、
    を備える圧着方法であって、
    前記第１押圧部および第２押圧部は、略水平に配され、
    前記第１押圧部は、ダイラタンシー流体を有し、
    前記第２押圧部は、前記第１押圧部より上方に配され、
    前記被覆シートは、前記ダイラタンシー流体の上面を覆い、
    前記被覆シートを搬送する段階は、前記第１押圧部の端部に配された摺り切り部が、前記被覆シートとともに前記ダイラタンシー流体が搬送されることを抑制する段階を含む、
    圧着方法。
  6. 前記第１押圧部または前記第２押圧部は、前記第１被圧着物または前記第２被圧着物を加熱する加熱部を有し、
    前記第１被圧着物および前記第２被圧着物を、被覆シートを介して第１押圧部および第２押圧部の間に挟み、押圧する段階は、前記第１被圧着物および前記第２被圧着物を、被覆シートを介して第１押圧部および第２押圧部の間に挟み、押圧および加熱する段階を含む、
    請求項４または請求項５に記載の圧着方法。
  7. 前記位置関係を調整する段階の後に、
    前記第１被圧着物と、異方性導電膜と、前記第２被圧着物とを、この順に配する段階を、さらに備える、
    請求項４から請求項６までの何れか一項に記載の圧着方法。
  8. ダイラタンシー流体と、
    前記ダイラタンシー流体を保持する基台と、
    前記ダイラタンシー流体の上面を覆う被覆シートと、
    前記基台の端部に配され、前記ダイラタンシー流体が前記被覆シートとともに搬送されることを抑制する摺り切り部と、
    を備え、
    複数の電子部品を圧着して電気的に結合する圧着装置に用いられる押圧板。
JP2008242946A 2008-08-08 2008-09-22 圧着装置、圧着方法、および押圧板 Expired - Fee Related JP4916494B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2008242946A JP4916494B2 (ja) 2008-08-08 2008-09-22 圧着装置、圧着方法、および押圧板
CN2009800004033A CN101810067B (zh) 2008-08-08 2009-04-24 压接装置、压接方法、实装体及按压板
PCT/JP2009/001901 WO2010016170A1 (ja) 2008-08-08 2009-04-24 圧着装置、圧着方法、実装体および押圧板
KR1020097025760A KR20110039510A (ko) 2008-08-08 2009-04-24 압착 장치, 압착 방법, 실장체 및 압압판
EP09804657.6A EP2309834B1 (en) 2008-08-08 2009-04-24 Compression bonding device, compression bonding method and pressing plate
TW098119562A TWI436700B (zh) 2008-08-08 2009-06-11 Crimping device, crimping method, structure and pressing plate
US12/635,651 US8296939B2 (en) 2008-08-08 2009-12-10 Mounting method using dilatancy fluid
HK10109179.2A HK1143023A1 (en) 2008-08-08 2010-09-26 Compression bonding device, compression bonding method, package and pressurizing plate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008206217 2008-08-08
JP2008206217 2008-08-08
JP2008242946A JP4916494B2 (ja) 2008-08-08 2008-09-22 圧着装置、圧着方法、および押圧板

Publications (2)

Publication Number Publication Date
JP2010062504A JP2010062504A (ja) 2010-03-18
JP4916494B2 true JP4916494B2 (ja) 2012-04-11

Family

ID=41663399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008242946A Expired - Fee Related JP4916494B2 (ja) 2008-08-08 2008-09-22 圧着装置、圧着方法、および押圧板

Country Status (8)

Country Link
US (1) US8296939B2 (ja)
EP (1) EP2309834B1 (ja)
JP (1) JP4916494B2 (ja)
KR (1) KR20110039510A (ja)
CN (1) CN101810067B (ja)
HK (1) HK1143023A1 (ja)
TW (1) TWI436700B (ja)
WO (1) WO2010016170A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109046A (ja) * 2009-11-20 2011-06-02 Sony Chemical & Information Device Corp 実装装置および電子モジュールの製造方法
JP6041463B2 (ja) * 2009-12-25 2016-12-07 デクセリアルズ株式会社 エポキシ樹脂組成物及びそれを用いた接合体の製造方法、並びに接合体
DE102010039749A1 (de) * 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur Bestückung einer Leiterplatte mit mehreren Bauteilen und elektrische Schaltung mit einer Leiterplatte und darauf montierten mehreren Bauteilen
CN112863732B (zh) * 2014-10-29 2023-01-17 迪睿合株式会社 连接结构体的制造方法、连接结构体以及导电材料
TWI581942B (zh) 2015-04-08 2017-05-11 韋僑科技股份有限公司 跨橋裝置與系統及其軟性電路元件跨橋方法
TWI681701B (zh) * 2018-09-03 2020-01-01 活躍科技股份有限公司 節能式壓板機
CN109335675A (zh) * 2018-11-09 2019-02-15 东莞市若渝电子科技有限公司 自动贴球顶机及其工作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3529117A (en) * 1969-09-11 1970-09-15 Argus Eng Co Soldering apparatus
JPH0690099A (ja) * 1992-06-09 1994-03-29 Ibiden Co Ltd 基板支持用治具
US5414298A (en) * 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
JPH08146451A (ja) * 1994-11-16 1996-06-07 Sony Corp 回路装置の製造装置
JPH10150297A (ja) * 1996-11-18 1998-06-02 Toyo Commun Equip Co Ltd 電子部品装着用サポート治具
JP2002017519A (ja) * 2000-07-06 2002-01-22 Toyo Tire & Rubber Co Ltd 均圧マット
JP2004322490A (ja) * 2003-04-25 2004-11-18 Konica Minolta Photo Imaging Inc 積層体の製造方法及び積層体の製造装置
JP3921459B2 (ja) * 2003-07-11 2007-05-30 ソニーケミカル＆インフォメーションデバイス株式会社 電気部品の実装方法及び実装装置
JP4274126B2 (ja) * 2005-01-18 2009-06-03 パナソニック株式会社 圧着装置および圧着方法
EP1845556A4 (en) * 2005-02-02 2010-02-10 Sony Chem & Inf Device Corp ATTACHING DEVICE FOR ELECTRICAL COMPONENTS
CN1307699C (zh) * 2005-03-14 2007-03-28 西安交通大学 基于压接互连技术的电力电子集成模块的制备方法
JP4925669B2 (ja) 2006-01-13 2012-05-09 ソニーケミカル＆インフォメーションデバイス株式会社 圧着装置及び実装方法
JP4832107B2 (ja) 2006-02-23 2011-12-07 ソニーケミカル＆インフォメーションデバイス株式会社 実装方法
JP2007294607A (ja) * 2006-04-24 2007-11-08 Sony Chemical & Information Device Corp 押圧ヘッド及び押圧装置
JP2008206217A (ja) 2007-02-16 2008-09-04 Yaskawa Electric Corp 半導体スイッチング素子の寿命監視回路を有する半導体電力変換装置
JP2008242946A (ja) 2007-03-28 2008-10-09 Toshiba Corp 電子機器およびキー押下判定方法

Also Published As

Publication number Publication date
TW201018329A (en) 2010-05-01
HK1143023A1 (en) 2010-12-17
JP2010062504A (ja) 2010-03-18
EP2309834A1 (en) 2011-04-13
US8296939B2 (en) 2012-10-30
TWI436700B (zh) 2014-05-01
EP2309834B1 (en) 2015-02-25
KR20110039510A (ko) 2011-04-19
CN101810067A (zh) 2010-08-18
WO2010016170A1 (ja) 2010-02-11
EP2309834A4 (en) 2011-09-14
CN101810067B (zh) 2013-07-10
US20100085723A1 (en) 2010-04-08

Similar Documents

Publication Publication Date Title
JP4916494B2 (ja) 圧着装置、圧着方法、および押圧板
KR101886909B1 (ko) 이방성 도전 접속 재료, 접속 구조체, 접속 구조체의 제조 방법 및 접속 방법
EP2224473A1 (en) Method and apparatus for mounting electric component
US20120222808A1 (en) Mounting device and method for manufacturing electronic module
KR102028384B1 (ko) 접속 장치, 접속 구조체의 제조 방법, 칩 스택 부품의 제조 방법 및 전자 부품의 실장 방법
JP2010067922A (ja) 熱圧着装置及び電気部品の実装方法
JP2006352166A (ja) マルチチップ実装法
WO2001071854A1 (en) Electrical connection material and electrical connection method
JP5113390B2 (ja) 配線間接続方法
JP5608504B2 (ja) 接続方法及び接続構造体
JP6257303B2 (ja) 接続体の製造方法、接続方法、及び接続体
JP4378788B2 (ja) Ｉｃチップの接続方法
JP6783537B2 (ja) 接続体の製造方法
JP6562750B2 (ja) 電子部品、接続体、接続体の製造方法、電子部品の接続方法、緩衝材
JP6434210B2 (ja) 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
JP2013048300A (ja) 熱圧着装置及び電気部品の実装方法
JP6719529B2 (ja) 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
US20230070488A1 (en) Method for manufacturing connection body, and connection body
KR102471283B1 (ko) 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법
JP6177642B2 (ja) 接続フィルム、接続構造体、接続構造体の製造方法、接続方法
KR20110053838A (ko) 도전성 접착제, 이를 이용한 반도체의 실장방법 및 웨이퍼 레벨 패키지
JP2017203165A (ja) 接続フィルム、接続フィルムの製造方法、接続構造体、接続構造体の製造方法及び接続方法
JP2016039292A (ja) 電子部品、接続体、接続体の製造方法及び電子部品の接続方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees