JP5608504B2 - 接続方法及び接続構造体 - Google Patents

接続方法及び接続構造体 Download PDF

Info

Publication number
JP5608504B2
JP5608504B2 JP2010226439A JP2010226439A JP5608504B2 JP 5608504 B2 JP5608504 B2 JP 5608504B2 JP 2010226439 A JP2010226439 A JP 2010226439A JP 2010226439 A JP2010226439 A JP 2010226439A JP 5608504 B2 JP5608504 B2 JP 5608504B2
Authority
JP
Japan
Prior art keywords
anisotropic conductive
substrate
conductive film
electrode region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010226439A
Other languages
English (en)
Other versions
JP2011014931A (ja
Inventor
真己 内田
芳人 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to JP2010226439A priority Critical patent/JP5608504B2/ja
Publication of JP2011014931A publication Critical patent/JP2011014931A/ja
Application granted granted Critical
Publication of JP5608504B2 publication Critical patent/JP5608504B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Description

本発明は、電子部品と基板とを接続させる接続方法及びこの接続方法を用いて得られる接続構造体に関する。
近年の電気装置の小型化及び高性能化に伴い、半導体素子等の電子部品において電極のファインピッチ化が促進されている。電極がファインピッチに形成されている電子部品をフェースダウンで基板に接続する方法としては、フリップチップ実装法やマイクロバンプボンディング実装法等の実装法が挙げられる。
これらの実装法では、接続信頼性を高めること等を目的に、電子部品の電極(バンプ)と基板の電極との間に異方性導電フィルム(ACF:Anisotropic Conductive Film)を挟み込み、熱圧着により導電性粒子を押し潰し、電子部品と基板とを電気的に接続する。電極間にない導電性粒子は、異方性導電フィルムの絶縁性樹脂中に分散されており、電気的に絶縁した状態を維持している。すなわち、電極がある部分でのみ電気的導通が図られることになる。
例えば、特許文献1には、フリップチップ実装法やマイクロバンプボンディング実装法等の技術において、ボンディング装置を用いて電子部品の一種である半導体チップを回路基板に実装する技術が記載されている。
特許2754883号公報
このようなボンディング装置を用いた接続方法において、通常、異方性導電フィルム中の導電性粒子は、均一な分散状態であるのに対し、接続対象となる電子部品の電極は、ファインピッチに形成されており、この電極の配列状態は、局在的である。このため、接続構造体において、電極間の導通に関与しない導電性粒子が多数存在し、電極間における導電性粒子の粒子捕捉率が低下する。このように、接触不良を生じる等、導通状態が良好な接続構造体を実現することが困難となっている。
本発明は、このような従来の実情に鑑みて提案されたものであり、電極間の粒子捕捉率を向上させて良好な導通状態を実現する接続方法及びこの接続方法を用いて得られる接続構造体を提供することを目的とする。
前述の目的を達成するために、本発明の接続方法は、接着剤成分に導電性粒子が分散されてなる異方性導電フィルムを介して基板と電子部品とを接続する接続方法において、剥離フィルム上に異方性導電フィルムが積層されてなるフィルム積層体を基板と異方性導電フィルムとが対向するように基板上に配置する第1の配置工程と、押圧ヘッドを剥離フィルム上面に押し当ててフィルム積層体を押圧することにより基板と異方性導電フィルムとを仮圧着させる仮圧着工程と、剥離フィルムを異方性導電フィルムから剥離して異方性導電フィルム上に電子部品を配置する第2の配置工程と、異方性導電フィルムを介して基板と電子部品とを熱圧着させる本圧着工程とを有し、仮圧着工程では、押圧ヘッドにより、異方性導電フィルムにおける基板の一の電極領域以外の所定の領域上の位置を異方性導電フィルムにおける一の電極領域上の位置よりも深く押し込ませ、所定の領域には、他の電極領域が設けられ、一の電極領域は、他の電極領域の電極数よりも多くの電極が配列され且つ一の電極領域の電極ピッチは、他の電極領域の電極ピッチよりも狭小化されていることを特徴とする。
また、前述の目的を達成するために、本発明の接続構造体は、接着剤成分に導電性粒子が分散されてなる異方性導電フィルムを介して基板と電子部品とを接続してなる接続構造体において、剥離フィルム上に異方性導電フィルムが積層されてなるフィルム積層体を基板と異方性導電フィルムとが対向するように基板上に配置する第1の配置工程と、押圧ヘッドを剥離フィルム上面に押し当ててフィルム積層体を押圧することにより基板と異方性導電フィルムとを仮圧着させる仮圧着工程と、異方性導電フィルム上に電子部品を配置する第2の配置工程と、異方性導電フィルムを介して基板と電子部品とを熱圧着させる本圧着工程とを有し、仮圧着工程では、押圧ヘッドにより、異方性導電フィルムにおける基板の一の電極領域以外の所定の領域上の位置を異方性導電フィルムにおける一の電極領域上の位置よりも深く押し込ませ、所定の領域には、他の電極領域が設けられ、一の電極領域は、他の電極領域の電極数よりも多くの電極が配列され且つ一の電極領域の電極ピッチは、他の電極領域の電極ピッチよりも狭小化されている接続方法によって接続されることを特徴とする。
本発明によれば、基板と異方性導電フィルムとを仮圧着させる際、押圧ヘッドにより、異方性導電フィルムにおける基板の一の電極領域以外の所定の領域上の位置を一の電極領域上の位置よりも深く押し込ませる。これにより、導電性粒子を異方性導電フィルムにおける基板の出力電極領域上に偏在させ、一の電極領域上における電極間の粒子捕捉率を向上させて良好な導通状態を実現することが可能となる。
本実施の形態における接続方法を説明するための図である。 本実施の形態の接続方法で用いられるICチップの構成を示す概略平面図である。 従来の接続方法を説明するための図である。 押圧ヘッドのヘッド面を傾斜させて異方性導電フィルムを押圧した際の粒子捕捉率について説明するための概念図である。 本実施の形態の接続方法の処理工程の一例を示す図である。 本実施の形態の別の例を説明するための図である。 本実施の形態のさらに別の例を説明するための図である。
本発明の接続方法では、接着剤成分(バインダ)に導電性粒子が分散されてなる異方性導電フィルムにより基板と電子部品とを熱圧着させる。具体的に、異方性導電フィルムが剥離フィルム上に積層されてなるフィルム積層体を基板と異方性導電フィルムとが対向するように基板上に配置し、押圧ヘッドを剥離フィルム上面に押し当てて押圧する。これにより、基板と異方性導電フィルムとを仮圧着させる。その後、剥離フィルムを異方性導電フィルムから剥離する。そして、異方性導電フィルム上に電子部品を配置し、異方性導電フィルムを介して基板と電子部品とを熱圧着させる。
本発明の接続方法では、仮圧着の際、押圧ヘッドにより、異方性導電フィルムにおける基板の一の電極領域以外の所定の領域上の位置を異方性導電フィルムにおける一の電極領域上の位置よりも深く押し込ませる。これにより、一の電極領域上に導電性粒子を偏在させ、良好な導通状態を実現することが可能となる。ここで、所定の領域は、一の電極領域以外の領域であり、他の電極領域を形成してもよい。
以下、本発明の接続方法の具体的な実施の形態の一例(以下、「本実施の形態」という。)について、図面を参照しながら説明する。
本実施の形態における接続方法は、異方性導電フィルムを介して基板と電子部品の一例であるIC(Integrated Circuit)チップとを接続するものである。
図1は、本実施の形態における接続方法の概要を説明するための図である。本実施の形態における接続方法では、図1(a)に示すように、接着剤成分に導電性粒子242が分散されてなる異方性導電フィルム241が剥離フィルム243上に積層されてなるフィルム積層体24を用いる。具体的に、フィルム積層体24を基板21と異方性導電フィルム241とが対向するように基板21に配置し、基板21に異方性導電フィルム241を仮圧着させる。基板21には、前述の他の電極領域として、複数の入力電極を有する入力電極領域22が設けられている。また、基板21上には、前述の一の電極領域として、入力電極領域22と同一面積で比較した場合に入力電極領域22の入力電極数よりも多くの出力電極が配列されて出力電極ピッチが狭小化されている出力電極領域23が設けられている。
本実施の形態における接続方法では、仮圧着の際、押圧ヘッド25のヘッド面25aを基板21平面に対して入力電極領域22側に傾斜させる。この状態で、押圧ヘッド25を降下させてフィルム積層体24の剥離フィルム243上に押し当ててフィルム積層体24を押圧する。なお、押圧ヘッド25のヘッド面25aのサイズは、特に限定されない。
仮圧着の際、このように押圧ヘッド25を入力電極領域22側に傾斜させてフィルム積層体24を押圧する。これにより、仮圧着後の異方性導電フィルム241において出力電極領域23上の厚さが入力電極領域22上の厚さよりも厚くなる。このような押圧ヘッド25の押圧によって異方性導電フィルム241における出力電極領域23上の厚さと入力電極領域22上の厚さとの差に応じた量の接着剤成分が出力電極領域23側に流動する。この接着剤成分の流動に伴って導電性粒子242が出力電極領域23上に偏在される。その結果、異方性導電フィルム241において、出力電極領域23上の導電性粒子242の数が、入力電極領域22上の導電性粒子242の数よりも多くなる。
基板21に異方性導電フィルム241を仮圧着した後、剥離フィルム243を異方性導電フィルム241から剥離する。そして、図1(b)に示すように、異方性導電フィルム241上にICチップ10を配置する。ICチップ10は、例えば図2の概略平面図に示すように、複数の入力電極22aが一直線上に形成されてなる入力電極領域22を有する。また、ICチップ10は、この入力電極22aよりも平面の面積が小さい出力電極23aが千鳥模様で入力電極領域22よりもファインピッチに形成された出力電極領域23を有する。
すなわち、出力電極領域23では、入力電極領域22と同一面積で比較した場合、入力電極領域22の入力電極22aの数よりも多くの出力電極23aが配列されて出力電極23a間のピッチも狭小化されている。なお、入力電極領域22、出力電極領域23は、何れもこのような電極配列構成に限定されず、様々な電極配列構成とすることが可能である。このように、入力電極領域22を構成する入力電極22aは、出力電極23aよりも平面の面積が大きい。このため、入力電極領域22上には、異方性導電フィルム241における押圧ヘッド25によって最も深く押し込まれる位置を存在させるようにしてもよい。
異方性導電フィルム241上にICチップ10を配置した後、出力電極領域23上に導電性粒子242が偏在された異方性導電フィルム241を介してICチップ10を本圧着させる。このような接続方法により、出力電極領域12,23の電極間に多数の導電性粒子242を介在させることができ、その結果、出力電極領域12,23の電極間における導電性粒子242の粒子捕捉率を向上させることが可能となる。
基板21に異方性導電フィルム241を仮圧着させる際、仮に、図3(a)に示すように、押圧ヘッド25のヘッド面25aが基板21平面に対して垂直になるように押圧ヘッド25を降下させてフィルム積層体24の剥離フィルム243上に押し当ててフィルム積層体24を押圧する場合について考える。この場合、押圧された異方性導電フィルム241において、導電性粒子242は、略均一に存在するようになる。
このように押圧された異方性導電フィルム241上に、図3(b)に示すようにICチップ10を配置し、異方性導電フィルム241を介してICチップ10を本圧着させるとする。すると、本圧着後の接続構造体においては、入力電極領域11,22の電極間、出力電極領域12,23の電極間の何れにも存在せず導通に関与しない多数の導電性粒子242が存在することになる。
このため、入力電極領域11,22よりもファインピッチに形成された出力電極領域12,23の電極間において充分な粒子捕捉率が得られず、ICチップ10と基板21との電極間において良好な導通を図ることができない。本実施の形態の接続方法は、仮圧着の際、押圧ヘッド25を入力電極領域22側に傾斜させてフィルム積層体24を押圧するため、このような問題点を解決することができる。
図4は、押圧ヘッド25のヘッド面25aを傾斜させてフィルム積層体24を押圧した際の導電性粒子242の粒子捕捉率について説明するための概念図である。なお、ここでは、説明上、剥離フィルム243を省略する。図4(a),(b)に示すように、仮圧着時、ヘッド面25a(図4では直線25aとして示す。)を入力電極領域22側に傾斜させた押圧ヘッド25によって異方性導電フィルム241の一部の領域241aが押圧される。この押圧により、領域241a中に存在する導電性粒子242の内、直線25aよりも上側の領域に存在する導電性粒子242が、接着剤成分の流動に伴って直線25aよりも下側の領域に移動する。
ここで、図4(a)に示すように、ヘッド面25aの基板21平面に対する傾斜角度がθであるとする。この傾斜角度θに基づいて、領域241a内の出力電極領域23の位置における異方性導電フィルム241の厚さb、及び、入力電極領域22の位置における異方性導電フィルム241の厚さbが特定される。
すなわち、bは、基板21平面と交角θをなす直線25aと出力電極領域23直上方向を示す線分AA’との交点から基板21までの距離として特定される。また、bは、直線25aと入力電極領域22直上方向を示す線分BB’との交点から基板21までの距離として特定される。このようにして特定されたbとbとの関係は、図4(a)に示すように、b<bとなる。この厚さの差b−bに応じた量の導電性粒子242が出力電極領域23上に偏在し、出力電極領域23上の粒子捕捉率が大きくなる。
また、図4(b)に示すように、ヘッド面25aの基板21平面に対する傾斜角度がθ(θ<θ)であるとする。この傾斜角度θに基づいて、領域241a内の出力電極領域23位置における異方性導電フィルム241の厚さb、及び、入力電極領域22位置における異方性導電フィルム241の厚さbが特定される。
すなわち、bは、基板21平面と交角θをなす直線25aと出力電極領域23直上方向を示す線分AA’との交点から基板21までの距離として特定される。また、bは、直線25aと入力電極領域22直上方向を示す線分BB’との交点から基板21までの距離として特定される。このように特定されたbとbとの関係は、この図4(b)に示すように、b<bとなる。この厚さの差b−bに応じた量の導電性粒子242が出力電極領域23上に偏在し、出力電極領域23上の粒子捕捉率が大きくなる。
しかしながら、傾斜角度θは傾斜角度θよりも小さいため、厚さの差b−bは、厚さの差b−bよりも小さくなる。このため、図4(b)に示す押圧による出力電極領域23上の粒子捕捉率は、図4(a)に示す押圧による出力電極領域23上の粒子捕捉率よりも小さくなる。このように、押圧ヘッドの傾斜角度が小さくなると、出力電極領域23上の粒子捕捉率の増加率が低下する。
基板21平面と入力電極領域22側に傾斜されたヘッド面25aとの交差により得られる傾斜角度が小さすぎると、仮圧着後の異方性導電フィルム241において出力電極領域23上の厚さと入力電極領域22上の厚さがほぼ同じになる。この場合、導電性粒子242が出力電極領域23上に充分に偏在されない。その結果、出力電極領域12,23の電極間における導電性粒子242の粒子捕捉率を向上させることができない。一方、この入力電極領域22側への傾斜角度が大きすぎると、出力電極領域23上での押圧が不十分となる。その結果、本圧着後、出力電極領域12,23の電極間において、異方性導電フィルム241を隙間なく充填させることができない。このため、この入力電極領域22側への傾斜角度は、0.6°未満が好ましく、0.2〜0.4°が特に好ましい。
また、異方性導電フィルム241のサイズを調整した上で、仮圧着後の異方性導電フィルム241において出力電極領域23上の厚さは、入力電極領域22上の厚さよりも15μm未満厚いことが好ましく、5〜10μm厚いことが特に好ましい。基板21平面と傾斜されたヘッド面25aとの交差により得られる入力電極領域22側への傾斜角度とともに異方性導電フィルム241のサイズを調整することで、異方性導電フィルム241において導電性粒子242が出力電極領域23上に充分に偏在可能なだけの厚さの差を得ることができる。
このような接続方法によれば、出力電極領域12,23の電極間の粒子捕捉率を向上させ、抵抗値が安定した導通状態が良好な接続構造体を得ることが可能となる。
電子部品は、上述のICチップ10に替えて他の電子部品であってもよい。例えば、LSI(Large Scale Integration)チップ等、上述のICチップ以外の半導体チップやチップコンデンサ等の半導体素子、フレキシブルプリント基板(FPC:Flexible printed circuits)等の電子部品を挙げることができる。何れの電子部品も、電極がファインピッチに形成されていることにより、電極間の導電性粒子242の粒子捕捉率の向上、抵抗値の安定等の効果を得ることができる。
基板21としては、配線を有し、ICチップを所定の位置に配置することで電気回路を形成する絶縁性の基板を用いることができ、例えば、ガラス基板、ガラス強化エポキシ基板等を挙げることができる。
異方性導電フィルム241は、膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する通常の接着剤成分に導電性粒子242が分散された異方性導電組成物を剥離フィルム243上に塗布することにより形成される。これにより、剥離フィルム243上に異方性導電フィルム241が積層されてなるフィルム積層体24が作製される。
剥離フィルム243は、例えば、PET(Poly Ethylene Terephthalate)、OPP(Oriented Polypropylene)、PMP(Poly-4-methlpentene−1)、PTFE(Polytetrafluoroethylene)等にシリコーン等の剥離剤を塗布してなり、異方性導電フィルム241の乾燥を防ぐとともに、異方性導電フィルム241の形状を維持する。
接着剤成分に含有される膜形成樹脂としては、平均分子量が10000〜80000程度の樹脂が好ましい。膜形成樹脂としては、エポキシ樹脂、変形エポキシ樹脂、ウレタン樹脂、フェノキシ樹脂等の各種の樹脂が挙げられる。中でも、膜形成状態、接続信頼性等の観点からフェノキシ樹脂が特に好ましい。
熱硬化性樹脂としては、常温で流動性を有していれば特に限定されず、例えば、市販のエポキシ樹脂が挙げられる。このようなエポキシ樹脂としては、例えば、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ナフトール型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂等が挙げられる。これらは単独でも、2種以上の組み合わせであってもよい。
潜在性硬化剤としては、加熱硬化型、UV硬化型等の各種硬化剤が挙げられる。潜在性硬化剤は、通常では反応せず、熱、光、加圧等の用途に応じて選択される各種のトリガにより活性化し、反応を開始する。熱活性型潜在性硬化剤の活性化方法には、加熱による解離反応などで活性種(カチオンやアニオン)を生成する方法、室温付近ではエポキシ樹脂中に安定に分散しており高温でエポキシ樹脂と相溶・溶解し、硬化反応を開始する方法、モレキュラーシーブ封入タイプの硬化剤を高温で溶出して硬化反応を開始する方法、マイクロカプセルによる溶出・硬化方法等が存在する。熱活性型潜在性硬化剤としては、イミダゾール系、ヒドラジド系、三フッ化ホウ素−アミン錯体、スルホニウム塩、アミンイミド、ポリアミン塩、ジシアンジアミド等や、これらの変性物があり、これらは単独でも、2種以上の混合体であってもよい。中でも、マイクロカプセル型イミダゾール系潜在性硬化剤が好適である。
シランカップリング剤としては、エポキシ系、アミノ系、メルカプト・スルフィド系、ウレイド系等が用いられる。中でも、本実施の形態では、エポキシ系シランカップリング剤が好適である。シランカップリング剤によれば、有機材料と無機材料との界面における接着性が向上される。
導電性粒子242としては、異方性導電フィルム241において使用されている公知の何れの導電性粒子が挙げられる。例えば、導電性粒子242としては、ニッケル、鉄、銅、アルミニウム、錫、鉛、クロム、コバルト、銀、金等の各種金属や金属合金の粒子、金属酸化物、カーボン、グラファイト、ガラス、セラミック、プラスチック等の粒子の表面に金属をコートしたもの、或いはこれらの粒子の表面に、更に絶縁薄膜をコートしたもの等が挙げられる。樹脂粒子の表面に金属をコートしたものである場合、樹脂粒子としては、例えば、エポキシ樹脂、フェノール樹脂、アクリル樹脂、アクリロニトリル・スチレン(AS)樹脂、ベンゾグアナミン樹脂、ジビニルベンゼン系樹脂、スチレン系樹脂等の粒子を挙げることができる。
このような接続方法により、異方性導電フィルム241を介して基板21とICチップ10とが接続されてなる接続構造体を得ることができる。この接続構造体では、出力電極領域12,23の電極間の導電性粒子242の数を増加させて粒子捕捉率が向上され、ICチップ10と基板21との電極間において良好な導通が実現される。
次に、本実施の形態の接続方法の処理工程について詳細に説明する。先ず、図5(a)に示すように、ベース(図示せず)上に固定した基板21上の所定の位置に、基板21と異方性導電フィルム241とが対向するようにフィルム積層体24を配置する(第1の配置工程)。
次に、図5(b)に示すように、フィルム積層体24の剥離フィルム243上面を押圧ヘッド25にて僅かな圧力(例えば0.1MPa〜2MPa程度)で押圧しながら加熱する。ただし、加熱温度は、異方性導電フィルム241中の熱硬化性樹脂が硬化せず、接着剤成分が流動して導電性粒子242が出力電極領域23上に偏在可能な程度の温度(例えば70〜100℃程度)とする。このような条件下での加熱押圧により、基板21に異方性導電フィルム241を仮圧着させる(仮圧着工程)。この仮圧着工程では、押圧ヘッド25を入力電極領域22側に傾斜させて剥離フィルム243上面から押し当ててフィルム積層体24を押圧する。
仮圧着工程の後、異方性導電フィルム241の位置合わせ状態を確認し、位置ずれ等の不具合が生じていない場合には、異方性導電フィルム241から剥離フィルム243を剥離する。そして、ICチップ10を異方性導電フィルム241上の所定の位置に配置する(第2の配置工程)。この第2の配置工程では、入力電極領域11,22、出力電極領域12,23がそれぞれ対向するように異方性導電フィルム241上にICチップ10を配置する。
続いて、図5(c)に示すように、ICチップ10上面を熱加圧ヘッド(図示せず)により、例えば圧力3MPa〜50MPa程度の圧力で加圧しながら異方性導電フィルム241中の熱硬化性樹脂の硬化温度以上の温度(熱硬化性樹脂の種類によっても異なるが、例えば温度140〜220℃程度)で加熱する(本圧着工程)。これにより、異方性導電フィルム241を介して基板21上とICチップ10とが接続されてなる接続構造体が製造される。
なお、仮圧着工程の後、異方性導電フィルム241の位置合わせ状態を確認し、位置ずれ等の不具合が生じている場合には、図5(d)に示すように、フィルム積層体24を剥離して図5(a)の工程に戻すリペア処理を行うようにしてもよい(リペア工程)。
このように、本実施の形態の接続方法では、仮圧着工程にて、入力電極領域22側に傾斜させたヘッド面25aによって異方性導電フィルム241の仮圧着を行う。これにより、異方性導電フィルム241中の出力電極領域23上に導電性粒子242が偏在され、出力電極領域23上の導電性粒子242数を増加させることができる。その結果、ICチップ10の本圧着後、出力電極領域12,23の電極間において導電性粒子242の粒子捕捉率が向上し、安定した導通抵抗値を有する良好な導通状態の接続構造体とすることができる。
以上、本実施の形態について説明したが、本発明が前述の実施の形態に限定されるものでないことは言うまでもなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
上述の実施の形態では、異方性導電フィルム241の仮圧着時、平面形状のヘッド面25aを有する押圧ヘッド25を出力電極領域23側に傾斜させてフィルム積層体24を押圧することにより、出力電極領域23上にのみ導電性粒子242を偏在化させるようにした。しかしながら、導電性粒子242の偏在化の態様はこれに限定されず、例えば導電性粒子242を複数の電極領域上に偏在化させるようにしてもよい。この場合、例えば図6(a)に示すように、曲面形状のヘッド面31aを有する押圧ヘッド31を基板21に対して垂直方向に降下させてフィルム積層体24を押圧する。なお、押圧ヘッド31のヘッド面31aのサイズは、特に限定されない。
これにより、異方性導電フィルム241における基板21の電極が存在しない領域上の所定の位置が最も深く押し込まれる。そして、異方性導電フィルム241に厚さの差が生じて接着剤成分が流動し、導電性粒子241が入力電極領域22上及び出力電極領域23上へ移動する。その結果、入力電極領域241上及び出力電極領域23上で導電性粒子242が偏在される。その後、剥離フィルム243を異方性導電フィルム241から剥離し、図6(b)に示すように、ICチップ10を本圧着させることにより、入力電極領域11,22、出力電極領域12,23の何れの電極間においても導電性粒子242の粒子捕捉効率を向上させ、安定した導通抵抗値を有する良好な導通状態の接続構造体を得ることが可能となる。
また、例えば図7(a)に示すように、曲面形状の凸部からなる中央部411aと平面形状の両端部412aとからなるヘッド面41aを有する押圧ヘッド41を基板21に対して垂直方向に降下させてフィルム積層体24を押圧するようにしてもよい。なお、押圧ヘッド41のヘッド面41aのサイズは、特に限定されない。この例においても、異方性導電フィルム241における基板21の電極が存在しない領域上の所定の位置が最も深く押し込まれる。
これにより、異方性導電フィルム241に厚さの差が生じて接着剤成分が流動し、導電性粒子241が入力電極領域22上及び出力電極領域23上へ移動する。その結果、入力電極領域241上及び出力電極領域23上で導電性粒子242が偏在される。この図7に示す例では、フィルム積層体24の押圧後、異方性導電フィルム241の両端部分上面を平面形状とすることが可能である。その後、剥離フィルム243を異方性導電フィルム241から剥離し、図7(b)に示すように、ICチップ10を本圧着することにより、入力電極領域11,22、出力電極領域12,23の何れの電極間においても導電性粒子242の粒子捕捉効率を向上させることが可能となる。
また、上述の実施の形態では、基板21の一の電極領域を出力電極領域12,23として説明したが、基板の一の電極領域は、このような構成に限定されず、例えば基板の幅方向或いは長手方向の中央位置に形成されるようにしてもよい。また、上述の実施の形態では、基板21の所定の領域に他の電極領域である入力電極領域22が形成されるようにしたが、この所定の領域には、必ずしも他の電極領域が形成される必要はない。
以下、本発明の具体的な実施例について実験結果を基に説明する。
(サンプル1)
ガラス基板とICチップとを異方性導電フィルムを介して接続し、接続構造体を製造した。ガラス基板としては、入力電極が一直線上に形成されてなる入力電極領域と、この入力電極よりも平面の面積が小さい出力電極が千鳥模様で入力電極領域よりもファインピッチに形成された出力電極領域とが設けられているものを使用した。ICチップとしては、このような入力電極領域と出力電極領域とが設けられているものを使用した。
ここで、ガラス基板、ICチップの何れにおいても、入力電極サイズは60μm×60μmであり、出力電極サイズは60μm×20μmである。
剥離フィルム上に異方性導電フィルムが積層されてなるフィルム積層体を次のようにして作製した。ビスA型フェノキシ樹脂(YP50、東都化成株式会社製)30質量部、ビスフェノールA型液状エポキシ樹脂(EP828、ジャパンエポキシレジン株式会社製)30質量部、イミダゾール系硬化剤(PHX3941HP、旭化成株式会社製)40質量部、エポキシ系シランカップリング剤(A−187、モメンティブ・パフォーマンス・マテリアルズ株式会社製)1質量部、Ni/Auメッキ樹脂粒子(平均粒径4.0μm)である導電性粒子(AUL704、積水化学工業株式会社製)35質量部にトルエンを加え、固形物50wt%の異方性導電組成物を作製した。剥離フィルムである厚さ50μmのPET(polyethylene terephthalate)フィルム全面にバーコータを用いてこの異方性導電組成物を塗布した。その後、80℃のオーブンで乾燥させ、PETフィルム上に厚さ25μmの異方性導電フィルムを形成し、2mm×24mmに裁断することにより、フィルム積層体を作製した。
ベース(図示せず)上に固定したガラス基板上の所定の位置にフィルム積層体を配置した。次に、フィルム積層体の剥離フィルム上面を押圧ヘッドにて圧力1MPa、温度80℃の条件で5秒間押圧し、ガラス基板上に異方性導電フィルムを仮圧着させた。この仮圧着においては、押圧ヘッドを基板平面から基板の入力電極領域側に0.2°傾斜させてフィルム積層体の剥離フィルム上面から押し当ててフィルム積層体を押圧した。ここで、仮圧着後の異方性導電フィルムにおいて出力電極領域上の厚さが入力電極領域上の厚さよりも5μm厚くなるようにした。
異方性導電フィルムの仮圧着の後、異方性導電フィルムの位置合わせ状態を確認し、位置ずれ等が生じていないことを確認した。その後、フィルム積層体のPETフィルムを剥離してICチップを異方性導電フィルム上に配置した。配置の際には、ガラス基板の入力電極領域とICチップの入力電極領域、また、ガラス基板の出力電極領域とICチップの出力電極領域とがそれぞれ対向するようにICチップを配置した。
続いて、ICチップ上面を熱加圧ヘッドにより、40MPaの圧力で加圧しながら異方性導電フィルム中の熱硬化性樹脂の硬化温度以上の温度(200℃)で加熱し、異方性導電フィルムを硬化させてICチップを本圧着させた。これにより、異方性導電フィルムを介してガラス基板とICチップとが接続された接続構造体のサンプル1を製造した。
(サンプル2)
異方性導電フィルムの仮圧着において、押圧ヘッドをガラス基板の入力電極領域側に0.4°傾斜させ、仮圧着後の異方性導電フィルムにおいて出力電極領域上の厚さが入力電極領域上の厚さよりも10μm厚くなるようにした以外は、サンプル1を製造する場合と同様に行い、接続構造体のサンプル2を製造した。
(サンプル3)
異方性導電フィルムの仮圧着において、押圧ヘッドをガラス基板の入力電極領域側に0.6°傾斜させ、仮圧着後の異方性導電フィルムにおいて出力電極領域上の厚さが入力電極領域上の厚さよりも15μm厚くなるようにした以外は、サンプル1を製造する場合と同様に行い、接続構造体のサンプル3を製造した。
(サンプル4)
異方性導電フィルムの仮圧着において、押圧ヘッドを傾斜させず(ガラス基板の入力電極領域側に0°傾斜)、仮圧着後の異方性導電フィルムにおいて出力電極領域上の厚さと入力電極領域上の厚さとの差を0μmとした以外は、サンプル1を製造する場合と同様に行い、接続構造体のサンプル4を製造した。
[粒子捕捉数の評価]
サンプル1〜4において、ガラス基板とICチップとの電極間(入力電極領域の電極間、出力電極領域の電極間)における導電性粒子の粒子捕捉数の最小値(最小粒子捕捉数)を測定した。
[初期導通の評価]
サンプル1〜4について、それぞれガラス基板とICチップとの電極間(入力電極領域の電極間、出力電極領域の電極間)の導通抵抗の最大値(Ω)を測定した。
サンプル1〜4における最小粒子捕捉数及び導通抵抗の結果を[表1]に示す。
Figure 0005608504
この[表1]の結果に示すように、サンプル4では、押圧ヘッドを傾斜させずにフィルム積層体の剥離フィルム上面から押し当ててフィルム積層体を押圧して仮圧着を行ったことから、出力電極領域の電極間の粒子捕捉数が少なく、出力電極領域の電極間の導通抵抗の最大値(Ω)も大きく、導通状態が悪いことがわかる。
これに対し、異方性導電フィルムの仮圧着において、サンプル1、2では、押圧ヘッドを基板の入力電極領域側に0.2〜0.4°傾斜させてフィルム積層体の剥離フィルム上面から押し当ててフィルム積層体を押圧して仮圧着を行ったことから、サンプル4と比べ、出力電極領域の電極間の粒子捕捉数が大幅に増加した。また、サンプル1、2は、サンプル4と比べ、出力電極領域の電極間の導通抵抗の最大値(Ω)が大幅に減少した。すなわち、サンプル1、2は、出力電極領域において電極間の粒子捕捉率が向上し、安定した導通抵抗値を有する良好な導通状態の接続構造体であることがわかる。
また、サンプル3は、導電性粒子が出力電極領域上に偏在されたものの、仮圧着において押圧ヘッドの傾きが0.6°と大きい値であったことから、出力電極領域上に異方性導電フィルムが充填されず、得られた接続構造体の導通抵抗値がOPEN(∞)となり、導通状態に不具合生じていることがわかる。
10 ICチップ、11,22 入力電極領域、12,23 出力電極領域、21 基板、24 異方性導電フィルム、25 押圧ヘッド、241 異方性導電フィルム、242 導電性粒子、243 剥離フィルム

Claims (12)

  1. 接着剤成分に導電性粒子が分散されてなる異方性導電フィルムを介して基板と電子部品とを接続する接続方法において、
    剥離フィルム上に前記異方性導電フィルムが積層されてなるフィルム積層体を前記基板と前記異方性導電フィルムとが対向するように前記基板上に配置する第1の配置工程と、
    押圧ヘッドを前記剥離フィルム上面に押し当てて前記フィルム積層体を押圧することにより前記基板と前記異方性導電フィルムとを仮圧着させる仮圧着工程と、
    前記剥離フィルムを前記異方性導電フィルムから剥離して前記異方性導電フィルム上に電子部品を配置する第2の配置工程と、
    前記異方性導電フィルムを介して前記基板と前記電子部品とを熱圧着させる本圧着工程とを有し、
    前記仮圧着工程では、前記押圧ヘッドにより、前記異方性導電フィルムにおける前記基板の一の電極領域以外の所定の領域上の位置を該異方性導電フィルムにおける該一の電極領域上の位置よりも深く押し込ませ、
    前記所定の領域には、他の電極領域が設けられ、前記一の電極領域は、該他の電極領域の電極数よりも多くの電極が配列され且つ該一の電極領域の電極ピッチは、該他の電極領域の電極ピッチよりも狭小化されている接続方法。
  2. 記仮圧着工程では、前記押圧ヘッドにより、前記異方性導電フィルムにおける前記基板の前記所定の領域の前記他の電極領域上を最も深く押し込ませる請求項記載の接続方法。
  3. 前記一の電極領域は、複数の電極領域からなる請求項1又は2記載の接続方法。
  4. 前記押圧ヘッドのヘッド面は、平面形状であり、
    前記仮圧着工程では、前記ヘッド面を前記基板の平面方向に対して前記基板の前記他の電極領域側に傾斜させた状態で前記押圧ヘッドを降下させて前記剥離フィルム上面に押し当てて前記フィルム積層体を押圧する請求項1乃至の何れか1項記載の接続方法。
  5. 前記仮圧着工程では、前記ヘッド面を前記基板の平面方向に対して前記基板の前記他の電極領域側に0.6°未満傾斜させた状態で前記押圧ヘッドを降下させて前記剥離フィルム上面に押し当てて前記フィルム積層体を押圧する請求項記載の接続方法。
  6. 前記仮圧着工程では、前記ヘッド面を前記基板の平面方向に対して前記基板の前記他の電極領域側に0.2°乃至0.4°傾斜させた状態で前記押圧ヘッドを前記剥離フィルム上面に押し当てて前記フィルム積層体を押圧する請求項記載の接続方法。
  7. 前記仮圧着工程では、前記押圧ヘッドによる押圧後の異方性導電フィルムにおける前記一の電極領域上の厚さが前記他の電極領域上の厚さよりも5μm乃至10μm厚くなる請求項記載の接続方法。
  8. 接着剤成分に導電性粒子が分散されてなる異方性導電フィルムを介して基板と電子部品とを接続する接続方法において、
    剥離フィルム上に前記異方性導電フィルムが積層されてなるフィルム積層体を前記基板と前記異方性導電フィルムとが対向するように前記基板上に配置する第1の配置工程と、
    押圧ヘッドを前記剥離フィルム上面に押し当てて前記フィルム積層体を押圧することにより前記基板と前記異方性導電フィルムとを仮圧着させる仮圧着工程と、
    前記剥離フィルムを前記異方性導電フィルムから剥離して前記異方性導電フィルム上に電子部品を配置する第2の配置工程と、
    前記異方性導電フィルムを介して前記基板と前記電子部品とを熱圧着させる本圧着工程とを有し、
    前記押圧ヘッドのヘッド面の一部又は全部は、曲面形状であり、
    前記仮圧着工程では、前記押圧ヘッドにより、前記異方性導電フィルムにおける前記基板の一の電極領域以外の所定の領域上の位置を該異方性導電フィルムにおける該一の電極領域上の位置よりも深く押し込ませ、押圧ヘッド面を前記基板の平面方向に対する垂直方向に降下させて前記剥離フィルム上面に押し当てて前記フィルム積層体を押圧する接続方法。
  9. 前記所定の領域には、他の電極領域が設けられ、上記一の電極領域は、該他の電極領域の電極数よりも多くの電極が配列され且つ該一の電極領域の電極ピッチは、該他の電極領域の電極ピッチよりも狭小化されている請求項8記載の接続方法。
  10. 前記所定の領域には、他の電極領域が設けられ、
    前記仮圧着工程では、前記押圧ヘッドにより、前記異方性導電フィルムにおける前記基板の前記所定の領域の前記他の電極領域上を最も深く押し込ませる請求項8又は9記載の接続方法。
  11. 前記一の電極領域は、複数の電極領域からなる請求項8乃至10の何れか1項記載の接続方法。
  12. 接着剤成分に導電性粒子が分散されてなる異方性導電フィルムを介して基板と電子部品とを接続してなる接続構造体において、
    剥離フィルム上に前記異方性導電フィルムが積層されてなるフィルム積層体を前記基板と前記異方性導電フィルムとが対向するように前記基板上に配置する第1の配置工程と、
    押圧ヘッドを前記剥離フィルム上面に押し当てて前記フィルム積層体を押圧することにより前記基板と前記異方性導電フィルムとを仮圧着させる仮圧着工程と、
    前記異方性導電フィルム上に電子部品を配置する第2の配置工程と、
    前記異方性導電フィルムを介して前記基板と前記電子部品とを熱圧着させる本圧着工程とを有し、
    前記仮圧着工程では、前記押圧ヘッドにより、前記異方性導電フィルムにおける前記基板の一の電極領域以外の所定の領域上の位置を該異方性導電フィルムにおける該一の電極領域上の位置よりも深く押し込ませ、
    前記所定の領域には、他の電極領域が設けられ、前記一の電極領域は、該他の電極領域の電極数よりも多くの電極が配列され且つ該一の電極領域の電極ピッチは、該他の電極領域の電極ピッチよりも狭小化されている接続方法によって接続される接続構造体。
JP2010226439A 2010-10-06 2010-10-06 接続方法及び接続構造体 Active JP5608504B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010226439A JP5608504B2 (ja) 2010-10-06 2010-10-06 接続方法及び接続構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010226439A JP5608504B2 (ja) 2010-10-06 2010-10-06 接続方法及び接続構造体

Publications (2)

Publication Number Publication Date
JP2011014931A JP2011014931A (ja) 2011-01-20
JP5608504B2 true JP5608504B2 (ja) 2014-10-15

Family

ID=43593452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010226439A Active JP5608504B2 (ja) 2010-10-06 2010-10-06 接続方法及び接続構造体

Country Status (1)

Country Link
JP (1) JP5608504B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087900B (zh) * 2013-07-31 2023-04-21 迪睿合株式会社 各向异性导电膜及其制造方法
JP2018093055A (ja) * 2016-12-02 2018-06-14 デクセリアルズ株式会社 異方性導電フィルムの仮圧着方法、異方性導電フィルムの仮圧着装置、および異方性導電接続構造体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162743A (ja) * 1994-12-06 1996-06-21 Oki Electric Ind Co Ltd 電子部品の接続方法及び接続装置
JP2001049228A (ja) * 1999-08-12 2001-02-20 Sony Chem Corp 低温硬化型接着剤及びこれを用いた異方導電性接着フィルム
JP2008135468A (ja) * 2006-11-27 2008-06-12 Nec Lcd Technologies Ltd 半導体素子及び該半導体素子を備える表示装置
JP5013114B2 (ja) * 2007-05-24 2012-08-29 ソニーケミカル&インフォメーションデバイス株式会社 電気装置、接続方法及び接着フィルム
JP2009135447A (ja) * 2007-11-05 2009-06-18 Hitachi Chem Co Ltd 回路接続方法
JP2009295857A (ja) * 2008-06-06 2009-12-17 Optrex Corp Icチップと外部配線との接続構造およびicチップ
JP2010067922A (ja) * 2008-09-12 2010-03-25 Sony Chemical & Information Device Corp 熱圧着装置及び電気部品の実装方法

Also Published As

Publication number Publication date
JP2011014931A (ja) 2011-01-20

Similar Documents

Publication Publication Date Title
KR101886909B1 (ko) 이방성 도전 접속 재료, 접속 구조체, 접속 구조체의 제조 방법 및 접속 방법
CN106415937B (zh) 连接体及连接体的制造方法
WO2013129437A1 (ja) 接続体の製造方法、及び異方性導電接着剤
JP2014096531A (ja) 接続構造体の製造方法及び接続方法
JP4916494B2 (ja) 圧着装置、圧着方法、および押圧板
JP5608504B2 (ja) 接続方法及び接続構造体
JP2010251336A (ja) 異方性導電フィルム及びこれを用いた接続構造体の製造方法
JP2017175092A (ja) 電子部品、異方性接続構造体、電子部品の設計方法
JP5798848B2 (ja) 接続方法及び接続構造体の製造方法
JP6257303B2 (ja) 接続体の製造方法、接続方法、及び接続体
JP6562750B2 (ja) 電子部品、接続体、接続体の製造方法、電子部品の接続方法、緩衝材
CN105430901B (zh) 电子部件及其连接方法、连接体及其制造方法、缓冲材料
JP4378788B2 (ja) Icチップの接続方法
JP6719529B2 (ja) 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
JP2011211245A (ja) 接続構造体の製造方法及び接続構造体並びに接続方法
JP6434210B2 (ja) 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
JP2012015544A (ja) 接続構造体の製造方法及び接続構造体並びに接続方法
JP5890614B2 (ja) 接続方法及び接続構造体並びに接続構造体の製造方法
JP6695409B2 (ja) 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
JP6431572B2 (ja) 接続フィルム、接続フィルムの製造方法、接続構造体、接続構造体の製造方法及び接続方法
KR102423319B1 (ko) 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법
JP6177642B2 (ja) 接続フィルム、接続構造体、接続構造体の製造方法、接続方法
JP6457214B2 (ja) 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
JP2018170464A (ja) フレキシブル回路基板、接続体、接続体の製造方法、フレキシブル回路基板の設計方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140901

R150 Certificate of patent or registration of utility model

Ref document number: 5608504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250