JP5890614B2 - 接続方法及び接続構造体並びに接続構造体の製造方法 - Google Patents

接続方法及び接続構造体並びに接続構造体の製造方法 Download PDF

Info

Publication number
JP5890614B2
JP5890614B2 JP2011119637A JP2011119637A JP5890614B2 JP 5890614 B2 JP5890614 B2 JP 5890614B2 JP 2011119637 A JP2011119637 A JP 2011119637A JP 2011119637 A JP2011119637 A JP 2011119637A JP 5890614 B2 JP5890614 B2 JP 5890614B2
Authority
JP
Japan
Prior art keywords
substrate
anisotropic conductive
electronic component
connection
adhesive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011119637A
Other languages
English (en)
Other versions
JP2011160012A (ja
Inventor
山本 潤
潤 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to JP2011119637A priority Critical patent/JP5890614B2/ja
Publication of JP2011160012A publication Critical patent/JP2011160012A/ja
Application granted granted Critical
Publication of JP5890614B2 publication Critical patent/JP5890614B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子部品と基板とを異方性導電接続させる接続方法、及び該接続方法によって接続されてなる接続構造体、並びに該接続構造体の製造方法に関する。
近年、電気装置の小型化及び高性能化に伴い、電子部品や基板において電極のファインピッチ化が促進されている。電極がファインピッチに形成されている電子部品と基板とをフェースダウンで接続する方法としては、フリップチップ実装法やマイクロバンプボンディング実装法等の実装法が挙げられる(特許文献1参照)。
これらの実装法では、接続信頼性を高めること等を目的に、電子部品の電極(バンプ)と基板の電極との間に異方性導電フィルム(ACF:Anisotropic Conductive Film)を挟み込み、加熱した押圧ヘッドを用いて熱圧着する。これにより、導電性粒子を押し潰し、電子部品と基板とを電気的に接続する。電極間にない導電性粒子は、異方性導電フィルムの絶縁性樹脂中に分散されており、電気的に絶縁した状態を維持している。すなわち、電極がある部分でのみ電気的導通が図られることになる。
電極のファインピッチ化に対応するため、厚み方向の一方の側に導電性粒子を局在させた2層構造の異方性導電フィルムが広く用いられるようになっている。2層構造の異方性導電フィルムは、導電性粒子を含有しない絶縁性樹脂組成物のみからなる絶縁性樹脂層と、絶縁性樹脂組成物に導電性粒子を分散させた導電性粒子含有層とが積層されてなる。2層構造の異方性導電フィルムを用いて基板と電子部品とを接続させる際、導電性粒子含有層側を基板と対向させるようにして異方性導電フィルムを基板上に仮貼りする。その後、異方性導電フィルムの絶縁性樹脂層の表面に電子部品を配置して加熱した押圧ヘッドを電子部品上に押し当てて基板と電子部品とを圧着接続させる。
特許2754883号公報 特開2010−34105号公報
しかしながら、このような2層構造の異方性導電フィルムは、その厚み方向の一方の側に導電性粒子が局在化されているため、熱圧着の際、電子部品の電極と基板の電極との間に捕捉されない導電性粒子が基電極側に局在しており、基板の隣り合う電極間において導電性粒子が凝集してショートが発生しやすくなる。
本発明は、このような従来の実情に鑑みて提案されたものであり、基板の隣り合う電極間においてショートの発生を抑制し、良好な絶縁信頼性を得ることが可能な接続方法、及びこの接続方法を用いて得られる接続構造体、並びにこの接続構造体の製造方法を提供することを目的とする。
前述の目的を達成するために、本発明の接続方法は、基板と電子部品とを異方性導電接続する接続方法において、導電性粒子が含まれない絶縁性の接着剤組成物からなる絶縁性接着剤層と、絶縁性の接着剤組成物に、少なくとも表面が導電性の磁性材料からなる導電性粒子が分散されている導電性粒子含有層とが積層されてなる異方性導電接着部材を介して基板上に電子部品を仮配置する仮配置工程と、熱加圧によって基板と電子部品とを異方性導電接着部材を介して圧着接続する接続工程とを有し、接続工程では、熱加圧における加圧圧力が設定圧力に達した時点から0.2秒以上5秒以下を経過後に、磁化を開始して異方性導電接着部材に対して絶縁性接着剤層側から磁力を作用させることを特徴とする。
また、前述の目的を達成するために、本発明の接続構造体の製造方法は、基板と電子部品とが異方性導電接続されてなる接続構造体の製造方法において、導電性粒子が含まれない絶縁性の接着剤組成物からなる絶縁性接着剤層と、絶縁性の接着剤組成物に、少なくとも表面が導電性の磁性材料からなる導電性粒子が分散されている導電性粒子含有層とが積層されてなる異方性導電接着部材を介して基板上に電子部品を仮配置する仮配置工程と、熱加圧によって基板と電子部品とを異方性導電接着部材を介して圧着接続する接続工程とを有し、接続工程では、熱加圧における加圧圧力が設定圧力に達した時点から0.2秒以上5秒以下を経過後に、磁化を開始して前記異方性導電接着部材に対して前記絶縁性接着剤層側から磁力を作用させることを特徴とする。
本発明によれば、熱加圧によって絶縁性接着剤層と導電性粒子含有層とが積層されてなる異方性導電接着部材を介して基板と電子部品とを圧着接続する際に、この異方性導電接着部材に対して絶縁性接着剤層側から磁力を作用させる。これにより、導電性粒子が磁力の作用を受け、磁力の発生方向に引き寄せられることで分散する。その結果、基板の隣り合う電極間において導電性粒子が凝集することがないため、ショートの発生が抑制され、その結果、接続構造体において良好な絶縁信頼性を得ることが可能となる。
本実施の形態における接続方法で用いる構造体の模式断面図であり、(A)、(B)はそれぞれ接続前、接続後の構造体を示す概略断面図である。 実施例における接続構造体の模式断面図である。 実施例における接続構造体の模式断面図である。 実施例における接続構造体の模式断面図である。 実施例における接続構造体の模式断面図である。 実施例における接続構造体の模式断面図である。
本発明の接続方法は、異方性導電接着部材を介して基板と電子部品とを接続するものである。異方性導電接着部材としては、導電性粒子が含まれない絶縁性の接着剤組成物からなる絶縁性接着剤層と、絶縁性の接着剤組成物に少なくとも表面が導電性の磁性材料からなる導電性粒子が分散されている導電性粒子含有層とが積層された多層構造の異方性導電接着部材を用いる。
すなわち、本発明の接続方法では、2層構造の厚み方向において導電性粒子が一方の側に局在化している異方性導電接着部材を介して基板と電子部品とを接続する。このような構造の異方性導電接着部材を介して基板上に電子部品を仮配置し、熱加圧によって基板と電子部品とを圧着接続する。そして、この接続処理では、異方性導電接着部材に対し、絶縁性接着剤層側から磁力を作用させる。
以下、本発明の接続方法の具体的な実施の形態(以下、「本実施の形態」という。)について、図面を参照しながら、詳細に説明する。
図1は、本実施の形態における接続方法で用いる構造体の模式断面図である。本実施の形態における接続方法は、絶縁性接着剤層11と導電性粒子含有層12とが積層された2層構造の異方性導電フィルム10を介してガラス基板13とIC(Integrated Circuit)チップ15とを異方性導電接続する接続方法に適用することができる。異方性導電フィルム10において、絶縁性接着剤層11は、導電性粒子が含まれない絶縁性の接着剤組成物11Aからなる。また、導電性粒子含有層12は、絶縁性の接着剤組成物12Aに、少なくとも表面が導電性の磁性材料からなる導電性粒子12Bが分散されてなる。
ガラス基板13は、例えばアルカリガラス基板、ガラス製のLCD基板(LCDパネル)、ガラス製のPDP基板(PDPパネル)、ガラス製の有機EL基板(有機ELパネル)等のガラス基板である。
基板支持台18上に載置されているガラス基板13には、複数の基板電極14がファインピッチに形成されている。また、ICチップ15には、ガラス基板13の基板電極14と対向する位置に電極としてバンプ16が形成されている。
本実施の形態における接続方法では、導電性粒子含有層12をガラス基板13に対向させるようにして貼り付けた異方性導電フィルム10を介して熱加圧によってICチップ15とガラス基板13とを接続する。この接続処理においては、周囲に電磁石コイル17Bを備えた磁性材料からなるヘッド部17Aを有する熱加圧ツール17を用いる。
ヘッド部17Aを構成する磁性材料としては、例えば鉄、ニッケル、クロム等が挙げられ、これらは1種であっても2種以上の合金であってもよい。
また、電磁石コイル17Bを構成する材料としては、例えばエナメル銅線等が挙げられる。
この熱加圧ツール17の加熱したヘッド部17AをICチップ15の上面に押し当てて熱加圧を行う。熱加圧においては、一定時間電磁石コイル17Bに対して通電を行い、ヘッド部17Aを磁化させる。磁化されたヘッド部17Aからは磁力が発生して磁界が生じる。この磁界における磁力がICチップ15を介して異方性導電フィルム10に作用する。
異方性導電フィルム10の下側、すなわちガラス基板13の隣り合う基板電極14間やその付近には、基板電極14とバンプ16との間に捕捉されない導電性粒子12Bが局在している。この局在した導電性粒子12Bが仮に凝集すると、ガラス基板13の隣り合う基板電極14間においてショートを発生するおそれがある。
本実の形態における接続方法では、ヘッド部17Aから発生した磁力が異方性導電フィルム10に作用することで、ガラス基板13の隣り合う基板電極14間やその付近に局在する多数の導電性粒子12Bが磁力を発生する方向に引き寄せられ、異方性導電フィルム10の厚み方向の上側(ICチップ15側)に移動して拡散する。その結果、導電性粒子12Bの凝集によるショートの発生を防止することができ、接続構造体において良好な絶縁信頼性を得ることができる。また、基板電極14とバンプ16との間に挟持された導電性粒子12Bはしっかりと固定されているので、移動せず拡散することがない。その結果、接続構造体において、高い粒子捕捉率を得ることができる。
次に、異方性導電フィルム10の構成について説明する。導電性粒子含有層12における接着剤組成物12Aは、例えば膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する通常のバインダ成分からなる。
膜形成樹脂としては、平均分子量が10000〜80000程度の樹脂が好ましく、特にエポキシ樹脂、変形エポキシ樹脂、ウレタン樹脂、フェノキシ樹脂等の各種の樹脂が挙げられる。中でも、膜形成状態、接続信頼性等の観点からフェノキシ樹脂が好ましい。
熱硬化性樹脂としては、常温で流動性を有していれば特に限定されず、例えば市販のエポキシ樹脂が挙げられる。このようなエポキシ樹脂としては、例えば、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ナフトール型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂等が挙げられる。これらは単独でも、2種以上の組み合わせであってもよい。
潜在性硬化剤としては、加熱硬化型、UV硬化型等の各種硬化剤が挙げられる。潜在性硬化剤は、通常では反応せず、熱、光、加圧等の用途に応じて選択される各種のトリガにより活性化し、反応を開始する。熱活性型潜在性硬化剤の活性化方法には、加熱による解離反応などで活性種(カチオンやアニオン)を生成する方法、室温付近ではエポキシ樹脂中に安定に分散しており高温でエポキシ樹脂と相溶・溶解し、硬化反応を開始する方法、モレキュラーシーブ封入タイプの硬化剤を高温で溶出して硬化反応を開始する方法、マイクロカプセルによる溶出・硬化方法等が存在する。熱活性型潜在性硬化剤としては、イミダゾール系、ヒドラジド系、三フッ化ホウ素−アミン錯体、スルホニウム塩、アミンイミド、ポリアミン塩、ジシアンジアミド等や、これらの変性物があり、これらは単独でも、2種以上の混合体であってもよい。中でも、マイクロカプセル型イミダゾール系潜在性硬化剤が好適である。
シランカップリング剤としては、エポキシ系、アミノ系、メルカプト・スルフィド系、ウレイド系等を挙げることができる。シランカップリング剤を添加することにより、有機材料と無機材料との界面における接着性が向上される。
導電性粒子12Bとしては、金属酸化物、カーボン、グラファイト、ガラス、セラミック、プラスチック、絶縁性樹脂等の粒子の表面に、最外層として導電性の磁性材料のメッキ被覆層が形成されているものを挙げることができる。絶縁性樹脂粒子としては、例えば、エポキシ樹脂、フェノール樹脂、アクリル樹脂、アクリロニトリル・スチレン(AS)樹脂、ベンゾグアナミン樹脂、ジビニルベンゼン系樹脂、スチレン系樹脂等の粒子を挙げることができる。なお、導電性粒子12Bは、粒子全体が導電性の磁性材料のみで形成されていてもよい。
導電性の磁性材料としては、例えばニッケル、鉄、マンガン等やそれらの合金を挙げることができる。
絶縁性接着材層11を構成する接着剤組成物11Aは、膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する通常のバインダ成分からなり、導電性接着材層12の接着剤組成物12Aと同様の材料で構成することができる。
なお、接着剤組成物11Aの最低溶融粘度が接着剤組成物12Aの最低溶融粘度よりも低くなるように接着剤組成物11A,12Aを構成することが可能である。これにより、磁力の印加時、導電性粒子12Bは、接着剤組成物12Aからこれよりも粘度の低い接着剤組成物11Aに速やかに移動して接着剤組成物11A中を高速で拡散する。その結果、導電性粒子12Bは、ガラス基板13の隣り合う基板電極14間から速やかに排除される。
接着剤組成物11A,12Aは、このように膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する場合に限定されず、通常の異方性導電フィルムの接着剤組成物として用いられる何れの材料から構成されるようにしてもよい。
異方性導電フィルム10は、最上層の表面及び最下層の表面の一方又は両方に剥離フィルムを設けるようにしてもよい。
剥離フィルムは、例えば、PET(Poly Ethylene Terephthalate)、OPP(Oriented Polypropylene)、PMP(Poly-4-methlpentene−1)、PTFE(Polytetrafluoroethylene)等にシリコーン等の剥離剤を塗布してなり、異方性導電フィルム10の乾燥を防ぐとともに、異方性導電フィルム10の形状を維持する。
異方性導電フィルム10は、何れの方法で作製するようにしてもよいが、例えば以下の方法によって作製することができる。膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する絶縁性接着剤組成物11Aを調整する。調整した絶縁性接着剤組成物11Aをバーコーター、塗布装置等を用いて第1の剥離フィルム上に塗布し、オーブン等によって乾燥させて絶縁性接着剤層11を得る。
また、絶縁性接着剤組成物12Aに、導電性粒子12Bを分散させて導電性接着剤組成物を調整する。調整した導電性接着剤組成物をバーコーター、塗布装置等を用いて第2の剥離フィルムに塗布し、オーブン等によって乾燥させて導電性粒子含有層12を得る。絶縁性接着剤層11の一方の表面と導電性粒子含有層12の一方の表面とをラミネーター等を用いて貼り合わせて、2層構造の異方性導電フィルム10を得る。
次に、本実施の形態の接続方法の処理工程について詳細に説明する。先ず、図1(A)に示すように、基板支持台18上に載置したガラス基板13上の所定の位置に、ガラス基板13と導電性粒子含有層12とが対向するように異方性導電フィルム10を貼り付ける(貼付工程)。
次に、ICチップ15を異方性導電フィルム10上に仮配置する(仮配置工程)。この仮配置工程では、バンプ16と基板電極14とが対向するようにICチップ15を仮配置する。
次に、図1(B)に示すように、周囲に電磁石コイル17Bを備えた磁性材料からなるヘッド部17Aを有する熱加圧ツール17を用いて熱加圧を行い、ガラス基板13とICチップ15とを異方性導電フィルム10を介して圧着接続する(接続工程)。この接続工程では、熱加圧ツール17の加熱したヘッド部17AをICチップ15の上面に押し当てて加圧する。熱加圧時のヘッド部17Aによる加圧圧力は、例えば20MPa〜120MPaのうちの所定の値とすることができる。また、熱加圧時の熱加圧ツール17による加熱温度は、異方性導電フィルム10中の熱硬化性樹脂の硬化温度以上の温度(熱硬化性樹脂の種類によっても異なるが、例えば温度140〜220℃のうちの所定の値)とすることができる。また、熱加圧時の熱加圧ツール17による熱加圧時間は、例えば3〜20秒のうちの所定の時間とすることができる。
このような熱加圧による接続処理によって、異方性導電フィルム10を介して基板13とICチップ15とが接続されてなる接続構造体が製造される。
この接続工程では、電磁石コイル17Bに対して通電を行い、ヘッド部17Aを磁化させる。この場合、ヘッド部17Aによる加圧圧力がヘッド部17Aにおける設定圧力に達した時点、或いは設定圧力に達した時点から所定時間(ディレイタイム)経過した時点で電磁石コイル17Bに対して通電を開始し、ヘッド部17Aを磁化させることが可能である。或いは、熱加圧前にヘッド部17Aを予め磁化させるようにしてもよい。
ヘッド部17Aによる加圧圧力がヘッド部17Aにおける設定圧力に達した時点からのディレイタイムを設ける場合、0.2〜5秒であることが好ましく、0.2〜1秒であることが特に好ましい。
ディレイタイムを0.2秒以上とすることで、導電性粒子12Bがヘッド部16Aから発生した磁力の作用を受けてICチップ15側に引き寄せられる前に、熱加圧によって基板電極14とバンプ16との間の接着剤組成物11A,12Aが流出して排除される。これにより、導電性粒子12が基板電極14とバンプ16との間に挟持されてしっかりと固定される。その後、磁力が印加されることから、導電性粒子12Bは、基板電極14とバンプ16との間から移動して拡散することがない。その結果、高い粒子捕捉率を得ることができる。また、このような僅かな時間のディレイタイムにおいては、熱加圧によって接着剤組成物11A,12Aが流動化している状態であるため、導電性粒子12Bが移動して分散しやすくなり、導電性粒子12Bの凝集によるショート発生が防止され、良好な絶縁信頼性を得ることができる。
また、ディレイタイムを5秒以下とすることで、完全に硬化する前の流動性が残る絶縁性の接着剤組成物11A,12B中において、導電性粒子12が基板電極14間から移動して拡散することができ、導電性粒子12の凝集によるショート発生が防止され、良好な絶縁信頼性を得ることができる。特にディレイタイムを1秒以下とすることで、硬化が開始する前の溶融した接着剤組成物11A,12A中において速やかに移動して十分に拡散することができ、より良好な絶縁信頼性を得ることができる。
なお、異方性導電フィルム10を貼り付けた後、異方性導電10の位置合わせ状態を確認し、位置ずれ等の不具合が生じている場合には、異方性導電フィルム10を剥離して再度異方性導電フィルム10を正しい位置で貼り付けるリペア処理を行うようにしてもよい(リペア工程)。
以上、本実施の形態について説明したが、本発明が前述の実施の形態に限定されるものでないことは言うまでもなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
上述の実施の形態では、異方性導電接着部材として、縁性接着剤層11と導電性粒子含有層12とが積層されてなる2層構造の異方性導電フィルムを用いたが、異方性導電フィルムは、これに限定されず、導電性粒子が異方性導電フィルムの厚み方向の何れか一方に局在化されている構成であればよく、例えば絶縁性接着剤層と導電性粒子含有層とをそれぞれ2層以上設けた構成とすることができる。また、異方性導電接着部材は、このような多層にフィルム成形されてなる異方性導電フィルムに限定されず、例えば、絶縁性接着剤組成物に導電性粒子が分散された導電性接着剤ペーストと、絶縁性接着剤ペーストとからなり、これらを重ねて塗布するようにして使用するペースト状としてもよい。
また、上述の実施の形態では、導電性粒子含有層12を下面にして2層構造の異方性導電フィルム10をガラス基板13に貼り付け、周囲に電磁石コイル17Bを備えた磁性材料からなるヘッド部17Aを磁化させることで、導電性粒子12BをICチップ15側に引き寄せるようにした。しかしながら、導電性粒子を分散させる方法としては、これに限定されない。
例えば絶縁性接着剤層12を下面にして2層構造の異方性導電フィルム10をガラス基板13に貼り付けた場合には、ガラス基板13を載置する基板支持台18を磁性材料で構成するようにしてもよい。この場合には、基板支持台18の周囲に電磁石コイルを設け(図示せず)、熱加圧時、この電磁石コイルに通電することで、基板支持台18を磁化させて導電性粒子を基板支持台18側に引き寄せるようにしてもよい。
また、上述の実施の形態では、本発明をCOG(Chip On Glass)に適用する場合について説明したが、本発明は、FOG(Film On Glass)等の他の実装方法にも適用できる。
上述の実施の形態では、基板としてガラス基板を用いる場合について説明したが、リジット基板、フレキシブル基板等の他の基板であってもよい。また、上述の実施の形態では、電子部品としてICチップを用いる場合について説明したが、フレキシブルプリント基板等の配線材やコンデンサ等であってもよい。
以下、本発明の具体的な実施例について実験結果を基に説明する。
<実施例1>
ガラス基板とICチップとを異方性導電フィルムを介して接続し、接続構造体を製造した。ガラス基板としては、基板電極がファインピッチに形成されたものを使用した。ICチップとしては、ガラス基板の基板電極に対向する位置にバンプが形成されたものを使用した。
先ず、以下の成分からなる導電性粒子含有層と絶縁性接着剤層とが積層された2層構造の異方性導電フィルムを作製した。
(導電性粒子含有層)
〔Niメッキ樹脂粒子の調整〕
3μmのジビニルベンゼン系樹脂粒子(5g)に、パラジウム触媒を浸漬法により担持させた。次いで、この樹脂粒子に対し、硫酸ニッケル六水和物、次亜リン酸ナトリウム、クエン酸ナトリウム、トリエタノールアミン及び硝酸タリウムから調製された無電解ニッケルメッキ液(pH12、メッキ液温50℃)を用いて無電解ニッケルメッキを行った。これにより、種々のリン含有量を有するニッケルメッキ層(金属層)が表面に形成されたニッケル被覆樹脂粒子を導電粒子として得た。得られた導電粒子の平均粒径は、3〜4μmの範囲であった。
ビスA型フェノキシ樹脂(商品名YP50、東都化成株式会社製)30質量部、ビスフェノールA型液状エポキシ樹脂(商品名EP828、ジャパンエポキシレジン株式会社製)30質量部、イミダゾール系潜在性硬化剤(商品名PHX3941HP、旭化成株式会社製)40質量部、エポキシ系シランカップリング剤(商品名A−187、モメンティブ・パフォーマンス・マテリアルズ株式会社製)1質量部、上記調整したNiメッキ樹脂粒子35質量部
(絶縁性接着剤層)
ビスA型フェノキシ樹脂(商品名YP50、東都化成株式会社製)25質量部、ビスフェノールA型液状エポキシ樹脂(商品名EP828、ジャパンエポキシレジン株式会社製)35質量部、イミダゾール系潜在性硬化剤(商品名PHX3941HP、旭化成株式会社製)40質量部、エポキシ系シランカップリング剤(商品名A−187、モメンティブ・パフォーマンス・マテリアルズ株式会社製)1質量部
作製した異方性導電フィルムを用いてガラス基板とICチップとを接続する処理を行った。先ず基板支持台上に載置したガラス基板上の所定の位置に、導電性粒子含有層をガラス基板と対向させるようにして異方性導電フィルムを貼り付けた。異方性導電フィルムの位置ずれが生じていないことを確認した後、ガラス基板の基板電極とICチップのバンプとが対向するようにして異方性導電フィルム上にICチップを配置した。
周囲に電磁石コイルを備えた磁性材料からなるヘッド部を有する熱加圧ツールを用いて熱加圧を行った。具体的には、190℃に加熱したヘッド部をICチップの上面に押し当てて加圧し、加圧圧力が設定圧力である60MPaに達した時点から10秒間、加圧圧力60MPa、加熱温度190℃を一定値に保ちながら熱加圧を行った。この熱加圧においては、加圧圧力が60MPaに達した時点から0.5秒経過時点(ディレイタイム0.5秒)で電磁石コイルに対して通電を開始してヘッド部を磁化させた。すなわち、磁化させたヘッド部によって残る9.5秒間60MPa、190℃で熱加圧を行った。
熱加圧によって異方性導電フィルムを硬化させ、ICチップとガラス基板とを接続した。これにより、異方性導電フィルムを介してICチップとガラス基板とが接続してなる接続構造体を作製した。実施例1の接続構造体の模式断面図を図2に示す。なお、以下の図2〜5において、図1と同様の構成については、同一の符号を付すとともに説明を省略する。
<実施例2>
加圧圧力が設定圧力である60MPaに達した時点で電磁石コイルに対して通電を開始してヘッド部を磁化させる以外は、実施例1と同様にして接続構造体を作製した。実施例2の接続構造体の模式断面図を図3に示す。
<実施例3>
ディレイタイムを0.2秒とする以外は、実施例1と同様にして接続構造体を作製した。実施例3の接続構造体の模式断面図を図2に示す。
<実施例4>
ディレイタイムを1秒とする以外は、実施例1と同様にして接続構造体を作製した。実施例4の接続構造体の模式断面図を図2に示す。
<実施例5>
ディレイタイムを2秒とする以外は、実施例1と同様にして接続構造体を作製した。実施例5の接続構造体の模式断面図を図4に示す。
<実施例6>
ディレイタイムを5秒とする以外は、実施例1と同様にして接続構造体を作製した。実施例5の接続構造体の模式断面図を図4に示す。
<比較例1>
電磁石コイルに対して通電を行わないことによりヘッド部を磁化させない以外は、実施例1と同様にして接続構造体を作製した。比較例1の接続構造体の模式断面図を図5に示す。
<比較例2>
実施例1と同様の導電性粒子含有層のみからなる異方性導電フィルムを用いる以外は、実施例1と同様にして接続構造体を作製した。比較例2の接続構造体の模式断面図を図6に示す。
<比較例3>
導電性粒子含有層に含有させる導電性粒子を、実施例1の導電性粒子に替えて、導電性の非磁性材料であるAu及び導電性の磁性材料であるNiの合金であるAu/Niメッキ被膜に覆われてなるAu/Niメッキ樹脂粒子(平均粒径4μmにより構成される導電性粒子(商品名AUL704、積水化学工業社製)35質量部とする以外は、実施例1と同様にして接続構造体を作製した。比較例3の接続構造体の模式断面図を図5に示す。
[絶縁信頼性の評価]
実施例1〜6、比較例1〜3の接続構造体に対し、30Vの電圧を印加し(2端子法)、製造直後の接続構造体の隣接端子間の絶縁性を、絶縁抵抗値を測定し、以下の基準に従って評価した。
A:1.0×109Ω以上、B:1.0×106Ω以上1.0×109Ω未満、C:1.0×106Ω未満
[粒子捕捉率の評価]
実施例1〜6、比較例1〜3の接続構造体に対し、接続前にガラス基板の基板電極上にある導電性粒子の数(接続前粒子数)を次の式(1)により算出した。
接続前粒子数=導電性粒子含有層における導電性粒子の粒子(面)密度(個/mm)×端子の面積(mm) ・・(1)
また、接続後に基板電極上にある導電性粒子の数(接続後粒子数)を金属顕微鏡にてカウントすることにより測定した。そして、次の式(2)により、導電性粒子の粒子捕捉率を算出した。
粒子捕捉率=(接続後粒子数/接続前粒子数)×100 ・・(2)
各接続構造体について、粒子捕捉率が30%未満をB、粒子捕捉率が30%以上をAとして評価した。評価結果を[表1]に示す。
Figure 0005890614
図2〜4に示す実施例1〜6の接続構造体では、導電性粒子12Bの表面が、磁性材料であるNiメッキで覆われている。これにより、基板の隣り合う基板電極14間及びその付近に存在する導電性粒子12Bは、ヘッド部から発生した磁力の作用を受けて磁力の発生方向に引きつけられて異方性導電フィルム10の厚み方向の上側(ICチップ15側)に十分に移動して拡散した。その結果、バンプ16と基板電極14との間において良好な絶縁信頼性が得られたと考えられる。
特に、実施例1〜4では、ディレイタイムを1秒以下としたことから、絶縁性接着剤組成物11A,12Aが硬化する前に磁力を作用させることができた。このため、図2、3に示すように、溶融状態の絶縁性接着剤組成物11A,12A中において導電性粒子12Bが十分に移動して分散することができ、その結果、絶縁信頼性が良好となったと考えられる。
また、実施例1、3、4では、ディレイタイムを0.2〜1秒としたことから、導電性粒子12Bが磁力の作用を受けてICチップ15側に移動する前に基板電極14とバンプ16との間に挟持されてしっかりと固定されたため、粒子捕捉性がより良好となったと考えられる。
一方、比較例1では、ヘッド部を磁化させないことから、図5に示すように、磁力による導電性粒子12Bの分散効果を得ることができず、ガラス基板13の隣り合う基板電極14間或いはその付近において導電性粒子12Bが凝集し、その結果ショートが多く発生して絶縁信頼性が不良となったと考えられる。
また、比較例2では、絶縁性接着剤層を設けていない導電性粒子含有層(接着剤組成物12A)のみの単層構造の異方性導電フィルム10Aを用いている。このため、磁力を作用させても、導電性粒子12Bが絶縁性接着剤層の接着剤組成物に押し流されることがない。その結果、図6に示すように導電性粒子12Bが十分に分散せず、ショートが多く発生して絶縁信頼性が不良となったと考えられる。また、このような単層構造の異方性導電フィルムでは、絶縁性接着剤層を設けた2層の異方性導電フィルムよりも溶融状態においてバンプ16と基板電極14との間に介在する導電性粒子12Bの数が少ない。このため、粒子捕捉性がやや良好でなくなったと考えられる。
また、比較例3では、異方性導電フィルム10Bに分散された導電性粒子12Cの表面のメッキ被膜が非磁性材料のAuを含有している。このため、導電性粒子12Cは、磁化の作用を受けにくい。その結果、比較例3では、図5に示すように、磁力によっても導電性粒子12Cの分散効果を得ることができず、ガラス基板13の隣り合う基板電極14間或いはその付近において導電性粒子12Cが凝集することでショートが多く発生し、絶縁信頼性が不良となったと考えられる。
10 異方性導電フィルム、11 絶縁性接着剤層、11A,12A 接着剤組成物、12B 導電性粒子、12 導電性粒子含有層、13 ガラス基板、14 基板電極、15 ICチップ、16 バンプ、17 熱加圧ツール、17A ヘッド部、17B 電磁石コイル、18 基板支持台

Claims (7)

  1. 基板と電子部品とを異方性導電接続する接続方法において、
    導電性粒子が含まれない絶縁性の接着剤組成物からなる絶縁性接着剤層と、絶縁性の接着剤組成物に、少なくとも表面が導電性の磁性材料からなる導電性粒子が分散されている導電性粒子含有層とが積層されてなる異方性導電接着部材を介して前記基板上に前記電子部品を仮配置する仮配置工程と、
    熱加圧によって前記基板と前記電子部品とを前記異方性導電接着部材を介して圧着接続する接続工程とを有し、
    前記接続工程では、熱加圧における加圧圧力が設定圧力に達した時点から0.2秒以上5秒以下を経過後に、磁化を開始して前記異方性導電接着部材に対して前記絶縁性接着剤層側から磁力を作用させる接続方法。
  2. 前記接続工程では、熱加圧における加圧圧力が設定圧力に達した時点から0.2秒以上1秒以下を経過後に、磁化を開始して前記異方性導電接着部材に対して前記絶縁性接着剤層側から磁力を作用させる請求項1に記載の接続方法。
  3. 前記仮配置工程では、前記異方性導電接着部材を、前記導電性粒子含有層を前記基板に対向させるようにして該基板上に配置した後、該異方性導電接着部材上に前記電子部品を仮配置し、
    前記接続工程では、周囲に電磁石コイルを備えた磁性材料からなるヘッド部を有する熱加圧ツールの加熱した該ヘッド部を前記電子部品の上面に押し当てて加圧し、前記電磁石コイルに対して通電を行うことにより該ヘッド部を磁化させて前記磁力を作用させる請求項1又は2に記載の接続方法。
  4. 前記基板は、周囲に電磁石コイルを備えた磁性材料からなる支持台上に載置されており、
    前記仮配置工程では、前記異方性導電接着部材を、前記絶縁性接着剤層を前記基板に対向させるようにして該基板上に配置した後、該異方性導電接着部材上に前記電子部品を仮配置し、
    前記接続工程では、
    ヘッド部を有する熱加圧ツールの加熱した該ヘッド部を前記電子部品の上面に押し当てて加圧し、前記電磁石コイルに対して通電を行うことにより前記支持台を磁化させて前記磁力を作用させる請求項1乃至3の何れか1項に記載の接続方法。
  5. 前記磁性材料は、ニッケルである請求項1乃至4の何れか1項記載の接続方法。
  6. 前記異方性導電接着部材は、前記絶縁性接着剤層及び前記導電性粒子含有層が何れもフィルム状に形成されてなる請求項1乃至5の何れか1項記載の接続方法。
  7. 基板と電子部品とが異方性導電接続されてなる接続構造体の製造方法において、
    導電性粒子が含まれない絶縁性の接着剤組成物からなる絶縁性接着剤層と、絶縁性の接着剤組成物に、少なくとも表面が導電性の磁性材料からなる導電性粒子が分散されている導電性粒子含有層とが積層されてなる異方性導電接着部材を介して前記基板上に前記電子部品を仮配置する仮配置工程と、
    熱加圧によって前記基板と前記電子部品とを前記異方性導電接着部材を介して圧着接続する接続工程とを有し、
    前記接続工程では、熱加圧における加圧圧力が設定圧力に達した時点から0.2秒以上5秒以下を経過後に、磁化を開始して前記異方性導電接着部材に対して前記絶縁性接着剤層側から磁力を作用させる接続構造体の製造方法。
JP2011119637A 2011-05-27 2011-05-27 接続方法及び接続構造体並びに接続構造体の製造方法 Active JP5890614B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011119637A JP5890614B2 (ja) 2011-05-27 2011-05-27 接続方法及び接続構造体並びに接続構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011119637A JP5890614B2 (ja) 2011-05-27 2011-05-27 接続方法及び接続構造体並びに接続構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2011160012A JP2011160012A (ja) 2011-08-18
JP5890614B2 true JP5890614B2 (ja) 2016-03-22

Family

ID=44591638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011119637A Active JP5890614B2 (ja) 2011-05-27 2011-05-27 接続方法及び接続構造体並びに接続構造体の製造方法

Country Status (1)

Country Link
JP (1) JP5890614B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107479274A (zh) * 2017-07-11 2017-12-15 武汉华星光电半导体显示技术有限公司 显示面板与外接电路的邦定方法及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669643A (ja) * 1992-08-19 1994-03-11 Sony Corp 導体の接続方法と接続装置ならびにこれらに用いる異方性導電膜
JP2000077476A (ja) * 1998-09-01 2000-03-14 Jsr Corp 半導体装置およびその製造方法
JP4321849B2 (ja) * 2003-03-18 2009-08-26 奇美電子股▲ふん▼有限公司 ヒステリシス損失を用いたドライバーの実装方法およびドライバーを実装させるためのボンディングヘッド
JP2008210908A (ja) * 2007-02-26 2008-09-11 Tokai Rubber Ind Ltd 電子部品の実装方法
WO2010004793A1 (ja) * 2008-07-11 2010-01-14 ソニーケミカル&インフォメーションデバイス株式会社 異方性導電フィルム

Also Published As

Publication number Publication date
JP2011160012A (ja) 2011-08-18

Similar Documents

Publication Publication Date Title
JP5690648B2 (ja) 異方性導電フィルム、接続方法及び接続構造体
JP4924773B2 (ja) 導電接続材料、電子部品の製造方法、導電接続材料付き電子部材および電子部品
KR101886909B1 (ko) 이방성 도전 접속 재료, 접속 구조체, 접속 구조체의 제조 방법 및 접속 방법
JP5685473B2 (ja) 異方性導電フィルム、接合体の製造方法、及び接合体
WO2012141200A1 (ja) 異方性導電フィルム、接続方法及び接続構造体
JP2009074020A (ja) 異方性導電膜
JP2009076431A (ja) 異方性導電膜およびその製造方法
JP2015167106A (ja) 異方導電性フィルム及び接続構造体
JP2013182823A (ja) 接続体の製造方法、及び異方性導電接着剤
US9279070B2 (en) Anisotropic conductive adhesive, method of producing the same, connection structure and producing method thereof
JP5695881B2 (ja) 電子部品の接続方法及び接続構造体
JP2010067360A (ja) 異方性導電膜およびその使用方法
JP2007237271A (ja) 半田接着剤および半田接着剤を用いた電子部品実装構造
JP5890614B2 (ja) 接続方法及び接続構造体並びに接続構造体の製造方法
JP5798848B2 (ja) 接続方法及び接続構造体の製造方法
JP4175347B2 (ja) 異方導電性接着フィルムの製造方法
JP2012015544A (ja) 接続構造体の製造方法及び接続構造体並びに接続方法
JP2011211245A (ja) 接続構造体の製造方法及び接続構造体並びに接続方法
JP6257303B2 (ja) 接続体の製造方法、接続方法、及び接続体
JP5608504B2 (ja) 接続方法及び接続構造体
JP5698080B2 (ja) 異方性導電フィルム、接続方法、及び接合体
JP2015195178A (ja) 導電性粒子、導電性接着剤、接続体の製造方法、電子部品の接続方法、及び接続体
JP6601533B2 (ja) 異方導電性フィルム、接続構造体、異方導電性フィルムの製造方法、及び接続構造体の製造方法
JP2012069255A (ja) 接続構造体の製造方法
JP2023121608A (ja) 異方性導電フィルム、接続構造体および接続構造体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160219

R150 Certificate of patent or registration of utility model

Ref document number: 5890614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250