JP2011211245A - 接続構造体の製造方法及び接続構造体並びに接続方法 - Google Patents

接続構造体の製造方法及び接続構造体並びに接続方法 Download PDF

Info

Publication number
JP2011211245A
JP2011211245A JP2011164751A JP2011164751A JP2011211245A JP 2011211245 A JP2011211245 A JP 2011211245A JP 2011164751 A JP2011164751 A JP 2011164751A JP 2011164751 A JP2011164751 A JP 2011164751A JP 2011211245 A JP2011211245 A JP 2011211245A
Authority
JP
Japan
Prior art keywords
substrate
anisotropic conductive
convex portion
connection structure
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011164751A
Other languages
English (en)
Inventor
Jun Yamamoto
潤 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemical and Information Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemical and Information Device Corp filed Critical Sony Chemical and Information Device Corp
Priority to JP2011164751A priority Critical patent/JP2011211245A/ja
Publication of JP2011211245A publication Critical patent/JP2011211245A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive

Abstract

【課題】ショートの発生を抑制し、良好な導通状態を実現する接続構造体の製造方法及び接続構造体並びに接続方法を提供する。
【解決手段】ICチップ22のバンプ24の高さに対して0.25〜0.33の割合の高さを有する凸部15が配線電極14間に形成されているガラス基板15を用いる。ガラス基板15の基板本体13の凸部15及び配線電極14が形成されている面とICチップのチップ本体27のバンプ24が形成されている面とを、異方性導電フィルム16を介して熱加圧により圧着接続する。
【選択図】図1

Description

本発明は、電子部品と基板とが異方性導電接続されてなる接続構造体の製造方法、及び該製造方法によって製造されてなる接続構造体、並びに接続方法に関する。
近年、電気装置の小型化及び高性能化に伴い、電子部品や基板において電極のファインピッチ化が促進されている。電極がファインピッチに形成されている電子部品と基板とをフェースダウンで接続する方法としては、フリップチップ実装法やマイクロバンプボンディング実装法等の実装法が挙げられる(特許文献1参照)。
これらの実装法では、一般に、電子部品と基板との間に異方性導電フィルム(ACF:Anisotropic Conductive Film)を挟み込み、接続装置である加圧ボンダーの加熱したヘッド部を電子部品に押し当てて熱加圧する。これにより、異方性導電フィルム中の導電性粒子が、電子部品の端子と基板の配線電極との間に挟み込まれて押し潰される。その結果、電子部品の端子と基板の配線電極とは、導電性粒子を介して電気的に接続される。端子と配線電極との間にない導電性粒子は、異方性導電フィルムの絶縁性樹脂組成物中に分散されており、電気的に絶縁した状態を維持している。すなわち、端子と配線電極との間のみで電気的導通が図られることになる。
電極のファインピッチ化に対応するため、厚み方向の一方の側に導電性粒子を局在させた2層構造の異方性導電フィルムが広く用いられるようになっている。図5〜図8は、従来の接続方法で用いる構造体の模式断面図である。この接続方法では、配線電極104がファインピッチに形成されたガラス基板102と、電子部品であるIC(Integrated Circuit)チップ124とを接続する。ICチップ124には、端子の一種であるバンプ123がガラス基板102の配線電極104の配線パターンに応じて形成されている。ここで使用する2層構造の異方性導電フィルム106は、導電性粒子を含有しない絶縁性樹脂組成物107aのみからなる絶縁性樹脂層107と、絶縁性樹脂組成物108aに導電性粒子108bを分散させた導電性粒子含有層108とが積層されてなる。
先ず、図5に示すように、基板支持台101上に載置されたガラス基板102の基板本体103の配線電極104が形成されている面上に、導電性粒子含有層108を配線電極104と対峙させるようにして異方性導電フィルム106を配置して仮貼りする(仮貼工程)。この仮貼工程では、仮貼り装置である加圧ボンダー109の支持部110に接続されたヘッド部111を加熱する。加熱温度は、異方性導電フィルム106の絶縁性樹脂組成物107a,108aが流動するが硬化はしない程度の温度である。そして、加熱したヘッド部111の加圧面111aを絶縁性樹脂層107上面に所定時間押し当てて熱加圧する。これにより、図6に示すように、ガラス基板102上に異方性導電フィルム106を仮貼りする。異方性導電フィルム106の仮貼りの際、加熱によって絶縁性樹脂組成物107a,108aが流動することで、導電性粒子108bは、移動してその一部が配線電極104上に捕捉される。
次いで、図7に示すように、ICチップ124のバンプ123と配線電極104とを対峙させてICチップ124を異方性導電フィルム106上に配置する(配置工程)。その後、図8に示すように、接続装置である加圧ボンダー119の支持部120に接続されたヘッド部121を、異方性導電フィルムが硬化可能な温度にまで加熱し、この加熱したヘッド部121の加圧面121aをICチップ124上面に押し当てる。これにより、ガラス基板102とICチップ124とを圧着接続させる(接続工程)。
熱加圧によって、異方性導電フィルム106の絶縁性樹脂組成物107a,108aを溶融させて配線電極104とバンプ123との間に導電性粒子108bを挟持させ、絶縁性樹脂組成物107a,108aを硬化させる。これにより、ガラス基板102とICチップ124とを電気的及び機械的に接続する。
このように、ガラス基板102とICチップ124とが接続された接続構造体においては、バンプ123と配線電極104との間における導通信頼性と、隣接する配線電極104間、隣接するバンプ123間における絶縁信頼性とを両立させることが重要である。
しかしながら、このように配線電極104がファインピッチに形成されたガラス基板102を用いた接続方法では、図8に示すように、配線電極104間において多数の導電性粒子108bが凝集し、ショートを発生させるおそれがある。例えばバンプ123と配線電極104との間に挟持されて潰され横方向に広がった導電性粒子108bによって、バンプ123間の領域に存在する導電性粒子108bに横方向の応力が掛かることで、導電性粒子108bが凝集してショートを発生させる。
そのため、導通信頼性と絶縁信頼性との両立を実現させるための様々な試みがなされている。
特許文献2には、絶縁性の絶縁性樹脂組成物に導電性粒子が含有された導電性粒子含有層と絶縁性の樹脂組成物のみからなる絶縁性樹脂層とが積層されてなる2層異方性導電フィルムにおいて、導電性粒子含有層の最低溶融粘度を絶縁性樹脂層の最低溶融粘度の10倍以上とすることで、電極間の粒子捕捉率を高めることが記載されている。
特許文献3には、剥離基材上に磁性を有する導電性粒子を含有する樹脂層を設けた異方性導電フィルムを用い、剥離基材に対して磁界を印加して導電性粒子の移動を制御することで、接続端子の密度が領域によって異なる電子部品の接続構造体において良好な粒子捕捉率を得ることが記載されている。
特許文献4には、磁性を有する導電性粒子を接合剤内に含有してなる異方性導電フィルムを用い、電子部品の磁性を有するバンプを磁化させて導電性粒子の移動を制御することで、接続構造体において粒子捕捉率を高めることが記載されている。
特許2754883号公報 特開2010−123418号公報 特開2010−171023号公報 特開2008−187122号公報
しかしながら、特許文献2に記載の方法では、粒子捕捉率を高めることはできるものの、基板の配線電極間において導電性粒子の凝集によるショートの発生を防止する対策はなされていない。また、特許文献2に記載の方法では、バインダ特性を粒子捕捉率の向上に特化させているため、接着強度やリール特性(巻き品質)等の他の特性とのバランスを取ることが困難である。
また、特許文献3、4に記載の方法では、異方性導電フィルムや実装装置の構造が複雑でコストが高くなる上、磁化された導電性粒子同士が引き合って凝集することでショートが発生するおそれがある。
本発明は、このような従来の実情に鑑みて提案されたものであり、特別な手段によらず、汎用の異方性導電フィルム及び熱加圧装置を用いて基板のファインピッチに形成された配線電極間におけるショートの発生を抑制して良好な絶縁信頼性を得るとともに、良好な導通信頼性を得ることが可能な接続構造体の製造方法、及びこの製造方法によって製造されてなる接続構造体、並びに接続方法を提供することを目的とする。
上述した課題を解決するために、本発明の接続構造体の製造方法は、基板の配線電極と電子部品の端子とが異方性導電接続されてなる接続構造体の製造方法において、基板は、その一方の表面に凸部を有し、凸部は、配線電極間に形成されており、凸部の高さは、端子の高さに対して0.25〜0.33の割合であり、熱加圧によって、絶縁性の接着剤組成物に導電性粒子が分散されてなる異方性導電接着部材を介して基板と電子部品とを圧着接続し、配線電極と端子とを異方性導電接続させる。
また、上述した課題を解決するために、本発明の接続構造体は、基板の配線電極と電子部品の端子とが異方性導電接続されてなる接続構造体において、基板は、その一方の表面に凸部を有し、凸部は、配線電極間に形成されており、凸部の高さは、端子の高さに対して0.25〜0.33の割合であり、熱加圧によって、絶縁性の接着剤組成物に導電性粒子が分散されてなる異方性導電接着部材を介して基板と電子部品とが圧着接続され、配線電極と端子とが異方性導電接続されてなる。
また、上述した課題を解決するために、本発明の接続方法は、基板の配線電極と電子部品の端子とを異方性導電接続する接続方法において、基板は、その一方の表面に凸部を有し、凸部は、配線電極間に形成されており、凸部の高さは、端子の高さに対して0.25〜0.33の割合であり、熱加圧によって、絶縁性の接着剤組成物に導電性粒子が分散されてなる異方性導電接着部材を介して基板と電子部品とを圧着接続し、配線電極と端子とを異方性導電接続させる。
本発明によれば、基板の配線電極間に導電性粒子が入り込むことを防止する。これにより、基板の配線電極間において導電性粒子が凝集することがないため、ショートの発生が抑制されて、接続構造体において良好な絶縁信頼性を得ることができる。また、配線電極間に導電性粒子が存在しないことから配線電極上の粒子捕捉率が向上するため、接続構造体において良好な導通信頼性を得ることができる。
本実施の形態の接続方法における異方性導電フィルム配置後の構造体の模式断面図である。 本実施の形態の接続方法における異方性導電フィルム仮貼り後の構造体の模式断面図である。 本実施の形態の接続方法におけるICチップ配置後の構造体の模式断面図である。 本実施の形態の接続方法における接続処理後の構造体の模式断面図である。 従来の接続方法における異方性導電フィルム配置後の構造体の模式断面図である。 従来の接続方法における異方性導電フィルム仮貼り後の構造体の模式断面図である。 従来の接続方法におけるICチップ配置後の構造体の模式断面図である。 従来の接続方法における接続処理後の構造体の模式断面図である。
以下、本発明の具体的な実施の形態(以下、「本実施の形態」という。)について、図面を参照しながら、詳細に説明する。
本実施の形態は、図1〜図4に示すように、異方性導電フィルム16を介してガラス基板12とICチップ22とが異方性導電接続されてなる接続構造体の製造方法、この製造方法によって製造される接続構造体及び接続方法に適用することができる。異方性導電フィルム16は、導電性粒子が含まれない絶縁性の接着剤組成物17aからなる絶縁性接着剤層17と、絶縁性の接着剤組成物18aに導電性粒子18bが分散されてなる導電性粒子含有層18とが積層されてなる2層構造の異方性導電フィルムである。
基板支持台11上に載置されているガラス基板12は、例えばアルカリガラス基板、ガラス製のLCD基板(LCDパネル)、ガラス製のPDP基板(PDPパネル)、ガラス製の有機EL基板(有機ELパネル)等のガラス基板である。
ガラス基板12の基板本体13には、複数の配線電極14がファインピッチに形成されている。また、ICチップ22のチップ本体23には、ガラス基板12の配線電極14の配線パターンに応じてバンプ24が形成されている。
ガラス基板12の基板本体13には、凸部15が配線電極14間に形成されている。凸部15の高さは、ICチップ22のバンプ24の高さに対して0.25〜0.33の割合である。なお、凸部15の形状は、特に限定されないが、例えば図1の断面図に示すように、高さ方向断面が半円形状とすることができる。なお、凸部15の形状は、特に限定されず、例えば高さ方向断面が台形状等であってもよい。凸部15が何れの形状であっても、凸部15の高さは、ガラス基板12の基板本体13と接する凸部15の底面から凸部15の最も高い位置までの長さである。また、バンプ24の高さは、ICチップ22のチップ本体23と接するバンプ24の底面からバンプ24の最も高い位置までの長さである。
凸部15を構成する材料は、特に限定されず、例えば有機樹脂、ガラス、絶縁性セラミック等とすることができる。有機樹脂は、例えばアクリルポリマー、アモルファスフルオロポリマー、エポキシ樹脂、ポリイミド等を挙げることができる。
凸部15を構成する材料がポリマー等の絶縁性材料であるため、導電性粒子18bが凸部15に接しても、後述のショート発生を確実に防止できる。一方、凸部15を絶縁性材料以外の材料、例えば導電性材料で構成した場合、ショートのリスクが高まる場合がある。凸部15の高さがICチップ22のバンプ24の高さに対して0.25〜0.33の割合であることで、導電性粒子18bを配線基板14上に十分に集めることができる。これにより、配線電極14間において導電性粒子18bが凝集することがないため、良好な絶縁信頼性の効果を得ることができる。このように、凸部15を構成する材料は、絶縁材料に限定される。
凸部15は、例えば次の方法で形成することができる。凸部15の形成材料を加工し、高さ方向断面を半円形状、台形状の凸部15の構造体を作製する。そして、作製した凸部15の構造体をガラス基板12の基板本体13の配線電極14間に配置し、その位置で凸部15の構造体の底面を基板本体13に接着剤等で接着固定させる。これにより、ガラス基板12の基板本体13の配線電極14間に凸部15を形成する。
なお、凸部15の形成方法は、これに限定されず他の方法であってもよい。例えば、ガラス基板12の基板本体13上に凸部15の形成材料を凸部15の高さとなる厚さに積層する。次いで、エッチングにより高さ方向断面を形状、台形状の凸部15に加工する。これにより、ガラス基板12の基板本体13の配線電極14間に凸部15を形成することができる。
本実施の形態では、ガラス基板12の凸部15及び配線電極14が形成されている面とICチップ22のバンプ24が形成されている面とを異方性導電フィルム16を介して熱加圧により圧着接続する。これにより、配線電極14とバンプ24とが接続され、配線電極14間の凸部15がバンプ24間の領域上に位置する。
このように、ガラス基板12の基板本体13には、凸部15が配線電極14間に形成されていることから、配線電極14間に導電性粒子18bが入り込むことが防止される。これにより、ガラス基板12の配線電極14間において導電性粒子18bが凝集することがない。このため、製造された接続構造体において、配線電極14間におけるショートの発生が抑制されて良好な絶縁信頼性を得ることができる。
特に、本実施の形態において、凸部15の高さは、バンプ24の高さに対し、0.25〜0.33の割合であることから、導電性粒子18bを配線基板14上に十分に集めることができ、高い粒子捕捉率を得ることができる。これとともに、バンプ24と配線電極14との間における絶縁性の接着剤組成物17a,18aが十分に排除されるため、導電性粒子18bがバンプ24と配線電極14との間にしっかりと狭持されて十分に潰れ、良好な接続信頼性を維持することができる。
また、凸部15の高さが、バンプ24の高さに対して0.25〜0.33の割合であることで、良好な絶縁信頼性の効果を得ることができる。
仮に、ICチップ22のバンプ24の高さに対する凸部15の高さの割合が0.25未満であると、導電性粒子18bを配線基板141上に十分に集めることができず、高い粒子捕捉率を得ることができない。また、仮にICチップ22のバンプ24の高さに対する凸部15の高さの割合が0.33よりも大きいと、粒子捕捉率を高めることはできるものの、バンプ24間、配線電極14間の空間が著しく狭くなり、導電性粒子18bがこの空間に詰まりやすくなるため、良好な絶縁信頼性を維持できなくなる。また、バンプ24と配線電極14との間において絶縁性の接着剤組成物17a,18aが十分に排除されなくなるため、バンプ24と配線電極14とによる導電性粒子18bの潰れが不十分となることから、接続信頼性が悪化する。
次に、2層の異方性導電フィルム16について説明する。導電性粒子含有層18の絶縁性の接着剤組成物18aは、例えば膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する通常のバインダ成分からなる。
膜形成樹脂としては、平均分子量が10000〜80000程度の樹脂が好ましく、特にエポキシ樹脂、変形エポキシ樹脂、ウレタン樹脂、フェノキシ樹脂等の各種の樹脂が挙げられる。中でも、膜形成状態、接続信頼性等の観点からフェノキシ樹脂が好ましい。
熱硬化性樹脂としては、常温で流動性を有していれば特に限定されず、例えば市販のエポキシ樹脂が挙げられる。このようなエポキシ樹脂としては、例えば、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ナフトール型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂等が挙げられる。これらは単独でも、2種以上の組み合わせであってもよい。
潜在性硬化剤としては、加熱硬化型、UV硬化型等の各種硬化剤が挙げられる。潜在性硬化剤は、通常では反応せず、熱、光、加圧等の用途に応じて選択される各種のトリガにより活性化し、反応を開始する。熱活性型潜在性硬化剤の活性化方法には、加熱による解離反応などで活性種(カチオンやアニオン)を生成する方法、室温付近ではエポキシ樹脂中に安定に分散しており高温でエポキシ樹脂と相溶及び溶解し、硬化反応を開始する方法、モレキュラーシーブ封入タイプの硬化剤を高温で溶出して硬化反応を開始する方法、マイクロカプセルによる溶出・硬化方法等が存在する。熱活性型潜在性硬化剤としては、イミダゾール系、ヒドラジド系、三フッ化ホウ素−アミン錯体、スルホニウム塩、アミンイミド、ポリアミン塩、ジシアンジアミド等や、これらの変性物があり、これらは単独でも、2種以上の混合体であってもよい。中でも、マイクロカプセル型イミダゾール系潜在性硬化剤が好適である。
シランカップリング剤としては、エポキシ系、アミノ系、メルカプト・スルフィド系、ウレイド系等を挙げることができる。シランカップリング剤を添加することにより、有機材料と無機材料との界面における接着性が向上される。
導電性粒子18bとしては、例えば、ニッケル、鉄、銅、アルミニウム、錫、鉛、クロム、コバルト、銀、金等の各種金属や金属合金の粒子、金属酸化物、カーボン、グラファイト、ガラスやセラミック、プラスチック等の粒子の表面に金属をコートしたもの、或いはこれらの粒子の表面に更に絶縁薄膜をコートしたもの等を使用することができる。樹脂粒子の表面に金属をコートしたものを用いる場合、樹脂粒子としては、例えばエポキシ樹脂、フェノール樹脂、アクリル樹脂、アクリロニトリル・スチレン(AS)樹脂、ベンゾグアナミン樹脂、ジビニルベンゼン系樹脂、スチレン系樹脂等の粒子を挙げることができる。なお、導電性粒子18bは、粒子全体が導電性材料のみで形成されていてもよい。
絶縁性接着材層17を構成する絶縁性の接着剤組成物17aは、膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する通常のバインダ成分からなり、導電性粒子含有層18の絶縁性の接着剤組成物18aと同様の材料で構成することができる。
なお、接着剤組成物17aの最低溶融粘度が接着剤組成物18aの最低溶融粘度よりも低くなるように接着剤組成物17a,18aを構成することが可能である。これにより、熱加圧時、導電性粒子18bが接着剤組成物18aからこれよりも溶融粘度の低い接着剤組成物17aに速やかに移動して接着剤組成物17a内に拡散される。このため、隣接する配線電極14間、隣接するバンプ間22においてより高い絶縁性を得ることができる。
接着剤組成物17a,18aは、このように膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する場合に限定されず、通常の異方性導電フィルムの接着剤組成物として用いられる何れの材料から構成されるようにしてもよい。
異方性導電フィルム16は、最上層の表面及び最下層の表面の一方又は両方に剥離フィルムを設けるようにしてもよい。
剥離フィルムは、例えば、PET(Poly Ethylene Terephthalate)、OPP(Oriented Polypropylene)、PMP(Poly-4-methlpentene−1)、PTFE(Polytetrafluoroethylene)等にシリコーン等の剥離剤を塗布してなり、異方性導電フィルム16の乾燥を防ぐとともに、異方性導電フィルム16の形状を維持する。
異方性導電フィルム16は、何れの方法で作製するようにしてもよいが、例えば以下の方法によって作製することができる。膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する絶縁性の接着剤組成物17aを調整する。調整した接着剤組成物17aをバーコーター、塗布装置等を用いて第1の剥離フィルム上に塗布し、オーブン等によって乾燥させて絶縁性接着剤層17を得る。
また、絶縁性の接着剤組成物18aに、導電性粒子18bを分散させて導電性接着剤組成物を調整する。調整した導電性接着剤組成物をバーコーター、塗布装置等を用いて第2の剥離フィルムに塗布し、オーブン等によって乾燥させて導電性粒子含有層18を得る。絶縁性接着剤層17の一方の表面と導電性粒子含有層18の一方の表面とをラミネーター等を用いて貼り合わせて、2層の異方性導電フィルム16を得る。
次に、本実施の形態の接続構造体の製造方法、接続構造体及び接続方法について詳細に説明する。先ず、図1に示すように、基板支持台11上に載置されたガラス基板12の基板本体13の配線電極14及び凸部15が形成されている面上に、導電性粒子含有層18を配線電極14及び凸部15と対峙させるようにして異方性導電フィルム16を配置する。そして、図2に示すように、仮貼り装置である加圧ボンダー19の支持部20に接続されたヘッド部21の加圧面21aを絶縁性接着剤層17上面に軽く押し当てて低圧で加圧する。このヘッド部21による加圧と同時に、例えば基板支持台11に設置されたヒータ(図示せず)によって、絶縁性の接着剤組成物17a,18aが流動するが硬化しない程度の低温でガラス基板12側から加熱する。これにより、ガラス基板12上に異方性導電フィルム16を仮貼りする(仮貼工程)。このように、仮貼工程では、導電性粒子含有層18の絶縁性の接着剤組成物18aが流動するが硬化しない程度の温度及び圧力で熱加圧を行い、異方性導電フィルム16を、導電性粒子含有層18と加熱を行うガラス基板12側とを対峙させて仮貼りする。
低温低圧条件で熱加圧する仮貼工程では、異方性導電フィルム18の絶縁性の接着剤組成物17a,18aは流動するが、ガラス基板12の基板本体13の配線電極14間には凸部15が形成されていることから、配線電極14間に導電性粒子18bが入り込むことがない。このため、配線電極14間において導電性粒子18bが凝集することがない。そして、この凸部15は、ICチップ22のバンプ24の高さに対して0.25〜0.33の割合の高さを有する。これにより、移動した導電性粒子18bは、配線電極14間に入り込むことなく配線基板14上に十分に集められ、結果として高い粒子捕捉率を得ることができる。
このように、仮貼工程では、ガラス基板12側から加熱を行うことで、ガラス基板12の基板本体13上の導電性粒子含有層18の絶縁性の接着剤組成物18aを十分に流動させることができ、導電性粒子18bの移動を促進することができる。その結果、配線電極14上において高い粒子捕捉率を得ることができる。なお、仮貼工程での熱加圧の方法はこれに限定されない。例えば、ガラス基板12側からの加熱を行うことなく、ヘッド部21を加熱し、この加熱したヘッド部21によって熱加圧を行うようにしてもよい。但し、ガラス基板12側から加熱を行うことで、低温低圧下においても導電性粒子含有層18の接着剤組成物18aを十分に流動させて導電性粒子18bを十分に配線電極14上に集め、配線電極14上において高い粒子捕捉率を得るようにすることができる。
仮貼工程での加圧圧力は、例えば0.5MPa〜2MPaのうちの所定の値とすることができる。また、加熱温度は、例えば温度60〜100℃のうちの所定の値とすることができる。また、仮貼工程での熱加圧時間は、例えば1〜3秒(sec)のうちの所定の時間とすることができる。
なお、仮貼工程で異方性導電フィルム16を仮貼りした後、異方性導電フィルム16の位置合わせ状態を確認し、位置ずれ等の不具合が生じている場合には、この仮貼工程の後に、異方性導電フィルム16を剥離して再度異方性導電フィルム16を正しい位置で仮貼りするリペア処理を行うようにしてもよい(リペア工程)。
次いで、図3に示すように、バンプ24と配線電極14とを対峙させるようにしてICチップ22を異方性導電フィルム16上に配置する(配置工程)。
このように、配線電極14上に導電性粒子18bを十分に集めた状態で、ガラス基板12とICチップ22とを接続させる。具体的には、図4に示すように、接続装置である加圧ボンダー25の支持部26に接続されたヘッド部27を加熱し、この加熱したヘッド部27の加圧面27aをチップ本体23の上面に押し当ててガラス基板12とICチップ22とを圧着接続させる(接続工程)。
接続工程でのヘッド部27による加圧圧力は、例えば40MPa〜120MPaのうちの所定の値とすることができる。また、ヘッド部27の加熱温度は、異方性導電フィルム16の絶縁性の接着剤組成物17a,18aが硬化する温度、例えば温度180〜220℃のうちの所定の値)とすることができる。また、接続工程での熱加圧時間は、例えば5〜20秒のうちの所定の時間とすることができる。
接続工程では、このような条件で熱加圧を行うことによって、異方性導電フィルム16の絶縁性の接着剤組成物17a,18aを溶融させて配線電極14とバンプ24との間に導電性粒子18bを挟持させ、接着剤組成物17a,18aを硬化させる。これにより、ガラス基板12とICチップ22とを電気的及び機械的に接続する。そして、ガラス基板12とICチップ22とが異方性導電接続されてなる接続構造体を製造する。
このように、本実施の形態では、配線電極14間に凸部15が形成されているガラス基板12を用いることで、製造された接続構造体において、配線電極14間におけるショートの発生が抑制されて良好な絶縁信頼性を得ることができる。そして、凸部15は、ICチップ22のバンプ24の高さに対して0.25〜0.33の割合の高さを有する。これにより、導電性粒子18bは、流動性を有する接着剤組成物17a,18a内で移動することで配線基板14上に十分に集められ、高い粒子捕捉率を得ることができる。また、バンプ24と配線電極14との間における絶縁性の接着剤組成物17a,18aが十分に排除されるため、導電性粒子18bがバンプ24と配線電極14との間にしっかりと狭持されて十分に潰れ、良好な接続信頼性を維持することができる。
以上、本実施の形態について説明したが、本発明が前述の実施の形態に限定されるものでないことは言うまでもなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
上述の実施の形態では、異方性導電接着部材として、縁性接着剤層17と導電性粒子含有層8とが積層されてなる2層構造の異方性導電フィルム16を用いた。しかしながら、異方性導電フィルムの構造は、これに限定されない。異方性導電フィルムは、例えば導電性粒子含有層のみからなる1層構造であってもよく、また例えば絶縁性接着剤層と導電性粒子含有層とをそれぞれ2層以上設けた構造であってもよい。また、異方性導電接着部材は、このようなフィルム成形されてなる異方性導電フィルムに限定されず、例えば、絶縁性接着剤組成物に導電性粒子が分散された導電性接着剤ペースト、或いは導電性接着剤ペーストと絶縁性接着剤ペーストとからなり、これらを重ねて塗布するようにして使用するペースト状としてもよい。
また、上述の実施の形態では、本発明をCOG(Chip On Glass)に適用する場合について説明したが、本発明は、FOG(Film On Glass)、FOB(Film On Board)等の他の実装方法にも適用できる。
また、上述の実施の形態では、基板としてガラス基板を用いる場合について説明したが、リジット基板、フレキシブル基板等の他の基板であってもよい。また、上述の実施の形態では、電子部品としてICチップを用いる場合について説明したが、フレキシブルプリント基板等の配線材やコンデンサ等であってもよい。
また、上述の実施の形態の仮貼工程では、ヘッド部21による加圧と同時に、基板支持台11に設置されたヒータによってガラス基板12側から加熱を行うようにしたが、仮貼工程での熱加圧の方法はこれに限定されない。例えば、ガラス基板12側からの加熱を行うことなく、ヘッド部21を加熱し、加熱したヘッド部21によって熱加圧を行うようにしてもよい。但し、ガラス基板12側の接着剤組成物を十分に流動させて導電性粒子18bの移動を促進し、配線電極14上において高い粒子捕捉率を実現するという効果を得るには、ガラス基板12側から加熱を行う方がより好ましい。
以下、本発明の具体的な実施例について実験結果を基に説明する。
<実施例1>
以下の導電性粒子含有層と絶縁性接着剤層とが積層された2層構造の異方性導電フィルムを作製した。
(導電性粒子含有層)
ビスA型フェノキシ樹脂(商品名YP50、新日鐵化学社製)30質量部、ビスフェノールA型液状エポキシ樹脂(商品名EP828、三菱化学社製)30質量部、イミダゾール系潜在性硬化剤(商品名PHX3941HP、旭化成株式会社製)40質量部、エポキシ系シランカップリング剤(商品名A−187、モメンティブ・パフォーマンス・マテリアルズ株式会社製)1質量部、平均粒径4μmの導電性粒子(商品名 AUL704、積水化学工業社製)35質量部にトルエンを加え固形分50%の組成物を調整した。調整した組成物を剥離基材上に塗布し、オーブンで加熱することにより乾燥させ、導電性粒子含有層を調整した。
(絶縁性接着剤層)
ビスA型フェノキシ樹脂(商品名YP50、新日鐵化学社製)25質量部、ビスフェノールA型液状エポキシ樹脂(商品名EP828、三菱化学社製)35質量部、イミダゾール系潜在性硬化剤(商品名PHX3941HP、旭化成株式会社製)40質量部、エポキシ系シランカップリング剤(商品名A−187、モメンティブ・パフォーマンス・マテリアルズ株式会社製)1質量部にトルエンを加え固形分50%の組成物を調整した。調整した組成物を剥離基材上に塗布し、オーブンで加熱することにより乾燥させ、絶縁性接着剤層を調整した。
このように調整した導電性粒子含有層と絶縁性接着剤層とをラミネートすることにより、2層構造の異方性導電フィルムを作成した。
一方の表面に配線電極がファインピッチに形成されているガラス基板を用意した。このガラス基板の配線電極が形成されている表面の配線電極間に、凸部として、高さ(底辺から最も高い位置までの距離)4μmの高さ方向断面が半円形状のポリイミドを形成した。
一方の表面に高さ15μmのバンプがガラス基板の配線電極の配線パターンに応じた配線パターンで形成されているICチップを用意した。すなわち、バンプの高さに対する凸部の高さの割合((凸部の高さ)/(バンプの高さ))を0.26とした。
配線電極間に凸部が形成されたガラス基板を基板支持台上に載置した。基板支持台に載置されたガラス基板の基板本体の配線電極及び凸部が形成されている面上に、導電性粒子含有層を配線電極及び凸部と対峙させるようにして異方性導電フィルムを配置し、仮貼り装置である加圧ボンダー(ソニーケミカル&インフォメーションデバイス株式会社製)の支持部に接続されたヘッド部の加圧面を絶縁性接着剤層の上面に押し当てて1MPaで2秒間加圧した。このヘッド部による加圧の間、基板支持台に設置されたヒータによってガラス基板側から80℃で加熱を行った。すなわち、80℃、1MPa、2秒間の条件で熱加圧を行い、ガラス基板上に異方性導電フィルムを仮貼りした。
そして、バンプと配線電極とを対峙させるようにしてICチップを異方性導電フィルム上に配置した。
その後、接続装置である加圧ボンダーの支持部に接続された、200℃に加熱したヘッド部の加圧面をICチップのチップ本体の上面に60MPaで5秒間押し当ててガラス基板とICチップとを圧着接続させた。
熱加圧によって異方性導電フィルムを硬化させ、ICチップとガラス基板とを接続した。その後、圧力を解放して、接続構造体を得た。
<実施例2>
異方性導電フィルムの仮貼りにおいて、加圧ボンダー(仮貼り装置)のヘッド部を異方性導電フィルム上面に押し当てるとともにガラス基板側から60℃で加熱し、0.5MPaで1秒間熱加圧を行った以外は、実施例1と同様にして接続構造体を作製した。
<実施例3>
異方性導電フィルムの仮貼りにおいて、加圧ボンダー(仮貼り装置)の80℃に加熱したヘッド部を異方性導電フィルム上面に1MPaで2秒間押し当てて異方性導電フィルムの上面側から加熱した以外は、実施例1と同様にして接続構造体を作製した。
<実施例4>
実施例1の導電性粒子含有層のみからなる1層の異方性導電フィルムを用いた以外は、実施例1と同様にして接続構造体を作製した。
<実施例5>
ガラス基板の凸部の高さを3.5μmとし、ICチップのバンプの高さを12μmとした((凸部の高さ)/(バンプの高さ)=0.29)以外は、実施例1と同様にして接続構造体を作製した。
<比較例1>
ガラス基板の凸部の高さを6μmとした((凸部の高さ)/(バンプの高さ)=0.4)以外は、実施例1と同様にして接続構造体を作製した。
<比較例2>
ガラス基板の凸部の高さを2μmとした((凸部の高さ)/(バンプの高さ)=0.13)以外は、実施例1と同様にして接続構造体を作製した。
<比較例3>
配線電極間に凸部を形成していないガラス基板を用いた以外は、実施例1と同様にして接続構造体を作製した。
[粒子捕捉率評価試験]
実施例1〜5、比較例1〜3の各接続構造体について、接続前にガラス基板の基板電極上にある導電性粒子の数(接続前粒子数)を次の式(1)により算出した。
接続前粒子数=導電性粒子含有層における導電性粒子の粒子(面)密度(個/mm)×端子の面積(mm) ・・(1)
また、接続後に基板電極上にある導電性粒子の数(接続後粒子数)を金属顕微鏡にてカウントすることにより測定した。そして、次の式(2)により、導電性粒子の粒子捕捉率を算出した。
粒子捕捉率=(接続後粒子数/接続前粒子数)×100 ・・(2)
実施例1〜5、比較例1〜3の各接続構造体について、粒子捕捉率が20%未満を×、粒子捕捉率が20%以上25%未満を△、25%以上35%未満を○、35%以上を◎として評価した。評価結果を[表1]に示す。
[絶縁信頼性評価試験]
実施例1〜5、比較例1〜3の各種接続構造体について30Vの電圧を印加し(2端子法)絶縁抵抗を測定し、製造直後の接続構造体の隣接した配線電極間(10μmスペースの部分)のショートの発生数をカウントした。1つの構造体につき、測定総数40サンプルとしたとき、次の評価基準により絶縁信頼性を評価した。すなわち、評価基準は、20個以上を×、5個以上20個未満を△、1個以上5個未満を○、1個未満を◎とした。評価結果を[表1]に示す。
[接続信頼性(初期)評価試験]
実施例1〜5、比較例1〜3の各接続構造体の製造直後のバンプと配線電極との接続部を含む抵抗値が10未満であるものを◎、10Ω以上50Ω未満であるものを○、50Ω以上10Ω未満であるものを△、100Ω以上であるものを×として評価した。評価結果を[表1]に示す。
[接続信頼性(85℃、85%RH、500Hr後)評価試験]
実施例1〜5、比較例1〜3の各接続構造体を85℃、湿度85%の環境下で500時間放置した。この放置後の各接続構造体について、バンプと配線電極との接続部を含む抵抗値が10Ω未満であるものを◎、10Ω以上50Ω未満であるものを○、50Ω以上10Ω未満であるものを△、100Ω以上であるものを×として評価した。評価結果を[表1]に示す。
各評価試験の評価結果を[表1]に示す。
Figure 2011211245
実施例1〜5では、ICチップのバンプの高さに対して0.26〜0.29の割合の高さを有する凸部が配線電極間に形成されているガラス基板を用いた。そのため、配線電極間において導電性粒子が凝集することがなく、良好な絶縁信頼性が得られた上、バンプと配線電極との間において絶縁性の接着剤組成物が十分に排除されたため、良好な接続信頼性が得られたと考えられる。
実施例1、5では、2層の異方性導電フィルムの導電性粒子含有層をガラス基板と対峙させ、80℃、1MPa、2秒間の条件でガラス基板側からの加熱による熱加圧を行った。これにより、異方性導電フィルムの絶縁性の接着剤組成物が十分に流動し、配線電極間に入り込まない導電性粒子が配線基板上に多く集められたことで、より高い粒子捕捉率を得ることができたと考えられる。
一方、比較例1では、ICチップのバンプの高さに対して0.4の割合の高さを有する凸部が形成されているガラス基板を用いている。そのため、高い粒子捕捉率を得ることはできたが、バンプ間、配線電極間の空間が著しく狭くなったことから、導電性粒子がこの空間に詰まりやすくなり、絶縁信頼性が不良となったと考えられる。また、バンプ間、配線電極間の空間が著しく狭いことから、バンプと配線電極との間において絶縁性の接着剤組成物が十分に排除されなくなり、バンプと配線電極とによって導電性粒子が十分に潰れないことから、接続信頼性が悪化したと考えられる。
比較例2では、ICチップのバンプの高さに対して0.13の割合の高さを有する凸部が形成されているガラス基板を用いている。そのため、導電性粒子を配線基板上に十分に集めることができず、高い粒子捕捉率を得ることができなかったと考えられる。
比較例3では、凸部が形成されていないガラス基板を用いていることから、導電性粒子を配線基板上に十分に集めることができず、高い粒子捕捉率を得ることができなかったと考えられる。また、配線電極間に導電性粒子が入り込み凝集することによるショートの発生を完全に防止することができず、良好な絶縁信頼性を得ることができなかったと考えられる。また、粒子捕捉率が低いことから、良好な接続信頼性を得ることができなかったと考えられる。
12 ガラス基板、13 基板本体、14 配線電極、15 凸部、16 異方性導電フィルム、17 絶縁性接着剤層、18 導電性粒子含有層、19 加圧ボンダー、20 支持部、21 ヘッド部

Claims (7)

  1. 基板の配線電極と電子部品の端子とが異方性導電接続されてなる接続構造体の製造方法において、
    前記基板は、その一方の表面に凸部を有し、
    前記凸部は、前記配線電極間に形成されており、
    前記凸部の高さは、前記端子の高さに対して0.25〜0.33の割合であり、
    熱加圧によって、絶縁性の接着剤組成物に導電性粒子が分散されてなる異方性導電接着部材を介して前記基板と前記電子部品とを圧着接続し、
    前記配線電極と前記端子とを異方性導電接続させる接続構造体の製造方法。
  2. 前記基板の前記配線電極及び前記凸部が形成されている面上に前記異方性導電接着部材を仮貼りする仮貼工程と、
    前記仮貼工程にて仮貼りされた前記異方性導電接着部材上に前記電子部品を配置する配置工程と、
    前記配置工程にて配置された電子部品の上面に対して熱加圧を行い、前記基板と前記電子部品とを圧着接続する接続工程とを有する請求項1記載の接続構造体の製造方法。
  3. 前記異方性導電接着部材は、導電性粒子が含まれない絶縁性の接着剤組成物からなる絶縁性接着剤層と、絶縁性の接着剤組成物に導電性粒子が分散されている導電性粒子含有層とが積層されてなる2層構造であり、
    前記仮貼工程では、前記導電性粒子含有層の絶縁性の接着剤組成物が流動するが硬化しない程度の温度及び圧力で熱加圧を行い、前記異方性導電接着部材を、該導電性粒子含有層と該熱加圧での加熱を行う側とを対峙させて仮貼りする請求項2記載の接続構造体の製造方法。
  4. 前記仮貼工程では、前記異方性導電接着部材の上面を加圧するとともに前記基板側から加熱を行うことにより、該異方性導電接着部材を仮貼りする請求項3記載の接続構造体の製造方法。
  5. 前記仮貼工程では、前記異方性導電接着部材の上面を加圧するとともに該異方性導電部材の上面側から加熱を行うことにより、該異方性導電接着部材を仮貼りする請求項3記載の接続構造体の製造方法。
  6. 基板の配線電極と電子部品の端子とが異方性導電接続されてなる接続構造体において、
    前記基板は、その一方の表面に凸部を有し、
    前記凸部は、前記配線電極間に形成されており、
    前記凸部の高さは、前記端子の高さに対して0.25〜0.33の割合であり、
    熱加圧によって、絶縁性の接着剤組成物に導電性粒子が分散されてなる異方性導電接着部材を介して前記基板と前記電子部品とが圧着接続され、
    前記配線電極と前記端子とが異方性導電接続されてなる接続構造体。
  7. 基板の配線電極と電子部品の端子とを異方性導電接続する接続方法において、
    前記基板は、その一方の表面に凸部を有し、
    前記凸部は、前記配線電極間に形成されており、
    前記凸部の高さは、前記端子の高さに対して0.25〜0.33の割合であり、
    熱加圧によって、絶縁性の接着剤組成物に導電性粒子が分散されてなる異方性導電接着部材を介して前記基板と前記電子部品とを圧着接続し、
    前記配線電極と前記端子とを異方性導電接続させる接続方法。
JP2011164751A 2011-07-27 2011-07-27 接続構造体の製造方法及び接続構造体並びに接続方法 Pending JP2011211245A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011164751A JP2011211245A (ja) 2011-07-27 2011-07-27 接続構造体の製造方法及び接続構造体並びに接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011164751A JP2011211245A (ja) 2011-07-27 2011-07-27 接続構造体の製造方法及び接続構造体並びに接続方法

Publications (1)

Publication Number Publication Date
JP2011211245A true JP2011211245A (ja) 2011-10-20

Family

ID=44941900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011164751A Pending JP2011211245A (ja) 2011-07-27 2011-07-27 接続構造体の製造方法及び接続構造体並びに接続方法

Country Status (1)

Country Link
JP (1) JP2011211245A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016052130A1 (ja) * 2014-09-30 2016-04-07 デクセリアルズ株式会社 異方性導電フィルム、及び接続方法
US11152440B2 (en) 2019-06-28 2021-10-19 Samsung Display Co., Ltd. Display apparatus with thin pad-area insulator and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135567A (ja) * 1997-10-30 1999-05-21 Toshiba Corp 異方性導電膜、半導体装置の製造方法
JP2007281269A (ja) * 2006-04-10 2007-10-25 Nec Corp 電子部品の実装構造およびその製造方法
JP2008028145A (ja) * 2006-07-21 2008-02-07 Mitsubishi Electric Corp 実装端子基板及びこれを用いた表示装置
JP2008218542A (ja) * 2007-03-01 2008-09-18 Seiko Epson Corp 接続構造体及び接続構造体の製造方法
JP2010123418A (ja) * 2008-11-20 2010-06-03 Sony Chemical & Information Device Corp 接続フィルム、並びに、接合体及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135567A (ja) * 1997-10-30 1999-05-21 Toshiba Corp 異方性導電膜、半導体装置の製造方法
JP2007281269A (ja) * 2006-04-10 2007-10-25 Nec Corp 電子部品の実装構造およびその製造方法
JP2008028145A (ja) * 2006-07-21 2008-02-07 Mitsubishi Electric Corp 実装端子基板及びこれを用いた表示装置
JP2008218542A (ja) * 2007-03-01 2008-09-18 Seiko Epson Corp 接続構造体及び接続構造体の製造方法
JP2010123418A (ja) * 2008-11-20 2010-06-03 Sony Chemical & Information Device Corp 接続フィルム、並びに、接合体及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016052130A1 (ja) * 2014-09-30 2016-04-07 デクセリアルズ株式会社 異方性導電フィルム、及び接続方法
US11152440B2 (en) 2019-06-28 2021-10-19 Samsung Display Co., Ltd. Display apparatus with thin pad-area insulator and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP5690648B2 (ja) 異方性導電フィルム、接続方法及び接続構造体
JP5311772B2 (ja) 接着フィルム
JP5685473B2 (ja) 異方性導電フィルム、接合体の製造方法、及び接合体
KR101886909B1 (ko) 이방성 도전 접속 재료, 접속 구조체, 접속 구조체의 제조 방법 및 접속 방법
WO2012141200A1 (ja) 異方性導電フィルム、接続方法及び接続構造体
WO2013129437A1 (ja) 接続体の製造方法、及び異方性導電接着剤
JP6344888B2 (ja) 接続体の製造方法、電子部品の接続方法、接続構造体
JP5695881B2 (ja) 電子部品の接続方法及び接続構造体
JP5608426B2 (ja) 異方性導電膜の製造方法
JP5563932B2 (ja) 異方性導電フィルム
JP2010251336A (ja) 異方性導電フィルム及びこれを用いた接続構造体の製造方法
JP6505423B2 (ja) 実装体の製造方法、及び異方性導電フィルム
JP2011211245A (ja) 接続構造体の製造方法及び接続構造体並びに接続方法
JP5798848B2 (ja) 接続方法及び接続構造体の製造方法
KR20120022580A (ko) 실장체의 제조 방법, 접속 방법 및 이방성 도전막
JP5209778B2 (ja) 異方性導電膜及びこれを用いた接合体
JP2012015544A (ja) 接続構造体の製造方法及び接続構造体並びに接続方法
JP5608504B2 (ja) 接続方法及び接続構造体
JP6257303B2 (ja) 接続体の製造方法、接続方法、及び接続体
JP5890614B2 (ja) 接続方法及び接続構造体並びに接続構造体の製造方法
JP2015195178A (ja) 導電性粒子、導電性接着剤、接続体の製造方法、電子部品の接続方法、及び接続体
JP6370562B2 (ja) 接続体の製造方法、フレキシブル基板の接続方法、接続体及びフレキシブル基板
JP6431572B2 (ja) 接続フィルム、接続フィルムの製造方法、接続構造体、接続構造体の製造方法及び接続方法
JP6177642B2 (ja) 接続フィルム、接続構造体、接続構造体の製造方法、接続方法
JP2023121608A (ja) 異方性導電フィルム、接続構造体および接続構造体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150630