JP2007281269A - 電子部品の実装構造およびその製造方法 - Google Patents
電子部品の実装構造およびその製造方法 Download PDFInfo
- Publication number
- JP2007281269A JP2007281269A JP2006107100A JP2006107100A JP2007281269A JP 2007281269 A JP2007281269 A JP 2007281269A JP 2006107100 A JP2006107100 A JP 2006107100A JP 2006107100 A JP2006107100 A JP 2006107100A JP 2007281269 A JP2007281269 A JP 2007281269A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wiring board
- pad
- resin
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Wire Bonding (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】配線並びに所定の位置にパッド2が形成された配線基板1上に、パッド2を露出させたソルダーレジスト3を形成する。パッド2を囲んでソルダーレジストの形状がすり鉢状となるようにする。配線基板のパッド2上に、樹脂4に導電粒子5添加してなる導電性ペースト6を供給する。導電粒子5は重力により沈降する〔(a)〕。配線基板1を水平方向に振動させる〔(b)〕と、導電粒子5はソルダーレジスト平坦部からすり鉢状形状の底の方へ滑落する〔(c)〕。電極8上にバンプ9が形成された半導体チップ7を配線基板1上に搭載する。半導体チップ7に荷重を加えつつ、加熱して樹脂4を硬化させる〔(d)〕。
【選択図】図1
Description
フリップチップに使用されるバンプ電極の材質としては、Auや半田等が用いられている。半田の材質の例としてはSn−Pb共晶はんだがあるが、Sn−Pb共晶はんだに限定されず、たとえばSn−Pb(共晶を除く)、Sn−Ag、Sn−Cu、Sn−Sb、Sn−Zn、Sn−Biおよびこれら前記した材料に特定の添加元素をさらに加えた材料を挙げることができ、これらが適宜用いられる(例えば、特許文献1参照)。
他のバンプ電極材質の例としては、導電性樹脂を使用したもの(例えば、特許文献2参照)や、金属ナノペーストを使用したもの(例えば、特許文献3参照)がある。
半導体素子と配線基板の隙間をエポキシ樹脂で封止する方法として一般的なものは、毛細管現象を利用して半導体素子と配線基板の隙間に樹脂を充填するアンダーフィル充填があり、フリップチップの封止方法として、現在最も広く利用されている技術の一つである。
近年、アンダーフィル樹脂充填工程の削減による生産性向上を目的に、半導体素子を実装する前にあらかじめ、配線基板の半導体素子搭載エリアにエポキシ樹脂を塗布しておき、その後、半導体素子を実装することで電極間の接続と樹脂充填を同時に行なう先樹脂工法が利用されつつある。
先樹脂工法の課題は、あらかじめ塗布された樹脂を介して、半導体素子の電極と配線基板の電極を確実に接合することにあり、その手段も多様である。
先樹脂工法の中でも、導電性樹脂を使用する方法があり、この方法によれば前記した特許文献2や3のように、電極部分にのみ導電性樹脂を塗布する方法とは異なり、半導体素子搭載面全体に導電性樹脂を均一に塗布するにもかかわらず、目的とする電極部分のみ導通が得られるというものである。この工法の代表的な2つの例ついて、以下に概要を述べる。
まず、所定の電極パッドにバンプが形成された半導体素子を準備する。バンプの材質は金が一般的であり、バンプ形成方法はバンプボンダを用いて形成するスタッドバンプやメッキにより形成するメッキバンプ等がある。配線基板の電極パッドは銅配線の表面にニッケルメッキがされており、さらにその上に金メッキが形成されている。実装プロセスに関しては、まず、配線基板上に導電性粒子が添加されたエポキシ樹脂を塗布する。導電性粒子については、多種多様であるが、銅、銀、ニッケル等の金属粒子や樹脂粒子の周囲にニッケル、金等の金属メッキが施されているものが一般的である。次に、半導体素子を位置合わせし、所定の荷重と温度により、配線基板上に搭載する。この際、半導体素子のバンプと配線基板のパッドにはさまれた導電性粒子を介して導通が得られ、電極周囲に粒子が残るものの、隣接電極間でのショートには至らないため、目的としている半導体素子のバンプと配線基板のパッドのみの導通を得ることができる。さらに所定の荷重をかけながら、同時に加熱を行い、エポキシ樹脂を硬化させることにより、電極間の接続を保持することが可能となる。
上述した2つめの従来例の場合、電極パッド近傍の導電粒子は狙い通り電極パッドに濡れ集まるが、電極パッドから離れている導電粒子はその近傍の粒子と一体化して大きくなることはあっても、電極部に接続される粒子と一体化せず、電極間に残ったままとなる。従って、全ての電極を確実に接続しようとした場合、接続に関与しない残留粒子の分も見越した形で余分な導電粒子を添加する必要があり、材料のコストアップになるばかりでなく、導電粒子の添加量が多いと電極間に残留する導電粒子の量が多くなり、電極間ショートに至る問題がある。また導電粒子の量が少ないと電極に濡れて形成される半田等の導電物質の量も少なくなるため、半導体素子と配線基板間を接続するに十分な導電物質の量を確保できなくなり、安定接続が出来ない。つまり、電極間の安定した接続を確保しつつ、電極間ショートのない接続を得ることが困難であるという問題がある。
本発明の課題は上述した従来技術の問題点を解決することであって、その目的は、導電粒子を添加した樹脂を用いた先樹脂工法において、一様に分散した導電粒子を電極部に選択的に集めることが可能となる電子部品の実装構造およびその製造方法を提供することである。
なお、本発明において実装される電子部品は、ベアチップ、バンプを有するフリップチップ、BGA(ball grid array)、CSP(chip scale package)等を含むものである。
そして、好ましくは、前記電子部品と前記配線基板との間の隙間は樹脂により充填されている。また、好ましくは、前記配線基板のパッドを囲むソルダーレジストの側面は、すり鉢状の形状をなしている。
そして、望ましくは、前記配線基板上に導電ペーストを供給した後、前記電子部品を前記配線基板上に搭載する工程に先立って、前記配線基板に基板平面方向に振動を加える。
〔第1の実施の形態〕
図1は、本発明の第1の実施の形態を示す工程順の部分断面図である。本実施の形態は、半導体チップの電極上にバンプが形成されており、かつ樹脂に添加されている導電粒子が溶融しない場合に係る。
まず、配線並びに所定の位置にパッド2が形成された配線基板1上に、パッド2を露出させたソルダーレジスト3を形成する。配線基板1のパッド2の一例としては銅配線の表面にニッケルメッキが形成されており、さらにその上に金メッキが施されている。
ソルダーレジスト3については、熱硬化型、UV硬化型、現像型等の種類があり、材質や製造方法について特に限定する必要はないが、配線基板側のパッド2の周囲の形状がパッドを底面としたすり鉢状(倒立角錐台形状ないし倒立円錐台形状)になっている必要がある。すり鉢状の面形状としては、一定の角度のテーパ面でも一定の曲面でも自由曲面でもよく、これらを複合した面でもよい(本実施の形態では一定の角度のテーパ面)。
図2は、配線基板上にソルダーレジスト3を形成した状態を示す図であって、図2(a)は平面図、図2(b)は図2(a)のA−A線での断面図である。ソルダーレジスト3の上面部3aは格子状に形成されており、側面部3bは傾斜面をなしている。図2(b)に示されるように、パッド2間においてソルダーレジスト3の断面形状は台形になっている。ここでの断面形状が台形となっている場合、本発明においては、台形の底辺の長さaは、上辺の長さbの3倍以上(a≧3b)になされる。パッド間のソルダーレジストの断面形状は必ずしも台形である必要はなく、三角形ないし頂角が丸められた三角形であってもよい。このように配線基板側のパッド2の周囲の形状をすり鉢状とすることで、この部分に沈殿した導電粒子は、この部分の傾斜の効果と重力の影響により、必然的にパッド部分に集められる。従って、パッド2間のソルダーレジストの上端部は平坦面が存在しない方が、すなわち断面形状が三角形ないし頂角が丸められた三角形となっていた方が、パッド部に導電粒子に集める上で望ましい。このような形状の場合、導電粒子が残留する平坦部が存在しないため、ほとんど全ての粒子をパッド2に集めることが可能となる。平坦部がある場合、すなわちすなわち断面形状が台形の場合は、上記の関係(a≧3b)を満たした場合、パッド寸法がピッチの約半分程度であると仮定すると、この関係を満たすことで、パッド部分の面積およびすり鉢状部分の面積の合計は8割程度を占めることとなり、大部分の粒子を電極パッドに集めることが可能となる。よって、本発明によると。電極−パッド間の接続性(導電性)を向上させ、パッド間の絶縁性(ショート防止効果)を大幅に高めることができる。ソルダーレジストの形状をこのような形に形成する方法としては、各種のソルダーレジストにより異なるが、一例をあげると、熱硬化型ソルダーレジストを使用し、基板表面に塗布されたソルダーレジストが半硬化の状態で、目的とする形状の金型を押し付けて本硬化させることで形成することができる。また、感光性の材料を用い、傾斜部を形成する領域での光透過率が形成すべきソルダーレジストの膜厚に応じて変化するマスクを用いて露光をする方法であってもよいが、形成方法については、これらに限定されない。
次に、本発明の第2の実施の形態として、半導体チップにバンプが形成されてなく、かつ樹脂に添加されている導電性粒子が溶融する場合の例を、工程順の部分断面図である図3を参照して詳細に説明する。
まず、配線並びに所定の位置にパッド2が形成された配線基板1上に、パッド2を露出させたソルダーレジスト3を形成する。配線基板1のパッド2の一例としては銅配線の表面にニッケルメッキが形成されており、さらにその上に金メッキが施されている。ソルダーレジスト3の形成方法およびパターンは第1の実施の形態と同様であって、ソルダーレジストの形成された状態は図2に示した通りである。
導電性ペースト6の塗布当初、導電粒子5は樹脂4中に均等に分散しているが、導電粒子5は樹脂4より比重が大きいため、重力の影響で沈殿し、やがて導電粒子5はパッド2上とソルダーレジスト3の平坦部上に堆積する。この状態で、ソルダーレジスト3の平坦部に残った導電粒子をパッド2上に落とし込むために、配線基板に基板平面方向に振動を加える〔図3(a)〕。このときの条件は、上述の第1の実施の形態の場合と同様である。これにより、ソルダーレジスト3の平坦部に残っていた導電粒子はソルダーレジスト3のすり鉢状部に落ち込み、大多数の導電粒子5はパッド2上ないしその近傍に集合する〔図3(b)〕。
図4は、本発明の第3の実施の形態を示す工程順の部分断面図である。本実施の形態は、はんだボールを外部接続端子として有するBGA、CSP等の半導体装置を配線基板上に搭載する例に係る。
まず、配線並びに所定の位置にパッド2が形成された配線基板1上に、パッド2を露出させたソルダーレジスト3を形成する。ソルダーレジスト3の形成された状態を図5に示す。図4は、図5のB−B線断面での工程を示す図である。図2に示した例ではソルダーレジストのパッドを囲む空間は倒立角錐台形状となっていたが、本実施の形態の場合にはより円錐台に近い形状となっている。但し、ソルダーレジスト3のB−B線断面での台形では、台形の底辺の長さaは、上辺の長さbの3倍以上(a≧3b)になされている。
2 パッド
3 ソルダーレジスト
3a 上面部
3b 側面部
4 樹脂
5 導電粒子
6 導電性ペースト
7 半導体チップ
8、12 電極
9、10 バンプ
11 半導体装置
13 はんだボール
Claims (14)
- 電子部品の電極と配線基板のパッドとがバンプを介して電気的に接続された電子部品の実装構造において、前記配線基板のパッドの周囲がソルダーレジストに囲まれており、隣接するパッド間において前記ソルダーレジストの断面形状が概略三角形または概略頂角が丸められた三角形をなしていることを特徴とする電子部品の実装構造。
- 電子部品の電極と配線基板のパッドとがバンプを介して電気的に接続された電子部品の実装構造において、前記配線基板のパッドの周囲がソルダーレジストに囲まれており、隣接するパッド間において前記ソルダーレジストの断面形状が概略台形をなしており、その台形の底辺の長さaが上辺の長さbの3倍以上(a≧3b)であることを特徴とする電子部品の実装構造。
- 前記配線基板と前記電子部品との隙間に樹脂が充填されていることを特徴とする請求項1または2に記載の電子部品の実装構造。
- 前記パッドを囲む前記ソルダーレジストの側面がすり鉢状形状をなしていることを特徴とする請求項1から3のいずれかに記載の電子部品の実装構造。
- 前記電子部品の電極上にバンプないし金属ボールが形成されており、そのバンプないし金属ボールが前記配線基板上のパッドと導電粒子を介して接続されていることを特徴とする請求項1から4のいずれかに記載の電子部品の実装構造。
- 配線基板上のパッドを囲むソルダーレジストを、前記パッドを囲む前記ソルダーレジストの側面がすり鉢状となるように、形成する工程と、樹脂と導電粒子とを含む導電性ペーストを前記パッド上に供給する工程と、電子部品を、該電子部品の電極を前記配線基板のパッド上に位置合わせして、前記配線基板上に搭載する工程と、前記導電性ペーストの樹脂を硬化させて前記電子部品の電極と前記配線基板のパッドとを電気的に接続する工程と、を含む電子部品の実装方法。
- 前記配線基板上に導電ペーストを供給した後、前記電子部品を前記配線基板上に搭載する工程に先立って、前記配線基板に振動を加えることを特徴とする請求項6に記載の電子部品の実装方法。
- 前記配線基板上に導電ペーストを供給した後、前記電子部品を前記配線基板上に搭載する工程に先立って、前記配線基板に基板平面方向に振動を加えることを特徴とする請求項6に記載の電子部品の実装方法。
- 前記配線基板を加熱しながら振動を加えることを特徴とする請求項7または8に記載の電子部品の実装方法。
- 前記配線基板上の隣接するパッド間において前記ソルダーレジストの断面形状が概略台形をなしており、その台形の上辺の長さbよりも、配線基板を振動させる際の振幅が大きいことを特徴とする請求項8または9に記載の電子部品の実装方法。
- 振動の振動数が1Hz以上であることを特徴とする請求項8から10のいずれかに記載の電子部品の実装方法。
- 前記電子部品が、前記導電性ペーストに含まれる樹脂によって封止されることを特徴とする請求項6から11のいずれかに記載の電子部品の実装方法。
- 前記電子部品の電極上には予めバンプないし金属ボールが形成されており、該バンプないし金属ボールが前記導電性ペーストの導電粒子を介して前記配線基板のパッドと接続されることを特徴とする請求項6から12のいずれかに記載の電子部品の実装方法。
- 前記導電粒子が低温溶融金属材料によって形成されており、前記導電性ペーストを硬化させる工程において、前記導電粒子が溶融して前記配線基板のパッドと前記電子部品の電極との間にバンプが形成されることを特徴とする請求項6から12のいずれかに記載の電子部品の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006107100A JP4887879B2 (ja) | 2006-04-10 | 2006-04-10 | 電子部品の実装構造およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006107100A JP4887879B2 (ja) | 2006-04-10 | 2006-04-10 | 電子部品の実装構造およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007281269A true JP2007281269A (ja) | 2007-10-25 |
JP4887879B2 JP4887879B2 (ja) | 2012-02-29 |
Family
ID=38682400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006107100A Expired - Fee Related JP4887879B2 (ja) | 2006-04-10 | 2006-04-10 | 電子部品の実装構造およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4887879B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253054A (ja) * | 2008-04-07 | 2009-10-29 | Fujitsu Ltd | 電子部品装置及び電子部品装置の製造方法 |
JP2011082582A (ja) * | 2011-01-25 | 2011-04-21 | Sony Chemical & Information Device Corp | 接続構造体の製造方法、異方性導電接続方法及び接続構造体 |
JP2011211245A (ja) * | 2011-07-27 | 2011-10-20 | Sony Chemical & Information Device Corp | 接続構造体の製造方法及び接続構造体並びに接続方法 |
WO2016035637A1 (ja) * | 2014-09-01 | 2016-03-10 | 積水化学工業株式会社 | 接続構造体の製造方法 |
CN113870732A (zh) * | 2021-09-30 | 2021-12-31 | 惠科股份有限公司 | 显示装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9875986B2 (en) | 2015-10-09 | 2018-01-23 | International Business Machines Corporation | Micro-scrub process for fluxless micro-bump bonding |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0574850A (ja) * | 1991-09-13 | 1993-03-26 | Seiko Epson Corp | Tab式半導体装置の接続構造 |
JPH11168123A (ja) * | 1997-12-04 | 1999-06-22 | Sekisui Finechem Co Ltd | 導電性微粒子の配置用基板及び導電性微粒子の配置方法 |
JPH11191670A (ja) * | 1997-12-25 | 1999-07-13 | Victor Co Of Japan Ltd | プリント配線基板及びその製造方法 |
JP2000174165A (ja) * | 1998-12-08 | 2000-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2001024300A (ja) * | 1999-07-08 | 2001-01-26 | Nec Akita Ltd | プリント配線基板の接続構造 |
JP2001102413A (ja) * | 1999-09-28 | 2001-04-13 | Seiko Epson Corp | 半導体チップのボンディング方法 |
JP2001156203A (ja) * | 1999-11-24 | 2001-06-08 | Matsushita Electric Works Ltd | 半導体チップ実装用プリント配線板 |
JP2002290022A (ja) * | 2001-03-27 | 2002-10-04 | Kyocera Corp | 配線基板およびその製造方法ならびに電子装置 |
JP2005235829A (ja) * | 2004-02-17 | 2005-09-02 | Seiko Epson Corp | 電子部品の製造方法、電子部品、電子部品の実装方法および電子機器 |
JP2007250825A (ja) * | 2006-03-16 | 2007-09-27 | Epson Imaging Devices Corp | 基板の接続構造及びその製造方法 |
-
2006
- 2006-04-10 JP JP2006107100A patent/JP4887879B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0574850A (ja) * | 1991-09-13 | 1993-03-26 | Seiko Epson Corp | Tab式半導体装置の接続構造 |
JPH11168123A (ja) * | 1997-12-04 | 1999-06-22 | Sekisui Finechem Co Ltd | 導電性微粒子の配置用基板及び導電性微粒子の配置方法 |
JPH11191670A (ja) * | 1997-12-25 | 1999-07-13 | Victor Co Of Japan Ltd | プリント配線基板及びその製造方法 |
JP2000174165A (ja) * | 1998-12-08 | 2000-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2001024300A (ja) * | 1999-07-08 | 2001-01-26 | Nec Akita Ltd | プリント配線基板の接続構造 |
JP2001102413A (ja) * | 1999-09-28 | 2001-04-13 | Seiko Epson Corp | 半導体チップのボンディング方法 |
JP2001156203A (ja) * | 1999-11-24 | 2001-06-08 | Matsushita Electric Works Ltd | 半導体チップ実装用プリント配線板 |
JP2002290022A (ja) * | 2001-03-27 | 2002-10-04 | Kyocera Corp | 配線基板およびその製造方法ならびに電子装置 |
JP2005235829A (ja) * | 2004-02-17 | 2005-09-02 | Seiko Epson Corp | 電子部品の製造方法、電子部品、電子部品の実装方法および電子機器 |
JP2007250825A (ja) * | 2006-03-16 | 2007-09-27 | Epson Imaging Devices Corp | 基板の接続構造及びその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253054A (ja) * | 2008-04-07 | 2009-10-29 | Fujitsu Ltd | 電子部品装置及び電子部品装置の製造方法 |
JP2011082582A (ja) * | 2011-01-25 | 2011-04-21 | Sony Chemical & Information Device Corp | 接続構造体の製造方法、異方性導電接続方法及び接続構造体 |
JP2011211245A (ja) * | 2011-07-27 | 2011-10-20 | Sony Chemical & Information Device Corp | 接続構造体の製造方法及び接続構造体並びに接続方法 |
WO2016035637A1 (ja) * | 2014-09-01 | 2016-03-10 | 積水化学工業株式会社 | 接続構造体の製造方法 |
JPWO2016035637A1 (ja) * | 2014-09-01 | 2017-04-27 | 積水化学工業株式会社 | 接続構造体の製造方法 |
CN113870732A (zh) * | 2021-09-30 | 2021-12-31 | 惠科股份有限公司 | 显示装置 |
CN113870732B (zh) * | 2021-09-30 | 2024-02-02 | 惠科股份有限公司 | 显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4887879B2 (ja) | 2012-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4618260B2 (ja) | 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置 | |
JP4401411B2 (ja) | 半導体チップを備えた実装体およびその製造方法 | |
US8033016B2 (en) | Method for manufacturing an electrode and electrode component mounted body | |
JP4729963B2 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
JP5510795B2 (ja) | 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板 | |
JP4477062B2 (ja) | フリップチップ実装方法 | |
JP4502690B2 (ja) | 実装基板 | |
TW200525666A (en) | Bump-on-lead flip chip interconnection | |
JP6004441B2 (ja) | 基板接合方法、バンプ形成方法及び半導体装置 | |
JP4887879B2 (ja) | 電子部品の実装構造およびその製造方法 | |
JP5173214B2 (ja) | 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法 | |
JP2009105139A (ja) | 配線基板及びその製造方法と半導体装置 | |
JP2006128662A (ja) | 半導体装置およびその実装体 | |
TW201236089A (en) | Method of manufacturing electronic device and electronic device | |
JP5569676B2 (ja) | 電子部品の実装方法 | |
KR20030090481A (ko) | 비도전성 접착제로 ic 칩을 기판에 본딩하는 방법과형성된 조립물 | |
KR102006637B1 (ko) | 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 | |
CN110620049B (zh) | 电子模块、电子设备以及电子模块和电子设备的制造方法 | |
JP2007059638A (ja) | 半導体装置およびその製造方法 | |
JP4835406B2 (ja) | 実装構造体とその製造方法および半導体装置とその製造方法 | |
US7494924B2 (en) | Method for forming reinforced interconnects on a substrate | |
JP5245270B2 (ja) | 半導体装置及びその製造方法 | |
JPH09246319A (ja) | フリップチップ実装方法 | |
JP5333220B2 (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
JP4065264B2 (ja) | 中継基板付き基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110312 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110704 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111128 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |