JP4835406B2 - 実装構造体とその製造方法および半導体装置とその製造方法 - Google Patents

実装構造体とその製造方法および半導体装置とその製造方法 Download PDF

Info

Publication number
JP4835406B2
JP4835406B2 JP2006317447A JP2006317447A JP4835406B2 JP 4835406 B2 JP4835406 B2 JP 4835406B2 JP 2006317447 A JP2006317447 A JP 2006317447A JP 2006317447 A JP2006317447 A JP 2006317447A JP 4835406 B2 JP4835406 B2 JP 4835406B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
mounting structure
solder
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006317447A
Other languages
English (en)
Other versions
JP2008130992A (ja
Inventor
俊也 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006317447A priority Critical patent/JP4835406B2/ja
Publication of JP2008130992A publication Critical patent/JP2008130992A/ja
Application granted granted Critical
Publication of JP4835406B2 publication Critical patent/JP4835406B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、２枚の基板の実装構造体とその製造方法に係わり、特にボールグリッドアレイ（ＢＧＡ）構成の半導体装置において、アンダーフィル用樹脂を充てんしてフリップチップ（ＦＣ）接合するＦＣ−ＢＧＡ（フリップチップ−ボールグリッドアレイ）実装した実装構造体とその製造方法に関する。
近年、電子機器の小形化、高密度化にともなって、電子機器に搭載する電子部品の実装技術の進展が著しい。なかでも、半導体装置は、配線密度が高くなり高集積化するに伴って、半導体チップの寸法が大きくなる一方で、はんだバンプからなる接続端子の寸法が微細化する傾向にある。
また、環境問題への対応から、Ｓｎ系の鉛フリーはんだの実用化が進んでいるが、このＳｎ系はんだは、従来のＰｂ系はんだに比べてクリープ（応力緩和）が少なく、接合温度が高い。そのため、微細化した接合部への応力集中が大きくなっている。
ところで、半導体チップと回路基板とのはんだバンプによる接合は、機械的接合と電気的接続とが同時にできる利便性からフリップチップ接合においても多用されている。
図９は従来のＦＣ−ＢＧＡ接合の模式的な製造工程図と構造断面図である。図９（Ａ）において、半導体チップ１３の端子電極１４にははんだバンプ１５が設けられている。
このはんだバンプ１５の形状がボール状（球状）で、半導体チップ１３の上にグリッド状（格子状）に配設された構成になっている。
一方、半導体チップ１３が実装される回路基板２３には、はんだバンプ１５に対応した位置に接続端子２４が設けられている。
図９（Ｂ）において、半導体チップ１３の表面側にはんだバンプ１５が設けられている構成の場合には、半導体チップ１３を引っ繰り返して表面側を下にし、いわゆるフェースダウンしてはんだバンプ１５を回路基板２３の接続端子２４の上に位置合わせし、フリップチップ接合を行う。因みに、例えば、ワイヤボンディングで接続する構成では、フェースアップのままで接合する場合が多い。
フリップチップ接合の場合には、通常は、フリップチップボンダを用いて半導体素子１３を回路基板２３に押圧し、はんだバンプ１５が溶融する温度、例えば、Ｓｎ系はんだの場合には２４０℃に加熱してはんだバンプ１５を溶かして回路基板２３の接続端子２４に電気的に接続する。
次いで、図９（Ｃ）において、アンダーフィル用樹脂７、例えば、熱硬化性のエポキシ系樹脂などを半導体チップ１３と回路基板２３の狭い隙間にディスペンサなどを用いて充てんし、樹脂を加熱硬化させて封着する。
こうして、半導体チップ１３が回路基板２３に実装され、ＦＣ−ＢＧＡ接合の実装構造体１０１が完成する。
ところが、はんだバンプを用いてフリップチップ接合を行うためには、半導体チップを載せた回路基板を加熱炉の中を通してはんだ溶融温度以上に加熱しなければならない。そして、はんだが溶融したあと凝固し、半導体チップと回路基板とが接合された後の冷却過程において、半導体チップと回路基板との熱膨張係数の差に起因して発生する応力によって、はんだ接合部の破断が起こる不具合が間々生じる。
こうした不具合の対策がいろいろ提案されており、半導体チップ内に低誘電率絶縁膜を使用してもフリップチップ接続時にバンプ電極下の界面で破壊や剥離が生じないように、半導体チップと配線基板との空隙を充てんするように、バンプ電極が溶融状態である時に液状から固体に変化した状態の樹脂を用いる（例えば、特許文献１参照）。
また、高信頼性のはんだ接続部を得る配線基板に対して、配線基板の接続ランドとＩＣチップの電極パッドとの間を接合するはんだ接続部を樹脂でなる応力緩和層を内部に有する突起電極で構成する（例えば、引用文献２参照）。
特開２００４−２８１４９１号公報 特開２００５−２０３０２１号公報
ところが、こうした提案にもかかわらず、従来は、溶融温度が低い鉛系はんだを用いれば簡単な電極構成と工程によって容易に実現できたフリップチップ接合が、溶融温度の高い鉛フリーのはんだを使わざるを得なくなったことに起因して、接合不良となる不具合を解消することが困難になっている。
そこで本発明は、接合する基板の一方の基板電極の上を窪み部を有する筒状電極にし、他方の基板電極の上を該窪み部に遊嵌する突起部を有する凸状電極にし、両電極を嵌合させてアンダーフィル樹脂で付着してから該突起部を溶融させて、安定した確実なフリップチップ接合を実現する実装構造体と半導体装置、およびそれらの製造方法を提供する。
上記課題は、請求項１記載の並設された電極を有する二つの基板が対向して該電極同士が接合される実装構造体であって、一方の基板電極と底面で接合し、片側に窪み部を有する筒状電極と、他方の基板電極上に形成され、該筒状電極の窪み部に嵌合する、はんだからなる突起部を有する凸状電極と、を備え、該筒状電極の先端部が該他方の基板電極における該突起部以外の部分と密着し、該突起部が嵌合している該窪み部の内壁面にろう接しているとともに、該二つの基板の隙間がアンダーフィル用樹脂によって封着されているように構成された実装構造体によって解決される。
また、請求項２において、該筒状電極は、該窪み部が該突起部のはんだよりも高融点の金属からなるように構成された請求項１記載の実装構造体によって解決される。
また、請求項３において、該窪み部を有する筒状電極の上周縁部に接着剤層が設けられているように構成された請求項１記載の実装構造体によって解決される。
また、請求項４において、並設された電極を有する二つの基板が対向して該電極同士が接合される実装構造体の製造方法であって、該二つの基板を対向させて筒状電極の窪み部に凸状電極の突起部を嵌合させ、該二つの基板の隙間にアンダーフィル用樹脂を充填温度以上の温度で充填して硬化させた後に、はんだからなる該突起部を溶融温度以上の温度で加熱して該突起部を該窪み部の中で溶融させてろう接するように構成された実装構造体の製造方法によって解決される。
また、請求項５記載の並設された電極を有する半導体素子と回路基板とが対向して該電極同士が接合された半導体装置であって、該半導体素子の電極と底面で接合し、片側に窪み部を有する筒状電極と、該回路基板の電極上に形成され、該筒状電極の窪み部に嵌合する、はんだからなる突起部を有する凸状電極と、を備え、該筒状電極の窪み部の中で該突起部のはんだが溶融し、該突起部が嵌合している該窪み部の内壁面にろう接しているとともに、該半導体素子と該回路基板との隙間がアンダーフィル用樹脂によって封着されているように構成された半導体装置によって解決される。
また、請求項６において、並設された電極を有する半導体素子と回路基板とが対向して該電極同士が接合された半導体装置の製造方法であって、該半導体素子と該回路基板とを対向させて筒状電極の窪み部に凸状電極の突起部を嵌合させ、該半導体素子と回路基板との間にアンダーフィル用樹脂を該アンダーフィル用樹脂の溶融温度以上の温度で充填して硬化させた後に、該はんだからなる突起部を溶融温度以上の温度で加熱して該突起部を該窪み部の中で溶融させてろう接するように構成された半導体装置の製造方法によって解決される。
つまり、二つの基板の一方が半導体チップが形成された半導体素子になっており、他方が半導体素子が実装される回路基板であるようにしている。
そうすると、半導体チップを回路基板上にフリップチップ接合するとともに、半導体チップと回路基板との接合と封着が安定した確実なものとなっている半導体装置を構成することができる。
本発明によれば、例えば、半導体チップが形成された半導体素子を回路基板上にフリップチップ接合するに際して、電極同士が嵌合しているので充てんするアンダーフィル用樹脂が流れ込む不具合は起こらず、電極同士のはんだ接合に際しては、アンダーフィル用樹脂が一旦軟化しても嵌合した電極同士の周囲を封じているので、溶融したはんだが流失することはない。
その結果、高密度、高集積化が進んで、ますますバンプ電極の数が増大し、ピッチが微細化していく半導体素子のフリップチップ接合による半導体装置の製造工程において、本発明は組立工程時の接合部の応力低減に対して多いに貢献できる。
図１は本発明の実装構造体の一例の模式的な断面図、図２は本発明の要部の一部切欠断面斜視図、図３と図４は筒状電極の製造方法の一例の模式的工程図、図５は筒状電極の製造方法の他の例の模式的工程図、図６は凸状電極の製造方法の一例の模式的工程図、図７は本発明の接合方法の一例の模式的工程図、図８は本発明の接合方法の他の例の模式的工程図である。
図１は本発明の実装構造体の一例を模式的な断面図で示したもので、一方の基板１の筒状電極１１の窪み部１２には、他方の基板２の凸状電極２１の突起部２２が嵌合した構成になっている。また、基板１、２の間隙は、アンダーフィル用樹脂７が充てんされて封着している。
つまり、本発明の実装構造体１００では、電気的な接続は、対向して嵌合している筒状電極１１と凸状電極２１とで形成される空隙の中で溶融した半導体ペースト６によって強固にろう接されている。また、２枚の基板１、２の機械的な接続は、基板間隙に充てんされたアンダーフィル用樹脂６によって強固に封着されている。
図２は本発明の要部の一部を切り欠いて斜視したもので、筒状電極と凸状電極を２種類ずつ例示した。
図２（Ａ）は一方の基板１の、例えば、１００μｍφ、厚さ５μｍのＣｕからなる一方の基板電極１０の上に、高融点金属に属する、例えば、Ｃｕからなる高さ１００μｍの円筒状の筒状電極１１を設けたもので、窪み部１２の深さは、例えば、７０μｍである。
図２（Ｂ）は、一方の基板１の、例えば、１００μｍ□、厚さ５μｍのＣｕからなる一方の基板電極１０の上に、Ｃｕからなる角筒状、ここでは四角筒状の筒状電極１１を設けたもので、窪み部１２の深さは、例えば、７０μｍである。
図２（Ｃ）は、他方の基板２の上に、例えば、１２０μｍφ、厚さ１０μｍのＡｕ／Ｎｉ／Ｃｕからなる他方の基板電極２０の上に凸状電極２１を設けたもので、突起部２２はいわゆるはんだバンプに相当する。基板電極２０が円形であっても、図１（Ｄ）に示したように、例えば、１２０μｍ□の方形であっても、突起部２２は、例えば、６０μｍφの半球状で、例えば、Ｓｎ−３Ａｇ−０．５Ｃｕの低温はんだからなる。
筒状電極１１は、円筒状にするか角筒状にするかは、ホトリソグラフィによって形成すれば、工程上の難易に相違はない。それに対して、凸状電極２１は、突起部２２のはんだバンプを溶融して形成すれば、基板電極２０の形状に関係なく自発的に半球状になる。
〔実施例１〕
図３と図４は、筒状電極の一製造方法の模式的工程を示したもので、図２（Ａ）において、一方の基板１は、例えば、半導体素子の１５ｍｍ□のチップで、一方の基板電極１０は、図示してないが２５０μｍピッチで周縁部に並設された６０μｍ□のバンプの上に設けられた１００μｍφで厚さ５μｍのＣｕ電極である。
図３（Ｂ）において、一方の基板電極１０が設けられた一方の基板１の上に厚さ１００μｍの第１のホトレジスト膜３１を被着する。
図３（Ｃ）において、第１のホトレジスト膜３１をホトリソグラフィ工程で露光し現像して、一方の基板電極１０が１００μｍφの円形のまま露出するように開口する。
図３（Ｄ）において、露出している一方の基板電極１０の上に、電気めっきによってＣｕ層４を円柱状に積み上げる。厚さは第１のホトレジスト膜３１の膜厚に相当する１００μｍである。
図３（Ｅ）において、第１のホトレジスト膜３１とＣｕ膜４を覆うように全面に第２のホトレジスト膜３２を被着する。
図４（Ｆ）において、第２のホトレジスト膜３２をホトリソグラフィ工程で露光し現像して、Ｃｕ層４の周縁部が２０μｍ覆われて中央部位が露出するように開口する。
図４（Ｇ）において、第２のレジスト膜３２をマスクにしてＣｕ層４を、例えば、塩化第２鉄などのエッチング液で深さ７０μｍまで堀り窪み部１２を形成する。そして、第２のホトレジスト膜３２と第１のホトレジスト膜３１とを剥離すると、図３（Ｈ）に示したように、一方の基板１の上には、肉厚が２０μｍで内径が６０μｍ、深さが７０μｍの窪み部１２を持ったＣｕ層４からなる円筒状の筒状電極１１が一方の基板電極１１の上に形成される。
〔実施例２〕
図５は、筒状電極の他の製造方法の模式的工程を示したもので、図５（Ａ）において、一方の基板１は、例えば、半導体素子の１５ｍｍ□のチップで、一方の基板電極１０は、図示してないが２５０μｍピッチで周縁部に並設された６０μｍ□のバンプの上に設けられた１００μｍ□で厚さ５μｍのＣｕ電極である。
図５（Ｂ）において、一方の基板電極１０が設けられた一方の基板１の上に厚さ１００μｍの第３のホトレジスト膜３３を被着する。
図５（Ｃ）において、第３のホトレジスト膜３３をホトリソグラフィ工程で露光し現像して、一方の基板電極１０の周縁部が環状に２０μｍ幅で露出して中央部位が覆われているように開口する。
図５（Ｄ）において、環状に露出している一方の基板電極１０の上に、電気めっきによってＣｕ層４を筒状に積み上げる。厚さは第３のホトレジスト膜３３の膜厚に相当する１００μｍである。そして、第３のホトレジスト膜３３を剥離すると、図５（Ｅ）に示したように、一方の基板１の上に肉厚が２０μｍで内径が６０μｍ、深さが７０μｍの窪み部１２を持ったＣｕ層４からなる円筒状の筒状電極１１が形成される。
〔実施例３〕
図６は凸状電極の製造方法の一例を模式的な工程図で示したもので、図６（Ａ）において、他方の基板２は、例えば、半導体素子が実装される回路基板などで、他方の基板電極２０は、例えば、１２０μｍφのＡｕ／Ｎｉ／Ｃｕからなる金属バンプからなる。
図６（Ｂ）において、他方の基板電極２０が露出する開口径５０μｍφのメタルマスク５を用いてはんだペースト６をスクリーン印刷する。はんだペースト６には、例えば、Ｓｎ系のＳｎ−３Ａｇ−０．５Ｃｕはんだ粉末とロジン樹脂からなるものを用いる。
図６（Ｃ）において、スキージを移動させてメタルマスク５の開口からはんだペースト６を他方の基板電極２０の上に印刷する。
図６（Ｄ）において、メタルマスク５を外すと、他方の基板２の上には、図５（Ｅ）に示したように、他方の基板電極２０の上に、高さが５０μｍ、直径が５０μｍφのはんだペースト６の円柱が形成される。
図６（Ｆ）において、２３０℃に加熱すると、円柱状のはんだペースト６は一旦溶融して、ほぼ５０μｍφで高さも５０μｍ程度の半球状の突起部２２を有する凸状電極２１が形成できる。
〔実施例４〕
図７は本発明の接合方法の一例を模式的な工程図で示したもので、２枚の基板上の電極同士の電気的な接続であるフリップチップ接合と２枚の基板同士の機械的な接続である樹脂封着とを行って、本発明になる２枚の基板同士の実装構造体１００が得られる。
図７（Ａ）において、一方の基板１は、例えば、半導体素子で、一方の基板電極１０の上に図２〜３あるいは図４に例示した製造工程によって形成した筒状電極１１が設けられている。この筒状電極１１は、中央部位が窪んだ窪み部１２になっている。
他方の基板２は、例えば、半導体素子が実装される回路基板で、他方の基板電極２０の上は凸状電極２１になっており、図４に例示した製造工程によって形成した半球状の突起部２２が形成されている。
図７（Ｂ）において、一方の基板１をフェースダウンして他方の基板２に被せ、突起部２２を窪み部１２に嵌合させ、一方の基板１を押下して支持する。このとき、熱圧着および超音波による仮着を行う。
図７（Ｃ）において、一方の基板１と他方の基板２との隙間、つまり、二つの基板電極１０、２０と筒状電極１１の高さの和となるほぼ１００μｍの隙間に、例えば、熱硬化性のエポキシ樹脂系のアンダーフィル用樹脂７を注入し、１６５℃の恒温槽中で１．５時間加熱して、両基板１、２を仮封着する。
図７（Ｄ）において、一方の基板１の筒状電極１１に嵌合している他方の基板２の凸状電極２１をフリップチップ接合するために、加熱炉（リフロー炉）によってはんだの融点以上に加熱する。
突起部２２のはんだバンプが溶融する２４０℃に加熱すると、窪み部１２の中で突起部２２のはんだが溶融し、突起部２２は窪み部１２の内壁面にろう接し、冷えて凝固すれば強固なフリップチップ接合が実現する。
こうして、本発明になる２枚の基板の電極同士がフリップチップ接合された実装構造体１００が完成するが、本発明によれば、筒状の空隙ではんだを溶融する前に、アンダーフィル用樹脂７を充てんして固めるので、溶融したはんだが流出することが全くない。従って、隣接する電極間で起こる短絡が完全に防止できる効果がある。
〔実施例５〕
図８は本発明の接合方法の他の例を模式的な工程図で示したもので、２枚の基板上の電極同士のフリップチップ接合と２枚の基板同士の樹脂封着とを同時に行って、本発明になる２枚の基板同士の実装構造体１００が得られる。
図８（Ａ）において、先ず、フッ素樹脂加工したような剥離性のよい平板状の基材８の上に１０μｍ程度の厚さで、例えば、感圧性の接着剤層８１を設けておき、筒状電極１１を設けた半導体素子などからなる一方の基板１をフェースダウンし、フェースダウンボンダで押圧して筒状電極１１の上周縁部に接着剤層８１を転写する。
引き続いて、図８（Ｂ）において、一方の基板１をフェースダウンし、筒状電極１１の接着剤層８１を転写塗布した上周縁部が他方の基板２の他方の基板電極２０の周縁部に被さるようにする。
図８（Ｃ）において、突起部２２を窪み部１２に嵌合させるとともに、筒状電極１１の上周縁部の接着剤層８１が他方の基板２の他方の基板電極２０の周縁部に冠着し、窪み部１２が他方の基板電極２０によって蓋がなされたように封着される。
図８（Ｄ）において、一方の基板１と他方の基板２との隙間に、例えば、ディスペンサによって熱硬化性のエポキシ樹脂系のアンダーフィル用樹脂７を注入し、１６５℃の恒温槽中で１．５時間加熱して、両基板１、２を仮封着する。加熱中に、アンダーフィル用樹脂７が加熱されて一旦軟化して低粘度になっても、封着されている窪み部１２の中に侵入することはない。
図８（Ｅ）において、一方の基板１の筒状電極１１に嵌合している他方の基板２の凸状電極２１をフリップチップ接合するために、加熱炉（リフロー炉）によってはんだの融点以上に加熱する。
突起部２２のはんだバンプの溶融温度以上（２４０℃）に加熱すると、窪み部１２の中で突起部２２のはんだが溶融し、突起部２２は窪み部１２の内壁面にろう接し、冷えて凝固すれば強固なフリップチップ接合が実現する。
こうして、本発明になる２枚の基板の電極同士がフリップチップ接合された実装構造体１００が完成する。
筒状電極や凸状電極の形状や寸法、素材などは、例示したものには限定されるものではなく、製造工程における諸条件なども種々の変形が可能である。
また、一方の基板と他方の基板とをフェースダウン接合する際に、筒状電極を設けた一方の基板を上にしてフェースダウンし、凸状電極を設けた他方の基板を下にする方が、窪み部の中で溶融した突起部のはんだの振舞いを考慮すれば好ましい構成である。しかし、一方の基板と他方の基板の電極構成が逆であっても、本発明のフェースダウン接合の実装構造体は実現できる。
また、窪み部の中にはんだペーストを印刷充てんした筒状電極を、突起部を設けない平坦な凸状電極上に仮固着した後アンダーフィル用樹脂を注入し、そのあとに窪み部の中のはんだペーストを溶融させる方法によっても、本発明の接合は達成できる。
また、凸状電極の突起部は、低融点金属からなるはんだバンプを例示したが、例えば、金属粉やカーボン末を含む熱硬化性樹脂を粘結剤とした、いわゆる導電性樹脂を用いて筒状電極と接合することもでき、種々の変形が可能である。
また、アンダーフィル用樹脂には、電極同士の接合加熱温度に耐えれば、熱可塑性樹脂も含むいろいろな樹脂が適用できる。ただし、未固化または未硬化の状態ではディスペイサによって注入でき、狭い基板間には毛細管現象で侵入するように低粘度であることが好ましい。
また、筒状電極の上周縁部に設ける接着剤層は、主剤が常温硬化や加熱硬化の熱硬化性樹脂でもよく、熱可塑性樹脂からなる感圧粘着剤なども適用でき、導電性をもった導電性接着剤や導電ペーストでもよい。さらに接着剤層の形成方法は、例示した転写法以外に塗布やシートの貼着などでもよく、種々の変形が可能である。
〔付 記〕
（付記１） 並設された電極を有する二つの基板が対向して該電極同士が接合される実装構造体であって、
一方の基板電極の上は、窪み部を有する筒状電極になっており、
他方の基板電極の上は、該筒状電極の窪み部に嵌合する突起部を有する凸状電極になっており、
該突起部が嵌合している該窪み部にろう接しているとともに、二つの該基板の隙間がアンダーフィル用樹脂によって封着されている
ことを特徴とする実装構造体。
（付記２） 該凸状電極は、突起部がはんだからなり、
該筒状電極は、窪み部が該突起部よりも高融点の金属からなる
ことを特徴とする付記１記載の実装構造体。
（付記３） 該突起電極は、上周縁部に接着剤層が設けられている
ことを特徴とする付記１記載の実装構造体。
（付記４） 該接着剤層が、導電ペーストからなる
ことを特徴とする付記３記載の実装構造体。
（付記５） 付記１記載の二つの基板を対向させて筒状電極の窪み部に凸状電極の突起部を嵌合させ、
二つの基板の隙間にアンダーフィル用樹脂を充てんし、
次いで、二つの該基板を該突起部の溶融温度以上の温度で加熱して該突起部を該窪み部の中で溶融させてろう接するとともに該アンダーフィル用樹脂を硬化させて封着する
ことを特徴とする実装構造体の製造方法。
（付記６） 該突起電極の上周縁部に接着剤層を設け、
該筒状電極の窪み部に該凸状電極の突起部を嵌合させたあと、該接着剤層によって該筒状電極を該凸状電極に仮固着する
ことを特徴とする付記５記載の実装構造体の製造方法。
（付記７） 並設された電極を有する半導体素子と回路基板とが対向して該電極同士が接合された半導体装置であって、
該半導体素子の電極は、窪み部を有する筒状電極になっており、
該回路基板の電極は、該筒状電極の窪み部に嵌合する突起部を有する凸状電極になっており、
該突起部が嵌合している該窪み部にろう接しているとともに、該半導体素子と回路基板との隙間がアンダーフィル用樹脂によって封着されている
ことを特徴とする半導体装置。
（付記８） 付記７記載の半導体素子と回路基板とを対向させて筒状電極の窪み部に凸状電極の突起部を嵌合させ、
該半導体素子と回路基板との間にアンダーフィル用樹脂を充てんし、
次いで、該突起部の溶融温度以上の温度で加熱して該突起部を該窪み部の中で溶融させてろう接するとともに該アンダーフィル用樹脂を硬化させて封着する
ことを特徴とする半導体装置の製造方法。
（付記９） 該筒状電極の上周縁部に接着剤層を塗布し、
該筒状電極の窪み部に凸状電極の突起部を嵌合させたあと、該接着剤層によって該筒状電極を該凸状電極に仮固着する
ことを特徴とする付記８記載の半導体装置の製造方法。
（付記１０） 該接着剤層が導電ペーストからなる
ことを特徴とする付記９記載の半導体装置の製造の方法。
本発明の実装構造体の一例の模式的な断面図である。 本発明のの要部の一部切欠断面斜視図である。 筒状電極の製造方法の一例の模式的工程図（その１）である。 筒状電極の製造方法の一例の模式的工程図（その２）である。 筒状電極の製造方法の他の例の模式的工程図である。 凸状電極の製造方法の一例の模式的工程図である。 本発明の接合方法の一例の模式的工程図である。 本発明の接合方法の他の例の模式的工程図である。 従来のＦＣ−ＢＧＡ接合の模式的な製造工程図と構造断面図である。
符号の説明
１ 一方の基板
１０ 一方の基板電極 １１ 筒状電極
１２ 窪み部
２ 他方の基板
２０ 他方の基板電極 ２１ 凸状電極
２２ 突起部
３１ 第１のホトレジスト膜 ３２ 第２のホトレジスト膜
３３ 第３のホトレジスト膜 ３４ 第４のホトレジスト膜
４ Ｃｕ層
５ メタルマスク
６ はんだペースト
７ アンダーフィル用樹脂
８ 基材
８１ 接着剤層
１００ 実装構造体

Claims (6)

  1. 並設された電極を有する二つの基板が対向して該電極同士が接合される実装構造体であって、
    一方の基板電極と底面で接合し、片側に窪み部を有する筒状電極と、
    他方の基板電極上に形成され、該筒状電極の窪み部に嵌合する、はんだからなる突起部を有する凸状電極と、を備え、
    該筒状電極の先端部が該他方の基板電極における該突起部以外の部分と密着し、該突起部が嵌合している該窪み部の内壁面にろう接しているとともに、該二つの基板の隙間がアンダーフィル用樹脂によって封着されている
    ことを特徴とする実装構造体。
  2. 該筒状電極は、該窪み部が該突起部のはんだよりも高融点の金属からなる
    ことを特徴とする請求項１記載の実装構造体。
  3. 該窪み部を有する筒状電極の上周縁部に接着剤層が設けられている
    ことを特徴とする請求項１記載の実装構造体。
  4. 並設された電極を有する二つの基板が対向して該電極同士が接合される実装構造体の製造方法であって、
    該二つの基板を対向させて筒状電極の窪み部に凸状電極の突起部を嵌合させ、
    該二つの基板の隙間にアンダーフィル用樹脂を所定温度以上の温度で充填して硬化させた後に、はんだからなる該突起部を溶融温度以上の温度で加熱して該突起部を該窪み部の中で溶融させてろう接することを特徴とする実装構造体の製造方法。
  5. 並設された電極を有する半導体素子と回路基板とが対向して該電極同士が接合された半導体装置であって、
    該半導体素子の電極と底面で接合し、片側に窪み部を有する筒状電極と、
    該回路基板の電極上に形成され、該筒状電極の窪み部に嵌合する、はんだからなる突起部を有する凸状電極と、を備え、
    該筒状電極の先端部が該他方の基板電極における該突起部以外の部分と密着し、該突起部が嵌合している該窪み部の内壁面にろう接しているとともに、該半導体素子と該回路基板との隙間がアンダーフィル用樹脂によって封着されている
    ことを特徴とする半導体装置。
  6. 並設された電極を有する半導体素子と回路基板とが対向して該電極同士が接合された半導体装置の製造方法であって、
    該半導体素子と該回路基板とを対向させて筒状電極の窪み部に凸状電極の突起部を嵌合させ、
    該半導体素子と該回路基板との間にアンダーフィル用樹脂を該アンダーフィル用樹脂の溶融温度以上の温度で充填して硬化させた後に、該はんだからなる突起部を溶融温度以上の温度で加熱して該突起部を該窪み部の中で溶融させてろう接することを特徴とする半導体装置の製造方法。
JP2006317447A 2006-11-24 2006-11-24 実装構造体とその製造方法および半導体装置とその製造方法 Active JP4835406B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006317447A JP4835406B2 (ja) 2006-11-24 2006-11-24 実装構造体とその製造方法および半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006317447A JP4835406B2 (ja) 2006-11-24 2006-11-24 実装構造体とその製造方法および半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2008130992A JP2008130992A (ja) 2008-06-05
JP4835406B2 true JP4835406B2 (ja) 2011-12-14

Family

ID=39556490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006317447A Active JP4835406B2 (ja) 2006-11-24 2006-11-24 実装構造体とその製造方法および半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP4835406B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010041917B4 (de) 2010-10-04 2014-01-23 Smartrac Ip B.V. Schaltungsanordnung und Verfahren zu deren Herstellung
JP6430658B2 (ja) * 2015-11-12 2018-11-28 株式会社島津製作所 半導体装置、半導体検出器並びにそれらの製造方法、半導体チップまたは基板
JP7078821B2 (ja) * 2017-04-28 2022-06-01 東北マイクロテック株式会社 固体撮像装置
JP2021019037A (ja) * 2019-07-18 2021-02-15 株式会社ブイ・テクノロジー 電子部品実装構造、電子部品実装方法及びｌｅｄ表示パネル

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01226160A (ja) * 1988-03-07 1989-09-08 Nippon Telegr & Teleph Corp <Ntt> 電子部品接続用の端子装置および端子の製造方法
JPH04340240A (ja) * 1991-05-16 1992-11-26 Nec Corp Ｉｃチップ接続構造の製造方法
JP2880825B2 (ja) * 1991-06-28 1999-04-12 株式会社東芝 半導体素子の実装方法
JP2000183507A (ja) * 1998-12-17 2000-06-30 Shinko Electric Ind Co Ltd 半導体チップ若しくは半導体装置の実装基板への実装構造
WO2001052317A1 (fr) * 2000-01-14 2001-07-19 Toray Engineering Co., Ltd. Procede et dispositif de montage de puce
JP2005079070A (ja) * 2003-09-04 2005-03-24 Canon Inc 基板間電極接合方法及び構造体
JP2005347513A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2008130992A (ja) 2008-06-05

Similar Documents

Publication Publication Date Title
JP4401386B2 (ja) ハンダバンプ形成方法および半導体素子の実装方法
JP4618260B2 (ja) 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
CN101904230B (zh) 焊料球的无助熔剂微穿孔方法和所得的装置
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US20030052156A1 (en) Hollow solder structure having improved reliability and method of manufacturing same
JP4686300B2 (ja) デバイス支持構造体及びこれの製造方法
JP4401411B2 (ja) 半導体チップを備えた実装体およびその製造方法
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
JP2010080457A (ja) 半導体パッケージ及びその製造方法と半導体装置及びその製造方法
TW201301462A (zh) 腔穴內焊料互連結構
JP4835406B2 (ja) 実装構造体とその製造方法および半導体装置とその製造方法
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP2018137276A (ja) プリント回路板およびその製造方法、並びに電子機器
JP4051570B2 (ja) 半導体装置の製造方法
JP4887879B2 (ja) 電子部品の実装構造およびその製造方法
JP2007258448A (ja) 半導体装置
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JP5685807B2 (ja) 電子装置
JP3450838B2 (ja) 電子部品の実装体の製造方法
JP2001230537A (ja) ハンダバンプの形成方法
JP2007335652A (ja) 半導体装置、回路基板及びそれらの製造方法
JP2004253598A (ja) 電子部品の実装方法
JPH10116927A (ja) 接続端子及びその形成方法
JP2007329290A (ja) 回路基板、およびその回路基板を用いた半導体装置、並びにそれらの製造方法
JP2008277594A (ja) 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4835406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150