JP2021019037A - 電子部品実装構造、電子部品実装方法及びled表示パネル - Google Patents
電子部品実装構造、電子部品実装方法及びled表示パネル Download PDFInfo
- Publication number
- JP2021019037A JP2021019037A JP2019132629A JP2019132629A JP2021019037A JP 2021019037 A JP2021019037 A JP 2021019037A JP 2019132629 A JP2019132629 A JP 2019132629A JP 2019132629 A JP2019132629 A JP 2019132629A JP 2021019037 A JP2021019037 A JP 2021019037A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wiring board
- led chip
- electrode
- bump electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 47
- 239000000758 substrate Substances 0.000 claims abstract description 51
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 33
- 229920001187 thermosetting polymer Polymers 0.000 claims description 27
- 239000000853 adhesive Substances 0.000 claims description 26
- 230000001070 adhesive effect Effects 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000011347 resin Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 230000005489 elastic deformation Effects 0.000 claims description 5
- 206010034972 Photosensitivity reaction Diseases 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 230000036211 photosensitivity Effects 0.000 claims description 3
- 238000010276 construction Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 29
- 230000015572 biosynthetic process Effects 0.000 description 27
- 229910052594 sapphire Inorganic materials 0.000 description 27
- 239000010980 sapphire Substances 0.000 description 27
- 239000000463 material Substances 0.000 description 18
- 230000008569 process Effects 0.000 description 18
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 14
- 229910002601 GaN Inorganic materials 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 238000005192 partition Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 239000007850 fluorescent dye Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000005284 excitation Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000013007 heat curing Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 108010043121 Green Fluorescent Proteins Proteins 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81909—Post-treatment of the bump connector or bonding area
- H01L2224/81951—Forming additional members, e.g. for reinforcing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Led Device Packages (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Wire Bonding (AREA)
Abstract
【課題】LEDチップ3の実装歩留りを向上する。【解決手段】配線基板1の一方の面上にチップ型のLEDチップ3を実装する電子部品実装構造であって、LEDチップ3は、表面に窪み部を有する一対の電極部30を備え、配線基板1は、電極部30の窪み部に接続する突状のバンプ電極4と、該バンプ電極4の配置に応じて位置が定められ、LEDチップ3を固着する固着部材2と、を備え、電極部の窪み部にバンプ電極4が対面接合すると共に、固着部材2によりLEDチップ3を配線基板1に固着するものである。【選択図】図1
Description
本発明は、電子部品の実装技術に関し、特に、電子部品の実装時の歩留りを向上し得るようにした電子部品実装構造、電子部品実装方法及びLED表示パネルに係るものである。
従来のLED(Light Emitting Diode)表示パネルは、例えば、青色又は紺青色の光を放出するマイクロLEDデバイスのアレイと、このマイクロLEDデバイスのアレイ上に設けられ、マイクロLEDデバイスからの青色又は紺青色の光を吸収して、その光の発光波長を赤色、緑色及び青色の各光の波長に夫々変換する波長変換層(蛍光発光層)のアレイと、を備えたものとなっていた(例えば、特許文献1参照)。
しかし、このような従来のLED表示パネルの製造段階においては、配線基板とLEDチップとを貼り合せ、配線基板の電極とLEDチップの電極とを電気的に接触させるようにしている。この場合、貼り合せ時の電極同士の位置ずれによりLEDが不点灯となるおそれがあった。したがって、この問題は、配線基板へのLEDチップの実装時の歩留りの向上を阻害する阻害要因となっていた。
このような電極の位置ずれは、配線基板及びLEDチップの貼り合せ面の平行度(例えば、反りや傾き)に起因して生じる相対的な滑りや回転ずれ、又は加圧機構の加圧軸の走り精度に起因して生じる両貼り合せ面の相対的な滑りや回転ずれによるものである。
そこで、本発明は、このような問題に対処し、電子部品の実装時の歩留りを向上し得るようにした電子部品実装構造、電子部品実装方法及び電子部品としてLEDチップを実装したLED表示パネルを提供することを目的とする。
上記目的を達成するために、第1の発明は、配線基板の一方の面上にチップ型の電子部品を実装する電子部品実装構造であって、上記電子部品は、表面に窪み部を有する一対の電極部を備え、上記配線基板は、上記電極部の窪み部に接続する突状のバンプ電極と、該バンプ電極の配置に応じて位置が定められ、上記電子部品を固着する固着部材と、を備え、上記電極部の窪み部に上記バンプ電極が対面接合すると共に、上記固着部材により上記電子部品を上記配線基板に固着するものである。
また、第2の発明は、配線基板の一方の面上にチップ型の電子部品を実装する電子部品実装方法であって、上記電子部品に設けられた一対の電極部の表面に窪み部が形成され、一方の面上に上記電子部品が形成された透明基板と、上記電極部の窪み部に接続する突状のバンプ電極及び該バンプ電極の配置に応じて位置が定められ、上記電子部品を固着する固着部材を一方の面上に備えた上記配線基板とを、貼り合せるために位置決めする工程と、上記透明基板の他方の面から押すことにより、上記電子部品を上記配線基板に対して加圧し、上記電極部の窪み部と上記配線基板のバンプ電極とを導通可能に対面接合させる工程と、上記固着部材を熱硬化させることにより、上記配線基板に上記電子部品を固着する工程と、上記透明基板から上記電子部品を剥離する工程と、を含む。
さらに、第3の発明は、配線基板の一方の面上に複数のLEDチップを実装したLED表示パネルであって、上記LEDチップは、上記配線基板の一方の面上に行列状に形成され、表面に窪み部を有する一対の電極部を備え、上記配線基板は、上記電極部の窪み部に接続する突状のバンプ電極と、該バンプ電極の配置に応じて位置が定められ、上記LEDチップを固着させる固着部材と、を備え、上記電極部の窪み部に上記バンプ電極が対面接合すると共に、上記固着部材により上記LEDチップを上記配線基板に固着するものである。
本発明によれば、上記電子部品の上記窪み部に上記バンプ電極が対面接合するようにしているので、上記配線基板と上記電子部品との相対的な滑りや回転ずれを防止することができる。したがって、例えば、LEDチップ等の電子部品の実装時の歩留りを向上させることができる。
以下、本発明の実施形態を添付図面に基づいて詳細に説明する。図1、2は、本発明によるLED表示パネルの一実施形態の構成を示す説明図である。図1(a)は平面図、(b)は、(a)のA−A線断面図のうち、1つのLEDチップ3に着目した要部拡大断面図である。(c)は、説明の理解を容易にするため、(b)において、LEDチップ3が実装される前の状態を示す図である。また、図2は、詳細には、蛍光体セルアレイ10をさらにLED表示パネルに設けた平面図である。蛍光体セルアレイ10は、蛍光体セル10aを行列(マトリクス)状に配置したものである。蛍光体セル10aは、赤(R)、緑(G)、青(B)の蛍光発光層11をいわゆるリブ構造で区画して一つの単位としたものである。
LED表示パネルは、図1(a)において、配線基板1上に複数のLEDチップ3を実装したものであって、配線基板1と、固着部材2と、マイクロLEDチップ(以下、単に「LEDチップ」という)3と、を備えたLEDアレイ100により構成されている。LED表示パネルは、LEDチップ3を点灯させて映像をフルカラー表示するものである。但し、LED表示パネルは、LEDチップ3として、例えば、単一色の紫外光発光ダイオード(UV−LED)を用いる場合には、フルカラー表示をさせるために、上記の蛍光体セルアレイ10をさらに備える構成としている。なお、このLED表示パネルは基板接続構造の一例であり、LEDチップ3は電子部品の一例である。
LEDチップ3は、図1(a)に示すとおり、予め定められたピッチ間隔の2次元配列により、配線基板1の一方の面上に行列状に実装されている。また、LEDチップ3は、図1(b)に示すとおり、表面に窪み部を有する一対の電極部3a、3b(以下、電極部3a、3bをまとめて「電極部30」ということがある)を備える。一対の電極部3a、3bは、例えば、外部回路からLEDへ通電を可能とする電極パッドであって、電極部3aがn側電極パッド(カソード電極)、電極部3bがp側電極パッド(アノード電極)である。
配線基板1は、LEDチップ3の電極部3a、3bの窪み部(凹部)に電気的及び機械的に接続する突状のバンプ電極4a、4b(以下、バンプ電極4a、4bをまとめて「バンプ電極4」ということがある)と、各バンプ電極4a、4bの配置に応じて位置が定められ、LEDチップ3を固着する固着部材2と、を備える。そして、LED表示パネルは、LEDチップ3の電極部3a、3bの窪み部にバンプ電極4a、4bが各々対面接合していると共に、固着部材2によりLEDチップ3を配線基板1に固着することを特徴とするものである。
配線基板1は、例えば、ポリイミドフィルム等から成るフレキシブル基板であってもよい。本実施形態では、例えば、ポリイミドフィルム基板上にLEDチップ3の発光を個別にオン状態又はオフ状態として駆動するためのTFT(薄膜トランジスタ、Thin Film Transistor)駆動回路が設けられ、そのTFT駆動回路上の所定位置にバンプ電極4が設けられている。詳細には、配線基板1は、例えばフレキシブルプリント回路基板(FPC:Flexible Printed Circuits)であって、絶縁性を有するベースフィルム(例えば、ポリイミド)と、電気回路を形成した配線層とからなるフィルム状の基板である。配線基板1は、外部の駆動装置に接続される走査配線及びデータ配線(図示省略)が縦横に交差して設けられている。また、走査配線及びデータ配線の交点には、薄膜トランジスタが設けられている。
走査配線及びデータ配線の交点にて、LEDチップ3を配線基板1上に実装する実装領域には、図1(b)、(c)に示すように、LEDチップ3の実装時に、LEDチップ3を受け入れて該LEDチップ3の電極部30と配線基板1に設けられたバンプ電極4とを電気的に接触させ得るようにLEDチップ3を案内する固着部材2が設けられている。ここで、図1(b)、(c)において配線1aはTFT駆動回路の配線を模式的に示している。
固着部材2は、バンプ電極4の配置に応じて位置が定められ、LEDチップ3を配線基板1に固着させるものである。固着部材2は、弾性変形によりLEDチップ3を支持する樹脂であって、LEDチップ3が配線基板1に固着された状態で、LEDチップ3からの圧力に応じて収縮して、LEDチップ3の電極部3aの窪み部をバンプ電極4aに誘導して対面接合させると共に、LEDチップ3の電極部3bの窪み部をバンプ電極4bに誘導して対面接合させているものである。つまり、固着部材2は、ガイド部材としての機能を有する。
詳細には、固着部材2は、樹脂が感光性熱硬化型接着剤であって、感光性を有することによりパターニングして形成されたものであり、配線基板1のバンプ電極4a、4bを囲む領域に設けられており、熱硬化によりLEDチップ3を配線基板1に固着させるものである。
なお、感光性熱硬化型接着剤としては、感光性かつ熱硬化性を有する樹脂等が好適に用いられる。例えば、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ポリイミド樹脂、シリコーン樹脂、スチレン樹脂等を主成分に含む樹脂が望ましい。このように、感光性を有するものを接着剤として用いれば、その接着剤を塗布した後にフォトリソグラフィーにより露光及び現像することで、所定の位置に正確に接着剤を固着部材2として配置できるようになる。本実施形態では、感光性を有する接着剤に熱硬化の機能をさらに備えた感光性熱硬化型接着剤を採用している。
LEDチップ3は、例えば窒化ガリウム(GaN)を主材料として製造される。具体的には、LEDチップ3は、紫外光発光ダイオード(UV−LED)であっても青色光を発光するLEDであってもよい。紫外光発光ダイオード(UV−LED)としては、例えばピーク波長が、355、360、365、370、375、385、395、400、405nmに対応する光を発光するものが知られている。本実施形態では、例えば、蛍光体の変換効率等を考慮して、385nmの波長を選択してもよい。なお、図1において、LEDチップ3は、例えば、外形サイズが15×45μm程度である。LEDチップ3の電極部30の厚みは約3μmである。また、バンプ電極4の厚みは約8μmであり、固着部材2の膜厚は、11〜12μm程度である。
本実施形態においては、例えば、紫外光発光ダイオード(UV−LED)等の短波長の光を発光するLEDとRGB蛍光体とを組み合わせてフルカラー表示を実現する方式を採用する。この場合、LEDチップ3の光放出面側には、紫外又は青色波長帯の光を予め定められた対応色に各々変換するRGB蛍光体を有する蛍光発光層11を有する蛍光体セル10aが設けられる。
詳細には、LED表示パネルは、図2に示すとおり、その配線基板1上に、LEDチップ3及び固着部材2を介して、蛍光発光層11を含む蛍光体セル10aがマトリクス状に配置された蛍光体セルアレイ10を備える。蛍光発光層11は、LEDチップ3から放出された光(励起光)によって励起されて、予め定められた対応色の蛍光に波長変換する蛍光材を、リブ構造により周囲を遮光壁により囲まれた領域に充填したものである。ここで、予め定められた対応色は、RGB蛍光体によって定まり、光の三原色である赤(R)、緑(G)、青(B)に相当する色である。これにより、LED表示パネルは、フルカラー表示を実現するための複数の蛍光体セル10aがマトリクス状に配置されたことになる。図2では、説明をわかりやすくするため、蛍光体セルアレイ10について、複数の蛍光体セル10aを4行5列の配置としている。
図3は、蛍光体セルの説明図である。図3(a)は、図2に示す蛍光体セル10aの拡大平面図、(b)は、(a)のB−B線断面図である。(c)は、(b)に示すLEDチップ3の正面図である。
図3(a)において、蛍光発光層11は、赤色の蛍光色素を充填した蛍光材層11R、緑色の蛍光色素を充填した蛍光材層11G、青色の蛍光色素を充填した蛍光材層11Bを有している。これらの蛍光色素は、RGB蛍光体の一例である。そして、蛍光発光層11は、図3(b)に示すとおり、赤色、緑色、青色の蛍光色素(蛍光材の一例)がフルカラー表示を実現するための赤(R)、緑(G)、青(B)の蛍光に夫々波長変換するものである。具体的には、LEDチップ3から放出された光(励起光)によって、各蛍光材層11R、11G、11Bの蛍光色素が励起状態に遷移し、その後、基底状態に戻るときに、各蛍光材によって各々波長変換された赤(R)、緑(G)、青(B)の可視スペクトルに相当する蛍光を発光する。
これらの蛍光材層11R、11G、11Bは、金属膜13を表面に有する隔壁14で区画されている。このような隔壁14は、遮光壁の一例であって、蛍光材層11R、11G、11Bを互いに隔てるものである。なお、金属膜13、隔壁14がリブ構造の構成要素である。
隔壁14の表面には、図3(b)に示すように、反射膜としての機能を有する金属膜13が設けられている。この金属膜13は、光放出面32から放出される励起光及び蛍光が隔壁14を透過して隣接する他の色の蛍光と混色するのを防止するためのものである。蛍光は、各蛍光材層11R、11G、11Bの各蛍光色素が励起光により励起されることにより、発光する。金属膜13は、励起光及び蛍光を十分に遮断できる厚みで形成されている。この場合、金属膜13としては、励起光を反射し易いアルミニウムやアルミ合金等の薄膜が好適である。
また、LEDアレイ100と蛍光体セルアレイ10とは、貼り合されることにより表示パネルが形成される(図3(b)参照)。この場合、LEDアレイ100は、蛍光体セルアレイ10を接着して支持する平板状の平坦化膜12をさらに備える。LEDチップ3は、図3(c)に示すとおり、紫外光発光ダイオード(UV−LED)である化合物半導体31の上面(一方の面)の予め定められた位置に発光用の電極部3a、3bを有し、電極部3aは窪み部30aを有し、電極部3bは窪み部30bを有している(以下、窪み部30a、30bをまとめて「窪み部33」ということがある)。また、LEDチップ3は、化合物半導体31の下面(他方の面)に光源(特定の紫外光を発光する発光層)からの光を放出する光放出面32を有している。
図4は、LEDチップの電極部の窪み部について、複数の形状を示す説明図である。図4では、電極部3a、3bの複数の溝形状を例示している(図4(a)〜(f)参照)。この溝形状が窪み部30a、30bを形成している。但し、窪み部30a、30bの形状に応じて、バンプ電極4a、4bの形状が定まる。すなわち、本実施形態では、例えば、窪み部30a、30bの凹部が、バンプ電極4a、4bの凸部とそれぞれ嵌まり合うように接合すればよい。但し、ここで、「嵌まり合う」とは、必ずしも隙間なく嵌まり合って接合することを意味するものではない。つまり、バンプ電極4a、4bの突状の先端面が、電極部3a、3bの窪み部30a、30bの面に各々対面接合すればよい。換言すると、窪み部30aとバンプ電極4a、窪み部30bとバンプ電極4bとは、電気的及び機械的に接続していればよい。この機械的な接続には、共晶や半田等の化学的な結合が含まれる。
以上より、LED表示パネルは、上述した構成により、LEDチップ3の窪み部33にバンプ電極4が対面接合するようにしているので、配線基板1とLEDチップ3との相対的な滑りや回転ずれを防止することができる。これにより、LED表示パネルは、LEDチップ3の実装時の歩留りを向上させて、正常に点灯可能なLEDチップ3を点灯させることにより、蛍光体セル10aを介して映像をフルカラー表示することができる。
次に、上述したLED表示パネルを製造するため、配線基板1に電子部品として複数のLEDチップ3を実装する電子部品実装方法、及び、この電子部品実装方法を採用したLED表示パネルの製造方法について説明する。
図5、図6は、本発明による電子部品実装方法及び前処理を示す説明図である。図5、図6では、説明をわかりやすくするため、3つのLEDチップ3について例示している。図7は、本発明による電子部品実装方法を採用したLED表示パネルの製造方法の工程を示す流れ図である。図7に示す工程S4〜S5の処理が、電子部品実装方法の処理に対応している。そして、図7に示す工程S1〜S3の処理が、電子部品実装方法の前処理に対応している。先ず、LEDチップの形成(工程S1)では、サファイア基板7上に、所定のピッチ間隔でLEDチップ3を予め定められた配列(n行m列)に従って行列状に形成する。図5(a)は、サファイア基板7上にLEDチップ3が形成された状態を示している。なお、LEDチップの形成の詳細については、図9〜図11を用いて後述する。ここで、図5(a)は、図11に示す破線で囲む領域R1の3つのLEDチップ3に対応している。また、本実施形態では、サファイア基板7に限られず、合成石英基板を採用してもよい。
次に、バンプ電極の形成(工程S2)では、図5(b)に示すように、先ず、突状のバンプ電極4を、LEDチップ3の配列に対応して配線基板1上に形成する。なお、バンプ電極4は、金属バンプ電極、半田による接続を行なえるソルダーバンプ電極、金属膜が積層されたレジストバンプ電極の何れかであることが好ましい。バンプ電極4は、金属バンプ電極、ソルダーバンプ電極、レジストバンプ電極の何れかを選択することにより、良好な接続を行なうことができる。
具体的には、工程S2では、一例としてバンプ電極4として金属バンプ電極を形成する。工程S2では、例えば、ガスデポジション法を採用して、配線基板1上にバンプ電極4を形成する箇所のみに微細な穴があいたマスクを載置して、金の微粒子を堆積させて、マスクを取り除くことにより、突状のバンプ電極4を形成する。なお、本実施形態において、「突状」の形状とは、円錐状やテーパ状に限定されるものではなく、例えば、円柱状のような形態も含まれる。つまり、バンプ電極4の形状は、窪み部33と対面接合可能な形状であればよい。
次に、固着部材の形成(工程S3)では、バンプ電極4が形成された配線基板1上に、例えばスプレー装置やスピナー(スピンコータ)等の塗布装置を使用して感光性熱硬化型接着剤6を所定の厚みで均一に塗布する(図5(c)参照)。なお、感光性熱硬化型接着剤6は、フォトリソグラフィーにより特定の形状にパターニングされることが可能である。
図8は、感光性熱硬化型接着剤の温度に対する粘度及び弾性率の関係を示すグラフである。感光性熱硬化型接着剤6は、光硬化後において、図8に示すような粘性/弾性の温度特性を有している。この場合、領域Iは、図8の温度T1を境として可逆性を有し、領域IIは、不可逆性の性質を有している。本実施形態においては、感光性熱硬化型接着剤6は、上記温度T1(例えば110℃)で弾性率が0.05MPa〜0.1MPaであり、外力に応じてLEDチップ3の形状に合せて変形すると共に、変形に応じた反力を利用してLEDチップ3を把持する機能を有する。
続いて、工程S3では、図5(d)に示すように、フォトリソグラフィーにより、感光性熱硬化型接着剤6をパターニングし、LEDチップ3が実装される領域に、例えば、配線基板1のバンプ電極4に対応する開口部5を設けた固着部材2を形成する。なお、図5(d)においては、開口部5がLEDチップ3の外形形状に対応した形状を有するものである場合を示している。すなわち、工程S3では、液体状の感光性熱硬化型接着剤6をスピナー等の塗布装置により塗布し、パターニングした後に加熱することで弾性を有する固着部材2を形成することができる。
次に、配線基板とサファイア基板との貼り合せ(工程S4)では、先ず、サファイア基板7の一方の面上に形成された複数のLEDチップ3を、夫々、配線基板1上に実装する実装領域に位置決めする(図5(e)参照)。続いて、工程S4では、LEDチップ3を配線基板1に対して接触させた後(図6(a)参照)、サファイア基板7の他方の面から圧力Pで加圧することにより、LEDチップ3の電極部30の窪み部33と配線基板1のバンプ電極4とを導通可能に対面接合させる(図6(b)参照)。さらに、工程S4では、LEDチップ3と配線基板1の導通状態を維持してLEDチップ3を加熱硬化により配線基板1に固着する(図6(c)参照)。
具体的には、工程S4において、フリップチップボンダ装置等の実装装置を使用することにより、図5(e)に示すように、サファイア基板7の一方の面上に形成された複数のLEDチップ3は、夫々、配線基板1上に実装する実装領域の固着部材2上に位置決めされる。この位置決めは、一例として、実装装置により、配線基板1に設けられたアライメントマークとサファイア基板7に設けられたアライメントマークとをアライメント用のカメラにより撮影し、両アライメントマークが合致又は所定の位置関係を成すようにアライメントして実行される。
続いて、工程S4では、図6(a)に示すように、LEDチップ3と配線基板1とを相対的に近接移動してLEDチップ3を固着部材2にプリボンディングした後、図6(b)に示すように、相対的に図中の矢印方向に圧力Pで加圧し、LEDチップ3の電極部30と配線基板1のバンプ電極4とを電気的及び機械的に接続させる。この場合、工程S4では、プリボンディングから次の加熱硬化実施前まで、予備加熱を行い、感光性熱硬化型接着剤6の弾性率を下げた状態(変形しやすい状態)にして、圧力Pで加圧している。この予備加熱の温度としては、図8に示す温度T1(例えば110℃)〜120℃程度であることが好ましい。
さらに、工程S4では、図6(c)に示すように、感光性熱硬化型接着剤6を外部ヒータ20からの熱Hを用いて所定の時間で加熱硬化させてLEDチップ3を配線基板1に固着する。具体的には、工程S4では、上記通電状態を維持してLEDチップ3を保持した状態で、感光性熱硬化型接着剤6を180℃で90分間、200℃で60分間又は230℃で30分間の何れかで加熱硬化し、LEDチップ3を配線基板1に固着する。
次に、レーザリフトオフ(工程S5)では、レーザリフトオフ用の装置を使用することにより、サファイア基板7からLEDチップ3をレーザリフトオフする。具体的には、工程S5では、図6(d)に示すように、上記サファイア基板7側から紫外線のライン状レーザ光Lをその長軸と交差する方向(X方向)に移動しながら、サファイア基板7とLEDチップ3との界面に照射してサファイア基板7からLEDチップ3をレーザリフトオフする。これにより、図6(e)に示すように、配線基板1へのLEDチップ3の実装が終了する。
次に、平坦化膜の形成(工程S6)では、配線基板1へのLEDチップ3の実装が終了したLEDアレイ100に感光性熱硬化型接着剤を塗布することにより、平坦化膜12をさらに積層する。
次に、蛍光体セルの形成(工程S7)では、図1に示す表示パネル上にLEDチップ3の配列に応じて配置が定まる蛍光体セル10aを複数形成して、蛍光体セルアレイ10を作製する。
次に、表示パネルの形成(工程S8)では、図1に示すLEDアレイ100と蛍光体セルアレイ10とを貼り合せて実装することにより、表示パネルを形成する。
以上より、LEDチップの形成(工程S1)から表示パネルの形成(工程S8)までの処理を説明したが、ここで、LEDチップの形成(工程S1)、平坦化膜の形成(工程S6)蛍光体セルの形成(工程S7)及び表示パネルの形成(工程S8)の詳細について説明する。
図9は、LEDチップの形成工程を示す説明図である。LEDチップの形成工程を示す流れ図である。ここで、青色LEDやUV−LEDは、主に窒化ガリウム(GaN)系半導体積層構造で構成され、様々な半導体積層構造を形成することが可能である。本実施形態では、LEDチップ3の電極部30に窪み部33を形成して、その窪み部33にバンプ電極4が対面接合するようにしている点に特徴を有しているので、本発明は、以下に説明するLEDチップ3の半導体積層構造に限定されるものではない。
LEDチップの形成(工程S1)では、例えば、気相成長法(Vapour Phase. Epitaxy)の一種である有機金属気相エピタキシー(MOVPE:Metalorganic vapor phase epitaxy)法を用いて、窒化ガリウム系発光ダイオードに用いられるエピ結晶層を成長させる。本実施形態では、説明を簡単にするため、エピ結晶層として、n型GaN、MQW(Multi Quantum Well)層及びp型GaNの積層を成長させることとする。なお、MOVPE法では、エピ結晶層等の半導体積層構造において、各半導体の結晶層で必要とされる特性が得られるように成長温度、成長圧力、材料ガス流量、材料ガス種、流速等のパラメータを制御しながら、結晶成長を行なっている。本実施形態では、サファイア基板7上にエピ結晶層を形成した後に、LEDチップ3が形成される領域毎に区画する処理を行なっているが、図9では、説明の便宜上、1つのLEDチップ3の形成に着眼して描いている。
先ず、n型GaNの積層(工程S11)では、サファイア基板7上に、pn接合のn型窒化ガリウム3cを積層する。工程S11では、MOVPE法により、サファイア基板7上にGaNの低温バッファ層(図示省略)を積層した後にn型窒化ガリウム3cを積層している(図9(a)参照)。
MQW層及びp型GaNの積層(工程S12)では、MOVPE法を適用して、n型窒化ガリウム3c上に、InGaN等を用いた量子井戸(MQW)層(発光層)を積層し、その上層にp型窒化ガリウム層を積層する。なお、図9(b)では、量子井戸層及びp型窒化ガリウム層をまとめて符号3dで表している。
続いて、本実施形態では、流れ図には示していないが、例えばフォトリソグラフィーにより、レジストマスクがパターニングされたエピ結晶層に対してドライエッチングすることにより、LEDチップ3が形成される領域毎に区画する処理を行なう。この場合、n側電極パッドのスルーホールを形成するために、n型GaN層までエッチングしている。
ITOの積層(工程S13)では、例えばフォトリソグラフィーを適用してITOを積層させる領域以外をレジストマスクでマスクした後、スパッタリング蒸着法等の物理的気相法(PVD:Physical Vapor Deposition)を適用して、透明電極材料として、ITO(Indium Tin Oxide)層3eをさらに積層する(図9(c)参照)。
絶縁膜の積層(工程S14)では、さらに、例えば化学的気相法(CVD:Chemical Vapor Deposition)を用いて、絶縁膜(SiO2)3fを保護膜として積層する(図9(d)参照)。TH(Through-Hole)の形成(工程S15)では、例えばフォトリソグラフィーを適用して電極部3a、3bの導通用のスルーホールを形成する領域以外をレジストマスクでマスクした後、ドライエッチングすることにより、スルーホールを形成する(図9(e)参照)。
LEDチップの電極部及び窪み部の形成(工程S16)では、例えば、電極材料を真空蒸着により電極部3a、3bを形成する。電極材料としては、例えば、金を含んだ合金であってもよい。工程S16では、電極部3a、3bを形成する際にプロセスの特性上、電極部3a、3bに窪みが生じるため、その窪みを窪み部30a、30bとしてもよいが、必要に応じて、図4に示すような窪み部30a、30bを形成するように加工してもよい(図9(f)参照)。
図11は、LEDチップを形成したサファイア基板の一実施形態の構成を示す図である。(a)は平面図であり、(b)は(a)に示すLEDチップ3の拡大平面図である。図11(a)では、一例として、LEDチップ3を12行5列に形成したサファイア基板7を示している。このようにして、LEDチップ3が形成されると、既に上述したとおり、図7に示すバンプ電極の形成(工程S2)に移行する。なお、本実施形態では、LEDチップの形成(工程S1)を固着部材の形成(工程S3)の後に実行するようにしてもよい。
次に、平坦化膜の形成(工程S6)の詳細について説明する。図12は、平坦化膜の形成工程を示す説明図である。(a)は、平坦化膜12をさらに積層したLEDアレイ100の平面図である。(b)は、(a)の破線で囲む領域R2の3つのLEDチップ3のC−C線断面図である。工程S6では、例えばマイクロディスペンサーを用いて、LEDアレイ100上に感光性熱硬化型接着剤を高さ方向が一定になるように制御しながら塗布する。続いて、工程S6では、フォトリソグラフィーにより、感光性熱硬化型接着剤を露光して平坦化膜12を成膜する。これにより、平坦化膜12が形成される。この際、LEDチップ3の光放出面32には、感光性熱硬化型接着剤が成膜されないようにすることが好ましい。
次に、蛍光体セルの形成(工程S7)の詳細について説明する。図13は、蛍光体セルの形成工程を示す説明図である。工程S7では、リブ構造の形成及び蛍光材の充填からなる。リブ構造の形成には、隔壁14の形成、金属膜13の形成、金属膜13のレーザ加工が含まれる。詳細には、工程S7では、サファイア基板7a上に蛍光レジストを全面に塗布して、フォトリソグラフィーにより隔壁14のパターンを形成する。
続いて、工程S7では、混色を防止するために、隔壁14内部を金属膜13でメタルコートし、底面のみをパルスレーザを照射してアブレーションにより金属膜13を剥離する。さらに、工程S7では、図13に示すとおり、蛍光材層11R、蛍光材層11G、蛍光材層11Bを充填する。これによりサファイア基板7a上に例えば図2に示すような蛍光体セルアレイ10が形成される。
次に、表示パネルの形成工程(工程S8)の詳細について説明する。図14は、表示パネルの形成工程を示す説明図である。工程S8では、フリップチップボンダ装置等の実装装置を使用することにより、LEDアレイ100と蛍光体セルアレイ10とを貼り合せて実装する。図14(a)は、LEDアレイ100と蛍光体セルアレイ10とを貼り合せた状態を示している。但し、図14では、蛍光体セルアレイ10の構成単位である蛍光体セル10aに着目して描いている。そして、工程S8では、配線基板とサファイア基板との貼り合せ(工程S4)と同様にして、平坦化膜12を加熱硬化し、蛍光体セルアレイ10をLEDアレイ100に固着する。
続いて、工程S8では、レーザリフトオフ(工程S5)と同様にして、サファイア基板7aから蛍光体セルアレイ10をレーザリフトオフする(図14(b)参照)。
以上より、本実施形態では、配線基板1に複数のLEDチップ3を実装する電子部品実装方法を採用したLED表示パネルの製造方法を適用することにより、LEDチップ3等の電子部品の実装時の歩留りを向上させたLED表示パネルを製造することができる。
図15は、従来技術におけるLEDチップ実装の欠陥例を示す説明図である。図15(a)は、サファイア基板7(図示省略)の一方の面上に形成されたLEDチップ3を配線基板1上に実装する実装領域に位置付けた後、サファイア基板7(図示省略)の他方の面から圧力PでLEDチップ3を加圧してLEDチップ3の電極部8と配線基板1の電極1bとを接触させようとした場合を例示している。この場合、上述した加圧機構軸の走り精度や貼付け面の反り又は傾きに起因して、図15(b)に示すようにLEDチップ3に回転ずれが生じてオープン欠陥となったり、図15(c)に示すように滑りが生じてショート欠陥となったりするおそれがあった。
これに対し、本発明においては、LEDチップ3は、上述した構成により、LEDチップ3の窪み部33にバンプ電極4が対面接合するようにしているので、配線基板1とLEDチップ3との相対的な滑りや回転ずれを防止することができる。
図16は、LEDチップ実装時の固着部材の弾性変形について示す説明図である。本発明においては、さらに、図16(a)〜(c)に示すとおり、LEDチップ実装時において、LEDチップ3が、固着部材2の開口部5により案内されて固着部材2の開口部5内に侵入し、LEDチップ3の電極部3a、3bと配線基板1のバンプ電極4a、4bとが各々電気的に接触される。すなわち、LEDチップ3が配線基板1に対して位置決めされた後(図16(a)参照)、LEDチップ3が圧力Pで加圧されると、固着部材2に圧力P1が作用する(図16(b)参照)。さらに、圧力P1の反力P2が作用することにより、LEDチップ3が固着部材2に把持される(図16(c)参照)。これにより、さらに位置ずれが起きにくい構造になっている。なお、図16では、サファイア基板7の図示を省略している。
以上より、本発明によれば、例えば、LEDチップ3の電極部30の窪み部33とバックプレーン電極として上記のバンプ電極4とを対面接合することにより、配線基板1とLEDチップ3等の電子部品を形成したサファイア基板7との貼り合せ時における加圧による滑りや回転ずれ等の位置ずれを抑制することができる。これにより、確実な通電状態が得られることになる。
なお、上記実施形態においては、LEDチップ3が、紫外又は青色波長帯の光を放出するマイクロLEDとして、単一色の紫外光発光ダイオード(UV−LED)を用いて、表示パネルを説明したが、本発明は、これに限られない。例えば、上記実施形態においてLEDチップ3が、三原色光に対応する光を放出する三種類のマイクロLEDの何れか1つであって、各色対応のマイクロLEDが予め定められた配列に従って、配線基板1上に配置されているように表示パネルを構成してもよい。この場合、表示パネルは、赤(R)、緑(G)、青(B)の光を発光するLEDチップ3が、フルカラー表示を実現可能に配線基板1上に配列されるため、図2に示すような、蛍光体セルアレイ10を採用しないで済む。
上記実施形態においては、バンプ電極4は、金属バンプ電極を適用したが、導電性を有するレジストバンプ電極を用いて加圧した場合には、レジストバンプ電極が押し潰され、レジストバンプ電極と対応する電極部30とが接続されるように構成してもよい。その結果、レジストバンプ電極が押し潰された状態で、固着部材2が硬化し、両基板が接合されるので、良好な電気的な接続が維持されることとなる。
上記実施形態においては、電子部品がLEDチップ3である場合について述べたが、本発明はこれに限られず、電子部品は、チップ状のものであれば、ICチップ等であってもよい。
上記実施形態においては、電子部品実装構造として、複数の電子部品を配線基板に実装した場合について、説明したが、電子部品が1つの場合にも本発明は適用可能である。また、上記実施形態においては、電子部品実装方法として、複数の電子部品を配線基板に実装する場合について適用したが、電子部品が1つの場合にも本発明は適用可能である。
1…配線基板
2…固着部材
3…LEDチップ(電子部品)
3a、3b、30…電極部
4、4a、4b…バンプ電極
6…感光性熱硬化型接着剤
7…サファイア基板(透明基板)
11…蛍光発光層
30a、30b、33…窪み部
2…固着部材
3…LEDチップ(電子部品)
3a、3b、30…電極部
4、4a、4b…バンプ電極
6…感光性熱硬化型接着剤
7…サファイア基板(透明基板)
11…蛍光発光層
30a、30b、33…窪み部
Claims (13)
- 配線基板の一方の面上にチップ型の電子部品を実装する電子部品実装構造であって、
前記電子部品は、表面に窪み部を有する一対の電極部を備え、
前記配線基板は、前記電極部の窪み部に接続する突状のバンプ電極と、該バンプ電極の配置に応じて位置が定められ、前記電子部品を固着する固着部材と、を備え、
前記電極部の窪み部に前記バンプ電極が対面接合すると共に、前記固着部材により前記電子部品を前記配線基板に固着することを特徴とする電子部品実装構造。 - 前記固着部材は、弾性変形により前記電子部品を支持する樹脂であって、前記電極部の窪み部を前記バンプ電極に誘導して対面接合させることを特徴とする請求項1に記載の電子部品実装構造。
- 前記固着部材は、前記樹脂が感光性熱硬化型接着剤であって、感光性を有することによりパターニングして形成されたものであり、前記配線基板の前記バンプ電極を囲む領域に設けられており、熱硬化により前記電子部品を前記配線基板に固着させることを特徴とする請求項2に記載の電子部品実装構造。
- 前記バンプ電極は、金属バンプ電極、ソルダーバンプ電極、金属膜が積層されたレジストバンプ電極の何れかであることを特徴とする請求項1〜3の何れか1項に記載の電子部品実装構造。
- 前記電子部品は、LEDチップであることを特徴とする請求項1〜3の何れか1項に記載の電子部品実装構造。
- 配線基板の一方の面上にチップ型の電子部品を実装する電子部品実装方法であって、
前記電子部品に設けられた一対の電極部の表面に窪み部が形成され、一方の面上に前記電子部品が形成された透明基板と、前記電極部の窪み部に接続する突状のバンプ電極及び該バンプ電極の配置に応じて位置が定められ、前記電子部品を固着する固着部材を一方の面上に備えた前記配線基板とを、貼り合せるために位置決めする工程と、
前記透明基板の他方の面から押すことにより、前記電子部品を前記配線基板に対して加圧し、前記電極部の窪み部と前記配線基板のバンプ電極とを導通可能に対面接合させる工程と、
前記固着部材を熱硬化させることにより、前記配線基板に前記電子部品を固着する工程と、
前記透明基板から前記電子部品を剥離する工程と、
を含むことを特徴とする電子部品実装方法。 - 前記固着部材は、弾性変形により前記電子部品を支持する樹脂であって、前記電極部の窪み部を前記バンプ電極に誘導して対面接合させることを特徴とする請求項5に記載の電子部品実装方法。
- 前記固着部材は、前記樹脂が感光性熱硬化型接着剤であって、感光性を有することによりパターニングして形成されるものであり、前記配線基板の前記バンプ電極を囲む領域に設けられており、熱硬化により前記電子部品を前記配線基板に固着させることを特徴とする請求項7に記載の電子部品実装方法。
- 前記バンプ電極は、金属バンプ電極、ソルダーバンプ電極、金属膜が積層されたレジストバンプ電極の何れかであることを特徴とする請求項6〜8の何れか1項に記載の電子部品実装方法。
- 前記電子部品は、LEDチップであることを特徴とする請求項6〜8の何れか1項に記載の電子部品実装方法。
- 配線基板の一方の面上に複数のLEDチップを実装したLED表示パネルであって、
前記LEDチップは、前記配線基板の一方の面上に行列状に形成され、表面に窪み部を有する一対の電極部を備え、
前記配線基板は、前記電極部の窪み部に接続する突状のバンプ電極と、該バンプ電極の配置に応じて位置が定められ、前記LEDチップを固着させる固着部材と、を備え、
前記電極部の窪み部に前記バンプ電極が対面接合すると共に、前記固着部材により前記LEDチップを前記配線基板に固着することを特徴とするLED表示パネル。 - 前記LEDチップが、紫外又は青色波長帯の光を放出するマイクロLEDであって、
各前記LEDチップの光放出面側には、前記紫外又は青色波長帯の光を予め定められた対応色に各々変換するRGB蛍光体を有する蛍光発光層が設けられていることを特徴とする請求項11に記載のLED表示パネル。 - 前記LEDチップが、三原色光に対応する光を放出する三種類のマイクロLEDの何れか1つであって、各色対応の前記マイクロLEDが予め定められた配列に従って、前記配線基板上に配置されていることを特徴とする請求項11に記載のLED表示パネル。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019132629A JP2021019037A (ja) | 2019-07-18 | 2019-07-18 | 電子部品実装構造、電子部品実装方法及びled表示パネル |
PCT/JP2020/023622 WO2021010079A1 (ja) | 2019-07-18 | 2020-06-16 | 電子部品実装構造、電子部品実装方法及びled表示パネル |
TW109121459A TW202114251A (zh) | 2019-07-18 | 2020-06-24 | 電子零件封裝構造、電子零件封裝方法及led顯示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019132629A JP2021019037A (ja) | 2019-07-18 | 2019-07-18 | 電子部品実装構造、電子部品実装方法及びled表示パネル |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021019037A true JP2021019037A (ja) | 2021-02-15 |
Family
ID=74210600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019132629A Pending JP2021019037A (ja) | 2019-07-18 | 2019-07-18 | 電子部品実装構造、電子部品実装方法及びled表示パネル |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2021019037A (ja) |
TW (1) | TW202114251A (ja) |
WO (1) | WO2021010079A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022185704A1 (ja) * | 2021-03-05 | 2022-09-09 | 株式会社ブイ・テクノロジー | 転写装置及び転写方法 |
WO2024091380A1 (en) * | 2022-10-28 | 2024-05-02 | Applied Materials, Inc. | Apparatus, systems, and methods of using a retaining device for light-emitting diode laser lift-off |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113078251A (zh) * | 2021-03-16 | 2021-07-06 | 广东良友科技有限公司 | 一种大功率led全固态光源模块封装方法及其封装结构 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4835406B2 (ja) * | 2006-11-24 | 2011-12-14 | 富士通株式会社 | 実装構造体とその製造方法および半導体装置とその製造方法 |
JP5298768B2 (ja) * | 2008-10-27 | 2013-09-25 | 富士通株式会社 | 電子部品及びその製造方法 |
JP2013207183A (ja) * | 2012-03-29 | 2013-10-07 | Fujitsu Ltd | 電子装置及びその製造方法 |
JP2016157773A (ja) * | 2015-02-24 | 2016-09-01 | セイコーエプソン株式会社 | 電子デバイス、及び、電子デバイスの製造方法 |
JP2016167544A (ja) * | 2015-03-10 | 2016-09-15 | ソニー株式会社 | 電子部品、電子部品実装基板及び電子部品の実装方法 |
-
2019
- 2019-07-18 JP JP2019132629A patent/JP2021019037A/ja active Pending
-
2020
- 2020-06-16 WO PCT/JP2020/023622 patent/WO2021010079A1/ja active Application Filing
- 2020-06-24 TW TW109121459A patent/TW202114251A/zh unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022185704A1 (ja) * | 2021-03-05 | 2022-09-09 | 株式会社ブイ・テクノロジー | 転写装置及び転写方法 |
WO2024091380A1 (en) * | 2022-10-28 | 2024-05-02 | Applied Materials, Inc. | Apparatus, systems, and methods of using a retaining device for light-emitting diode laser lift-off |
Also Published As
Publication number | Publication date |
---|---|
TW202114251A (zh) | 2021-04-01 |
WO2021010079A1 (ja) | 2021-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200295224A1 (en) | Manufacturing method for led display panel | |
US20200243739A1 (en) | Board connection structure, board mounting method, and micro-led display | |
WO2021010079A1 (ja) | 電子部品実装構造、電子部品実装方法及びled表示パネル | |
WO2020116207A1 (ja) | マイクロled実装構造、マイクロledディスプレイ及びマイクロledディスプレイの製造方法 | |
US10886257B2 (en) | Micro LED display device and method for manufacturing same | |
US20200243712A1 (en) | Inspection method for led chip, inspection device therefor, and manufacturing method for led display | |
US20210119098A1 (en) | Substrate mounting method and electronic-component-mounted substrate | |
JP5455764B2 (ja) | 半導体発光装置及びその製造方法 | |
JP2004304161A (ja) | 発光素子、発光装置、画像表示装置、発光素子の製造方法及び画像表示装置の製造方法 | |
TW201442559A (zh) | 發光二極體顯示器及其製造方法 | |
KR20210043236A (ko) | 디스플레이 모듈 및 이의 제조 방법 | |
JP2020013954A (ja) | 基板接続構造、マイクロledディスプレイ及び部品実装方法 | |
KR20190114738A (ko) | 전자 장치 | |
CN112655099A (zh) | Led显示面板的制造方法以及led显示面板 | |
US20200411588A1 (en) | Full-Color Led Diplay Panel And Method For Manufacturing Same | |
TW202029494A (zh) | 修補用單元、微型led顯示器及修補用單元之製造方法 | |
CN212011026U (zh) | 具有悬臂电极的发光元件、具有其的显示面板及显示装置 | |
JP2021056386A (ja) | Led表示装置の製造方法及びled表示装置 | |
US11194089B2 (en) | Method for manufacturing light emitting module | |
WO2020003869A1 (ja) | 基板実装方法及び電子部品実装基板 | |
JP2020004882A (ja) | 発光モジュールの製造方法 | |
WO2020261892A1 (ja) | 電子部品実装構造、その実装方法、led表示パネル及びledチップ実装方法 | |
US11721787B2 (en) | Method of manufacturing display device | |
JP7057526B2 (ja) | 発光モジュール | |
TWI835978B (zh) | 發光裝置 |