JP2005079070A - 基板間電極接合方法及び構造体 - Google Patents
基板間電極接合方法及び構造体 Download PDFInfo
- Publication number
- JP2005079070A JP2005079070A JP2003312087A JP2003312087A JP2005079070A JP 2005079070 A JP2005079070 A JP 2005079070A JP 2003312087 A JP2003312087 A JP 2003312087A JP 2003312087 A JP2003312087 A JP 2003312087A JP 2005079070 A JP2005079070 A JP 2005079070A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- inter
- bump electrode
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
【解決手段】基板間電極接合方法において、一方の基板2に凸部8を持つ導電体電極部6、8を設け、他方の基板1に凹部9を持つ導電体電極部5、7を設け、この後、一方の基板2と他方の基板1を相対向し、凸部8に凹部9を挿入して基板1、2に荷重を印加することでこの挿入部を塑性変形させて接合する。
【選択図】 図1
Description
図1、図2、図3、図4、図5は本発明の第1の実施例の特徴をよく表す図面である。図1は接合する前の状態を示す断面図、図2は図1のA矢視図、図3は図1のB矢視図、図4は接合過程を示す断面図、図5は図4のM部の拡大図である。同図において、1は一方のSi基板、2は他方のSi基板、3は一方のSi基板1に形成されたSi酸化膜からなる絶縁膜、4は他方のSi基板2に形成されたSi酸化膜からなる絶縁膜、5はSi酸化膜3上に形成された配線(図示なし)を兼ねたAu(金)からなるパッド電極、6はSi酸化膜4上に形成された配線(図示なし)を兼ねたAuからなるパッド電極、7はパッド電極5上に形成された溝付バンプ電極、8はパッド電極6の上に形成されたAuからなる円錐台形状の凸状バンプ電極、9は溝付バンプ電極に形成された円筒形状の凹状挿入孔である。パッド電極5、6の部分を除いて、上記配線上に更に絶縁膜が形成されてもよい。また、配線は3次元的に配されたビルトイン配線などであってもよい。
P=W/sinα (ここで、sinα<1)
であるから、少ない印加荷重Wで摩擦圧力Pを大きく出来る。従って、比較的小さな印加荷重Wで電極7、8間の接合を可能にすることが出来る。
図10、図11、図12、図13、図14、図15は本発明の第2の実施例の特徴をよく表す図面である。図10は接合する前の状態を示す断面図、図11は図10のF矢視図、図12は接合過程を示す断面図、図13はほぼ接合後の状態を示す断面図、図14は図12のG矢視図、図15は図13のH矢視図ある。尚、図10のE矢視図は図2と同じである。
3、4:絶縁膜
5、6:パッド電極
7:溝付バンプ電極
8:バンプ電極
9:挿入孔
Claims (10)
- 一方の基板に凸部を持つ導電体電極部を設け、他方の基板に凹部を持つ導電体電極部を設け、この後、該一方の基板と該他方の基板を相対向し、該凸部に該凹部を挿入して基板に荷重を印加することで該挿入部を塑性変形させて接合することを特徴とする基板間電極接合方法。
- 一方のSi基板の片面に絶縁膜を成膜し、該絶縁膜の上に配線及びパッド電極を設け、さらに該パッド電極の上に挿入孔を有する溝付バンプ電極を設け、他方のSi基板の片面に絶縁膜を成膜し、該絶縁膜の上に配線及びパッド電極及びバンプ電極を設け、この後、該一方のSi基板と該他方のSi基板を相対向し、該挿入孔に該バンプ電極を挿入することによって接合する請求項1記載の基板間電極接合方法。
- 前記凹部ないし挿入孔において、挿入方向の法線面における断面は円形状あるいは多角形状である請求項1または2記載の基板間電極接合方法。
- 前記凸部ないしバンプ電極において、挿入方向の法線方向における断面は円形状あるいは多角状である請求項3記載の基板間電極接合方法。
- 前記凹部ないし挿入孔の高さと前記凸部ないしバンプ電極の高さの差を前記凸部ないしバンプ電極の高さで割った値とポアソン比との積の値に1を加えた値を前記凸部ないしバンプ電極の最大幅に掛けた値が、前記凹部ないし挿入孔の最大幅より大きくなる様に設定されている請求項4記載の基板間電極接合方法。
- 前記凹部ないし挿入孔は、前記基板の基板面に平行である長手方向に開放している溝であり、挿入方向の法線面における断面は矩形である請求項1または2記載の基板間電極接合方法。
- 前記凸部ないしバンプ電極において、挿入方向に平行な面での断面は矩形状あるいは台形状である請求項6記載の基板間電極接合方法。
- 前記絶縁膜はSi酸化膜あるいは窒化シリコン膜である請求項2記載の基板間電極接合方法。
- 前記導電体電極部ないしバンプ電極はAu、Cu、Al、Sn、あるいはこれらの合金である請求項1または2記載の基板間電極接合方法。
- 一方の基板に凸部を持つ導電体電極部が設けられ、他方の基板に凹部を持つ導電体電極部が設けられ、該凸部に該凹部を挿入して基板に荷重を印加することで該挿入部を塑性変形させて接合して構成されたことを特徴とする基板間電極接合構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003312087A JP2005079070A (ja) | 2003-09-04 | 2003-09-04 | 基板間電極接合方法及び構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003312087A JP2005079070A (ja) | 2003-09-04 | 2003-09-04 | 基板間電極接合方法及び構造体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005079070A true JP2005079070A (ja) | 2005-03-24 |
Family
ID=34413443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003312087A Pending JP2005079070A (ja) | 2003-09-04 | 2003-09-04 | 基板間電極接合方法及び構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005079070A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006210591A (ja) * | 2005-01-27 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2006318974A (ja) * | 2005-05-10 | 2006-11-24 | Toshiba Components Co Ltd | バンプ構造を用いた半導体素子及びその製造方法 |
JP2008130992A (ja) * | 2006-11-24 | 2008-06-05 | Fujitsu Ltd | 実装構造体とその製造方法および半導体装置とその製造方法 |
JP2008263001A (ja) * | 2007-04-11 | 2008-10-30 | Nec Corp | 電子部品の実装構造及びその実装方法 |
JP2011096921A (ja) * | 2009-10-30 | 2011-05-12 | Sumitomo Electric Ind Ltd | 検出装置、センサ、および、これらの製造方法 |
JP2011515829A (ja) * | 2008-02-22 | 2011-05-19 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 中空インサートを備えた接続構成部品およびその製造方法 |
JP2013004715A (ja) * | 2011-06-16 | 2013-01-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
KR101542965B1 (ko) | 2013-12-30 | 2015-08-07 | 현대자동차 주식회사 | 반도체 기판의 접합 방법 |
KR20160053185A (ko) * | 2014-10-31 | 2016-05-13 | 한국생산기술연구원 | 플립 칩 접합방법 및 이에 의해 제조된 플립 칩 패키지 |
JP2016217856A (ja) * | 2015-05-19 | 2016-12-22 | 日本電子材料株式会社 | 電気的接触子 |
WO2017056225A1 (ja) * | 2015-09-30 | 2017-04-06 | オリンパス株式会社 | 内視鏡、撮像モジュール、および撮像モジュールの製造方法 |
-
2003
- 2003-09-04 JP JP2003312087A patent/JP2005079070A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006210591A (ja) * | 2005-01-27 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP4573657B2 (ja) * | 2005-01-27 | 2010-11-04 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2006318974A (ja) * | 2005-05-10 | 2006-11-24 | Toshiba Components Co Ltd | バンプ構造を用いた半導体素子及びその製造方法 |
JP2008130992A (ja) * | 2006-11-24 | 2008-06-05 | Fujitsu Ltd | 実装構造体とその製造方法および半導体装置とその製造方法 |
JP2008263001A (ja) * | 2007-04-11 | 2008-10-30 | Nec Corp | 電子部品の実装構造及びその実装方法 |
JP2011515829A (ja) * | 2008-02-22 | 2011-05-19 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 中空インサートを備えた接続構成部品およびその製造方法 |
JP2011096921A (ja) * | 2009-10-30 | 2011-05-12 | Sumitomo Electric Ind Ltd | 検出装置、センサ、および、これらの製造方法 |
JP2013004715A (ja) * | 2011-06-16 | 2013-01-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
KR101542965B1 (ko) | 2013-12-30 | 2015-08-07 | 현대자동차 주식회사 | 반도체 기판의 접합 방법 |
US9312227B2 (en) | 2013-12-30 | 2016-04-12 | Hyundai Motor Company | Method of joining semiconductor substrate |
KR20160053185A (ko) * | 2014-10-31 | 2016-05-13 | 한국생산기술연구원 | 플립 칩 접합방법 및 이에 의해 제조된 플립 칩 패키지 |
KR101632723B1 (ko) * | 2014-10-31 | 2016-07-04 | 한국생산기술연구원 | 플립 칩 접합방법 및 이에 의해 제조된 플립 칩 패키지 |
JP2016217856A (ja) * | 2015-05-19 | 2016-12-22 | 日本電子材料株式会社 | 電気的接触子 |
WO2017056225A1 (ja) * | 2015-09-30 | 2017-04-06 | オリンパス株式会社 | 内視鏡、撮像モジュール、および撮像モジュールの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8697490B2 (en) | Flip chip interconnection structure | |
JP5606695B2 (ja) | 接続端子付き基板 | |
JP5187714B2 (ja) | 半導体チップの電極接続構造 | |
US6938338B2 (en) | Method of making an electronic contact | |
JP5500870B2 (ja) | 接続端子付き基板及び電子部品のソケット等 | |
US7456493B2 (en) | Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein | |
JP2004006862A (ja) | 超小形電子接点および集成体 | |
KR20080080406A (ko) | 초미세 피치의 적층을 갖는 미소전자 조립체 | |
JP2002016101A (ja) | 半導体装置及びその製造方法 | |
JP2005079070A (ja) | 基板間電極接合方法及び構造体 | |
JP2009177078A (ja) | 実装構造 | |
JP2770821B2 (ja) | 半導体装置の実装方法および実装構造 | |
JP4171492B2 (ja) | 半導体装置およびその製造方法 | |
TW200537566A (en) | Socket grid array | |
JP2010040884A (ja) | 半導体装置及び半導体チップのボンディング方法 | |
JP3851585B2 (ja) | プリント配線板へのベアチップ半導体素子の接続方法 | |
JP4770504B2 (ja) | プリント基板およびプリント基板の製造方法 | |
JP2005353854A (ja) | 配線基板およびそれを用いた半導体装置 | |
JPH07153796A (ja) | 半導体実装装置およびその製造方法 | |
JP2006261176A (ja) | 半導体装置および実装構造 | |
JP2004273980A (ja) | 基板間配線電極接合の方法及び構造体 | |
JP5277754B2 (ja) | フリップ接続実装体、フリップ接続実装体の製造方法 | |
JP2011040418A (ja) | 半導体装置およびその製造方法 | |
JP2007012990A (ja) | 半導体装置の実装基板および実装構造 | |
JP2006344866A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090403 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090519 |