JP2005079070A - 基板間電極接合方法及び構造体 - Google Patents

基板間電極接合方法及び構造体 Download PDF

Info

Publication number
JP2005079070A
JP2005079070A JP2003312087A JP2003312087A JP2005079070A JP 2005079070 A JP2005079070 A JP 2005079070A JP 2003312087 A JP2003312087 A JP 2003312087A JP 2003312087 A JP2003312087 A JP 2003312087A JP 2005079070 A JP2005079070 A JP 2005079070A
Authority
JP
Japan
Prior art keywords
substrate
electrode
inter
bump electrode
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003312087A
Other languages
English (en)
Inventor
Masatake Akaike
正剛 赤池
Haruto Ono
治人 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2003312087A priority Critical patent/JP2005079070A/ja
Publication of JP2005079070A publication Critical patent/JP2005079070A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13011Shape comprising apertures or cavities, e.g. hollow bump
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Wire Bonding (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

【課題】安定的に電気的導通が保たれる基板間電極接合の方法、及びそうした接合が行われた構造体を提供することである。
【解決手段】基板間電極接合方法において、一方の基板2に凸部8を持つ導電体電極部6、8を設け、他方の基板1に凹部9を持つ導電体電極部5、7を設け、この後、一方の基板2と他方の基板1を相対向し、凸部8に凹部9を挿入して基板1、2に荷重を印加することでこの挿入部を塑性変形させて接合する。
【選択図】 図1

Description

本発明は、基板に設けた微小な導電体電極部同士を、基板同士の接合で電極間接合する基板間電極接合方法、及び基板間電極接合を行った構造体に関するものである。
近年、MEMS(Micro-Electoric-Micro-System)の多機能化と小型軽量化にともなって、素子自体が複雑化しており製作が困難になってきている。このため、電子回路及びMEMSをそれぞれ異なる基板に作製し、この後、両基板を一体化接合し、同時に本接合により配線電極同士を電気的に接合する必要性が高まっている。
しかしながら、基板間の接合において、両基板に形成した微小な多数の電極同士を全て同時に接合し、さらに経時変化及び応力変化による接合個所の剥離を防止したり、そして何らかの理由で一旦剥離して非導通となった電気的接合個所の電気的導通を再び復元することは困難であった。
こうした状況において、1つの提案では、面実装型半導体パッケージングとして半田ボールを利用したBGA(ボール・グリッド・アレイ)を用いている(特許文献1参照)。この半田ボールを介して両基板間の電極同士を接合し、同時に基板間が剥離しないように一体化接合している。
さらに、他の両基板を接合する手法では、基板に明けたスルーホール部に金属バンプを形成してなる異方性導電コネクターを用いており、この異方性導電コネクターを用いて配線電極間の電気的接合を得る方法を採っている(特許文献2参照)。
特開平9-307022号公報 特開平6-231818号公報
しかしながら、上述の特許文献1に開示している半田ボールを用いた場合、該半田ボールの塑性変形を利用して両基板の配線電極同士を接合することから、一旦剥離してしまった電極を再び復元して電気的導通を得ることは困難である。さらに、今後進展するであろう高密度に配置した微小な電極同士を上記方法で接合するためには、半田ボール電極の体積をさらに一層微小にする必要性が生じ、該半田ボール電極同士の接触面積の大きさを低下させ、接合強度を低下させる。さらに、基板表面のうねりの影響により、一方の基板の谷の電極と他方の基板の谷の電極同士は電極間接合が生じないこともあり得る。
また、特許文献2に開示されている異方導電コネクターを用いた場合、MEMS基板に微小な配線電極を設けること、及び電気的制御系を有する配線基板に微小な配線電極を作成することはプロセス上困難であり、かつ接合する場合、両基板間の配線電極間のアライメント精度を確保することが困難である。
上記課題に鑑み、本発明による基板間電極接合方法は、一方の基板に凸部を持つ導電体電極部を設け、他方の基板に凹部を持つ導電体電極部を設け、この後、該一方の基板と該他方の基板を相対向し、該凸部に該凹部を挿入して基板に荷重を印加することで該挿入部を塑性変形させて接合することを特徴とする。この接合方法では、基板の「うねり」の影響を抑制するため、一方の基板に設けた凸部及び他方の基板に設けた凹部の高さを、それぞれ該「うねり」の山から谷までの距離よりも大きく設定し、そして接合の際、両基板を相対向させてアライメントし、該両基板に荷重印加することによって、該凸部を該凹部の中に挿入する。この挿入過程で、例えば、該凸部は該凹部の側壁で摩擦を生じながら互いに接合する。そして、さらに該荷重を印加していった場合、例えば、該凸部は、該凹部の底面との間で作用する圧縮応力で圧縮荷重方向に塑性変形し、同時にポアソン比に従って、該圧縮荷重方向に対して法線方向に塑性変形する。そして、該凹部も同様にして、該圧縮荷重方向に対して法線方向に塑性変形する。こうして、該凸部と該凹部は互いに側面同士などで強く接合することになる。すなわち、「しまりばめ」現象を生ずる。このため、接合に与える表面の「うねり」の影響を抑えると同時に強固な接合を得ることが可能となる。更に、この構成の接合方法では、一方の基板に凸部を持つ導電体電極部を設け、他方の基板に凹部を持つ導電体電極部を設けるのみでよいので、これらを微小に形成することもできる。
この基本構成に基づいて、以下のごとき態様が可能である。一方のSi基板の片面に絶縁膜を成膜し、該絶縁膜の上に配線及びパッド電極を設け、さらに該パッド電極の上に挿入孔を有する溝付バンプ電極を設け、他方のSi基板の片面に絶縁膜を成膜し、該絶縁膜の上に配線及びパッド電極及びバンプ電極を設け、この後、該一方のSi基板と該他方のSi基板を相対向し、該挿入孔に該バンプ電極を挿入することによって接合できる。
また、前記凹部ないし挿入孔において、挿入方向の法線面における断面は円形状あるいは多角形状でありうる。この場合、前記凸部ないしバンプ電極において、挿入方向の法線方向における断面は円形状あるいは多角状でありうる。更に、こうした構成において、好適には、前記凹部ないし挿入孔の高さと前記凸部ないしバンプ電極の高さの差を前記凸部ないしバンプ電極の高さで割った値とポアソン比との積の値に1を加えた値を前記凸部ないしバンプ電極の最大幅に掛けた値が、前記凹部ないし挿入孔の最大幅より大きくなる様に設定されている。こうすれば、上記「しまりばめ」現象が確実に生じて強固な接合が得られる。
また、前記凹部ないし挿入孔は、前記基板の基板面に平行である長手方向に開放している溝であり、挿入方向の法線面における断面は矩形でありうる。この場合、前記凸部ないしバンプ電極において、挿入方向に平行な面での断面は矩形状あるいは台形状でありうる。
また、前記絶縁膜はSi酸化膜あるいは窒化シリコン膜でありうる。また、前記導電体電極部ないしバンプ電極はAu、Cu、Al、Sn、あるいはこれらの合金でありうる。
更に、上記課題に鑑み、本発明による基板間電極接合構造体は、一方の基板に凸部を持つ導電体電極部が設けられ、他方の基板に凹部を持つ導電体電極部が設けられ、該凸部に該凹部を挿入して基板に荷重を印加することで該挿入部を塑性変形させて接合して構成されたことを特徴とする。
以上に説明した本発明では、例えば、一方の基板に設けた凸部及び他方の基板に設けた凹部の高さを、基板固有の「うねり」の山と谷の距離よりも大きく設定し、そして該両基板の両側から荷重印加することによって、該凸部が該凹部の中に挿入される過程において、該凸部は該凹部の内壁で摩擦を生じながら、すなわち凸部と凹部の内壁での摩擦により、表面皮膜が剥離し、清浄な表面を露出するため、容易に接合が可能になり、同時に接合に与える該「うねり」の影響を抑制することができる。さらに該荷重を印加していった場合、該凸部は凹部の底面との間に作用する圧縮応力に起因する圧縮歪とポアソン比との積に相当する横方向への変形により、該凸部と凹部は互いに該凹部の内面で密着し、強い接合力を得ることが可能になる。こうして、安定的に電気的導通が保たれる基板間電極接合の方法、及びそうした接合が行われた構造体を提供できる。
(第1の実施例)
図1、図2、図3、図4、図5は本発明の第1の実施例の特徴をよく表す図面である。図1は接合する前の状態を示す断面図、図2は図1のA矢視図、図3は図1のB矢視図、図4は接合過程を示す断面図、図5は図4のM部の拡大図である。同図において、1は一方のSi基板、2は他方のSi基板、3は一方のSi基板1に形成されたSi酸化膜からなる絶縁膜、4は他方のSi基板2に形成されたSi酸化膜からなる絶縁膜、5はSi酸化膜3上に形成された配線(図示なし)を兼ねたAu(金)からなるパッド電極、6はSi酸化膜4上に形成された配線(図示なし)を兼ねたAuからなるパッド電極、7はパッド電極5上に形成された溝付バンプ電極、8はパッド電極6の上に形成されたAuからなる円錐台形状の凸状バンプ電極、9は溝付バンプ電極に形成された円筒形状の凹状挿入孔である。パッド電極5、6の部分を除いて、上記配線上に更に絶縁膜が形成されてもよい。また、配線は3次元的に配されたビルトイン配線などであってもよい。
上記構成の作製は、例えば、次の様に行われる。Si基板1の片面に絶縁層3としてSi酸化膜を形成し、さらに絶縁層3の上にAu膜を成膜し、この後、フォトリソ・プロセスを用いて該Au膜から成るパッド電極5を形成する。さらに、該パッド電極5の上にフォトリソ・プロセスを用いて溝付バンプ電極7の形状をしたレジストパターンを形成し、すなわち該溝付バンプ電極7の個所のレジストを除去したレジストパターンを形成し、該レジストパターンを用いてAuメッキを施し、該Auメッキ後、該レジストを除去することによって溝付バンプ電極7を形成する。そして、他方のSi基板2の片面に絶縁層4としてSi酸化膜を形成し、さらに絶縁層4の上にAu膜を成膜し、この後、フォトリソ・プロセスを用いて該Au膜からなるパッド電極6を形成する。さらに、該パッド電極6の上にフォトリソ・プロセスを用いてバンプ電極8の形状をしたレジストパターンを形成し、すなわち該バンプ電極8の個所のレジストを除去したレジストパターンを形成し、該レジストパターンを用いてAuメッキを施し、該Auメッキ後、該レジストを除去することによってバンプ電極8を形成する。
次に、上記プロセスを経た後、室温において、図1に見るようにSi基板1及びSi基板2を相対向させて、バンプ電極8と溝付バンプ電極7の挿入孔9が互いに整合するようにアライメントマーク(図示なし)を用いてアライメントし、この後両Si基板1、2を近接させ、図4に見るように、両基板1及び2の両側から荷重Wを印加する。この荷重印加過程により、バンプ電極8は溝付バンプ電極7の挿入孔9の孔の中に挿入され、図5に見るように、該挿入過程でバンプ電極8の側面は挿入孔9の内壁と摩擦しながら挿入孔9に挿入される。該摩擦過程で生ずる摩擦力で該側面の表面皮膜及び挿入孔9の内壁の表面皮膜が除去されて、該摩擦面で清浄面が互いに露出し、同時に該清浄面同士の塑性変形による接合が可能になる。従って、該摩擦力が大きい程、該摩擦面での接合が容易に生ずる。本実施例の場合、バンプ電極8の断面形状は、図5に見るように台形であるため、該摩擦過程で摩擦面に作用する摩擦圧力(面圧力)Pは印加荷重Wを該台形勾配αで除した値になる。すなわち、
P=W/sinα (ここで、sinα<1)
であるから、少ない印加荷重Wで摩擦圧力Pを大きく出来る。従って、比較的小さな印加荷重Wで電極7、8間の接合を可能にすることが出来る。
上記方法において、印加荷重Wを加印するだけで、複数の全ての微小な電極同士の塑性変形による接合を、同時に行うことが出来る。複数の全ての電極同士のアライメントが容易に行われるように、電極7、8は例えば規則的なマトリックスパターンで配列されているとよい。また、本実施例では円錐台形状の凸部が円筒形状の溝部に挿入されるので、多少両者のアライメントがずれていても、荷重印加過程で電極7、8同士が自動調心されて接合され得る。
本実施例においては、MEMS基板としてのSi基板2にバンプ電極8を高さ及び直径(半分のバンプ高さにおけるバンプ電極8の直径)をそれぞれ10μm、10μmで形成し、そして配線基板としてのSi基板1に溝付バンプ電極7を高さ、外径及び内径をそれぞれ8μm(この値はバンプ電極8を高さより若干小さい)、30μm、10μm(この値は、半分のバンプ高さにおけるバンプ電極8の直径と同じである)で形成し、横方向のピッチ及び縦方向のピッチがそれぞれ500μm、500μmのマトリックス状(図示なし)になるようにこれらのバンプ電極及び溝付バンプ電極を形成した。電極の寸法が上記のごときものであるので、図5に示す様な接合過程が生じて接合が確実に行われる。前記配線の厚さは例えば200nm程度であり、バンプ電極と溝付バンプ電極の高さは上記程度であるので、接合後の両基板1、2上の配線間には十分な間隔があって、該配線上に絶縁層を形成しないとしても両者は電気的に結合されることはない。また、バンプ電極と溝付バンプ電極の高さは基板固有の「うねり」の山と谷の距離よりも大きく設定されているので、接合に与える表面の「うねり」の影響を抑えて強固な接合が得られる。
そして、上記の両基板1、2の両側から荷重を印加して、室温で一体化接合した。この後、該配線基板の配線を介して電気信号(図示なし)を送ったところ、MEMS基板に作成した駆動系が作動することが確認された。一体化接合の際に、接合強度を強めるために200℃位までの温度に昇温する処理を行ってもよい。
尚、図6、図7、図8、図9に示すように(図6は接合する前の状態を示す断面図、図7は図6のC矢視図、図8は図6のD矢視図、図9は接合過程を示す断面図である)、一方のSi基板1に形成した溝付バンプ電極7の断面形状を、すなわち該溝付バンプ電極7のSi基板面に平行な断面形状を、矩形(図7参照)にし、他方のSi基板2に形成したバンプ電極8の断面形状を、すなわちバンプ電極8のSi基板面に平行な断面形状を矩形にしてもよい。こうした場合においても、配線基板とした一方の該Si基板1とMEMS基板とした他方の該Si基板2の一体化接合は強固であり、溝付バンプ電極7とバンプ電極8の電極同士の電気的結合が可能であった。この例においても、上記実施例とほぼ同じ効果を奏するが、この例は比較的作製が簡単であり、また溝付バンプ電極7の凹状挿入溝が開放しているので塑性変形による接合の際に材料が溝外にはみ出ることができる。
また、本実施例において、絶縁膜としてSi酸化膜を用いたが、この他にも絶縁性を有する材料であればよく、例えば窒化シリコンであってもよい。さらに、配線としてAuを用いたが、この他にも例えば、Al、Cuであってもよい。そして、パッド電極としてAuを用いたが、この他にも例えば、Cu、Al、Snであってもよい。こうした場合にも本発明は上記同様に適用可能である。
(第2の実施例)
図10、図11、図12、図13、図14、図15は本発明の第2の実施例の特徴をよく表す図面である。図10は接合する前の状態を示す断面図、図11は図10のF矢視図、図12は接合過程を示す断面図、図13はほぼ接合後の状態を示す断面図、図14は図12のG矢視図、図15は図13のH矢視図ある。尚、図10のE矢視図は図2と同じである。
図10、図11、図12、図13、図14、図15において、符号は第1の実施例のものと同じである。また、本実施例のSi基板1及びSi基板2も第1の実施例と同様に作製できる。
次に、上記プロセスを経た後、室温において図10に見るようにSi基板1及びSi基板2を相対向させて、四角柱状のバンプ電極8と溝付バンプ電極7の円形挿入孔9が互いに整合するようにアライメントマーク(図示なし)を用いてアライメントし、この後Si両基板1、2を近接させ、図12に見るように両基板1及び2の両側から荷重Wを印加する。この荷重印加過程により、バンプ電極8は溝付バンプ電極7の挿入孔9の孔の中に挿入され、さらに該荷重印加を増して行った時、図13に見るようにバンプ電極8はパッド電極5との間に作用する圧縮応力により圧縮歪を生じる。そして、該圧縮歪とポアッソン比の積に相当する横方向の歪によって、バンプ電極8は図15に見るように溝付バンプ電極7の挿入孔9の内壁に接触し、両者の間で、すなわち該バンプ電極8と溝付バンプ電極7との間で「しばりバメ」現象を生じ、塑性変形による強固な接合が実現される。
本実施例においては、他方のMEMS基板2に、高さ及び一辺をそれぞれ10μm、10μmにしたバンプ電極8を形成し、そして一方の配線基板1に、挿入孔9を有する溝付バンプ電極7の高さ、外径及び内径をそれぞれ5μm(バンプ電極8の高さより低くなっている)、30μm、15μmに形成する。これらのバンプ8電極及び溝付バンプ電極7の横方向のピッチ及び縦方向のピッチは、それぞれ500μm、500μmのマトリックス状(図示なし)に形成した。そして、上記の両基板1、2の両側から荷重を印加して、一体化接合した。この後、配線基板1の配線を介して電気信号(図示なし)を送ったところ、MEMS基板2に作成した駆動系が作動した。
上記方法においても、印加荷重Wを加印するだけで、複数の全ての微小な電極同士の接合が同時に可能になった。
尚、本実施例において、一方のSi基板1に形成した溝付バンプ電極7の挿入孔9の断面形状を、図14に見るように円形としたが、この他にも矩形状等でもよい。また、他方のSi基板2に形成したバンプ電極8の断面形状を図14に見るように矩形状にしたが、この他にも円形状等でもよく、本発明を同様に適用できる。
図1は本発明の第1の実施例に関わる基板間電極接合方法及び構造を説明する断面図である。 図2は図1のA矢視図または図10のE矢視図である。 図3は図1のB矢視図である。 図4は第1の実施例の接合過程を示す断面図である。 図5は図4のM部の拡大図である。 図6は第1の実施例の変形例の接合する前の状態を示す断面図である。 図7は図6のC矢視図である。 図8は図6のD矢視図である。 図9は変形例の接合過程を示す断面図である。 図10は本発明の第2の実施例に関わる基板間電極接合方法及び構造を説明する断面図である。 図11は図10のF矢視図である。 図12は第2の実施例の接合過程を示す断面図である。 図13は第2の実施例のほぼ接合した状態を示す断面図である。 図14は図12のG矢視図である。 図15は図13のH矢視図である。
符号の説明
1、2:Si基板
3、4:絶縁膜
5、6:パッド電極
7:溝付バンプ電極
8:バンプ電極
9:挿入孔

Claims (10)

  1. 一方の基板に凸部を持つ導電体電極部を設け、他方の基板に凹部を持つ導電体電極部を設け、この後、該一方の基板と該他方の基板を相対向し、該凸部に該凹部を挿入して基板に荷重を印加することで該挿入部を塑性変形させて接合することを特徴とする基板間電極接合方法。
  2. 一方のSi基板の片面に絶縁膜を成膜し、該絶縁膜の上に配線及びパッド電極を設け、さらに該パッド電極の上に挿入孔を有する溝付バンプ電極を設け、他方のSi基板の片面に絶縁膜を成膜し、該絶縁膜の上に配線及びパッド電極及びバンプ電極を設け、この後、該一方のSi基板と該他方のSi基板を相対向し、該挿入孔に該バンプ電極を挿入することによって接合する請求項1記載の基板間電極接合方法。
  3. 前記凹部ないし挿入孔において、挿入方向の法線面における断面は円形状あるいは多角形状である請求項1または2記載の基板間電極接合方法。
  4. 前記凸部ないしバンプ電極において、挿入方向の法線方向における断面は円形状あるいは多角状である請求項3記載の基板間電極接合方法。
  5. 前記凹部ないし挿入孔の高さと前記凸部ないしバンプ電極の高さの差を前記凸部ないしバンプ電極の高さで割った値とポアソン比との積の値に1を加えた値を前記凸部ないしバンプ電極の最大幅に掛けた値が、前記凹部ないし挿入孔の最大幅より大きくなる様に設定されている請求項4記載の基板間電極接合方法。
  6. 前記凹部ないし挿入孔は、前記基板の基板面に平行である長手方向に開放している溝であり、挿入方向の法線面における断面は矩形である請求項1または2記載の基板間電極接合方法。
  7. 前記凸部ないしバンプ電極において、挿入方向に平行な面での断面は矩形状あるいは台形状である請求項6記載の基板間電極接合方法。
  8. 前記絶縁膜はSi酸化膜あるいは窒化シリコン膜である請求項2記載の基板間電極接合方法。
  9. 前記導電体電極部ないしバンプ電極はAu、Cu、Al、Sn、あるいはこれらの合金である請求項1または2記載の基板間電極接合方法。
  10. 一方の基板に凸部を持つ導電体電極部が設けられ、他方の基板に凹部を持つ導電体電極部が設けられ、該凸部に該凹部を挿入して基板に荷重を印加することで該挿入部を塑性変形させて接合して構成されたことを特徴とする基板間電極接合構造体。
JP2003312087A 2003-09-04 2003-09-04 基板間電極接合方法及び構造体 Pending JP2005079070A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003312087A JP2005079070A (ja) 2003-09-04 2003-09-04 基板間電極接合方法及び構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003312087A JP2005079070A (ja) 2003-09-04 2003-09-04 基板間電極接合方法及び構造体

Publications (1)

Publication Number Publication Date
JP2005079070A true JP2005079070A (ja) 2005-03-24

Family

ID=34413443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003312087A Pending JP2005079070A (ja) 2003-09-04 2003-09-04 基板間電極接合方法及び構造体

Country Status (1)

Country Link
JP (1) JP2005079070A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210591A (ja) * 2005-01-27 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006318974A (ja) * 2005-05-10 2006-11-24 Toshiba Components Co Ltd バンプ構造を用いた半導体素子及びその製造方法
JP2008130992A (ja) * 2006-11-24 2008-06-05 Fujitsu Ltd 実装構造体とその製造方法および半導体装置とその製造方法
JP2008263001A (ja) * 2007-04-11 2008-10-30 Nec Corp 電子部品の実装構造及びその実装方法
JP2011096921A (ja) * 2009-10-30 2011-05-12 Sumitomo Electric Ind Ltd 検出装置、センサ、および、これらの製造方法
JP2011515829A (ja) * 2008-02-22 2011-05-19 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 中空インサートを備えた接続構成部品およびその製造方法
JP2013004715A (ja) * 2011-06-16 2013-01-07 Hitachi Ltd 半導体装置およびその製造方法
KR101542965B1 (ko) 2013-12-30 2015-08-07 현대자동차 주식회사 반도체 기판의 접합 방법
KR20160053185A (ko) * 2014-10-31 2016-05-13 한국생산기술연구원 플립 칩 접합방법 및 이에 의해 제조된 플립 칩 패키지
JP2016217856A (ja) * 2015-05-19 2016-12-22 日本電子材料株式会社 電気的接触子
WO2017056225A1 (ja) * 2015-09-30 2017-04-06 オリンパス株式会社 内視鏡、撮像モジュール、および撮像モジュールの製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210591A (ja) * 2005-01-27 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4573657B2 (ja) * 2005-01-27 2010-11-04 パナソニック株式会社 半導体装置及びその製造方法
JP2006318974A (ja) * 2005-05-10 2006-11-24 Toshiba Components Co Ltd バンプ構造を用いた半導体素子及びその製造方法
JP2008130992A (ja) * 2006-11-24 2008-06-05 Fujitsu Ltd 実装構造体とその製造方法および半導体装置とその製造方法
JP2008263001A (ja) * 2007-04-11 2008-10-30 Nec Corp 電子部品の実装構造及びその実装方法
JP2011515829A (ja) * 2008-02-22 2011-05-19 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 中空インサートを備えた接続構成部品およびその製造方法
JP2011096921A (ja) * 2009-10-30 2011-05-12 Sumitomo Electric Ind Ltd 検出装置、センサ、および、これらの製造方法
JP2013004715A (ja) * 2011-06-16 2013-01-07 Hitachi Ltd 半導体装置およびその製造方法
KR101542965B1 (ko) 2013-12-30 2015-08-07 현대자동차 주식회사 반도체 기판의 접합 방법
US9312227B2 (en) 2013-12-30 2016-04-12 Hyundai Motor Company Method of joining semiconductor substrate
KR20160053185A (ko) * 2014-10-31 2016-05-13 한국생산기술연구원 플립 칩 접합방법 및 이에 의해 제조된 플립 칩 패키지
KR101632723B1 (ko) * 2014-10-31 2016-07-04 한국생산기술연구원 플립 칩 접합방법 및 이에 의해 제조된 플립 칩 패키지
JP2016217856A (ja) * 2015-05-19 2016-12-22 日本電子材料株式会社 電気的接触子
WO2017056225A1 (ja) * 2015-09-30 2017-04-06 オリンパス株式会社 内視鏡、撮像モジュール、および撮像モジュールの製造方法

Similar Documents

Publication Publication Date Title
US8697490B2 (en) Flip chip interconnection structure
JP5606695B2 (ja) 接続端子付き基板
JP5187714B2 (ja) 半導体チップの電極接続構造
US6938338B2 (en) Method of making an electronic contact
JP5500870B2 (ja) 接続端子付き基板及び電子部品のソケット等
US7456493B2 (en) Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein
JP2004006862A (ja) 超小形電子接点および集成体
KR20080080406A (ko) 초미세 피치의 적층을 갖는 미소전자 조립체
JP2002016101A (ja) 半導体装置及びその製造方法
JP2005079070A (ja) 基板間電極接合方法及び構造体
JP2009177078A (ja) 実装構造
JP2770821B2 (ja) 半導体装置の実装方法および実装構造
JP4171492B2 (ja) 半導体装置およびその製造方法
TW200537566A (en) Socket grid array
JP2010040884A (ja) 半導体装置及び半導体チップのボンディング方法
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
JP4770504B2 (ja) プリント基板およびプリント基板の製造方法
JP2005353854A (ja) 配線基板およびそれを用いた半導体装置
JPH07153796A (ja) 半導体実装装置およびその製造方法
JP2006261176A (ja) 半導体装置および実装構造
JP2004273980A (ja) 基板間配線電極接合の方法及び構造体
JP5277754B2 (ja) フリップ接続実装体、フリップ接続実装体の製造方法
JP2011040418A (ja) 半導体装置およびその製造方法
JP2007012990A (ja) 半導体装置の実装基板および実装構造
JP2006344866A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090519