JP2006261176A - 半導体装置および実装構造 - Google Patents

半導体装置および実装構造 Download PDF

Info

Publication number
JP2006261176A
JP2006261176A JP2005072576A JP2005072576A JP2006261176A JP 2006261176 A JP2006261176 A JP 2006261176A JP 2005072576 A JP2005072576 A JP 2005072576A JP 2005072576 A JP2005072576 A JP 2005072576A JP 2006261176 A JP2006261176 A JP 2006261176A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode terminal
protrusion
bonding
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005072576A
Other languages
English (en)
Inventor
Yasushi Murata
靖 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2005072576A priority Critical patent/JP2006261176A/ja
Publication of JP2006261176A publication Critical patent/JP2006261176A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • H01L2224/13019Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】容易に製造でき、しかも微細形状の接合突起の形成ができる半導体装置およびそれを備えた実装構造を提供すること。
【解決手段】回路素子上に設けられた電極端子の表面に、可撓性でありかつ導電性の接合突起が形成された半導体装置において、接合突起が、一方の端部が電極端子に接続されており、他方の端部がこの電極端子とは離間して、電極端子の表面に対して所定の角度を持って形成された可撓性の金属箔により構成した。また、この電極端子を、絶縁スペースを持って複数個が隣接して配置し、接合突起の一方の端部から他方の端部までの長さを、絶縁スペースよりも短く設定することが好ましい。
【選択図】 図1

Description

本発明は、半導体装置とそれを備えた実装構造に関し、特に、圧接型回路実装における可撓性回路基板上の脆性材料配線上への半導体装置の実装接合に適した半導体装置およびその実装構造に関する。
回路素子を有する半導体装置を回路基板上へ実装する際に、特に圧接型回路実装時には半導体装置における回路素子に接続された電極端子と、回路基板側の基板側端子部とを接続するために、導電性の接合突起を用いて実装構造が形成される。この接合突起は、一般的にバンプと呼ばれる。また、この回路基板が硬質で、基板側端子部と接合突起がともに金属材料により形成されている場合には、基板側端子部と接合突起とがともに接合時の高い圧接圧力に耐え、一部は延展することにより接合部に破壊を生じずに接合実装することができるようになる。
しかしながら、上述した実装用の接合突起を用いて、可撓性回路基板上の脆性材料の基板側端子部と、半導体装置上の電極端子とを接合実装する際には、可撓性回路基板の撓みに起因した基板側端子部を含む配線の破壊断線が発生しやすいという問題点があり、これが可撓性回路基板上に脆性材料の基板側端子部を備えた可撓性回路基板への半導体装置の実装を実現するための大きな課題となっていた。
そこで、この問題を解決するために、上述した接合突起に柔軟性を持たせた半導体装置の構成について提案が成されている(例えば、特許文献1参照)。
この従来の半導体装置は、回路素子に接続された電極端子表面に複数個の空孔を含有する樹脂からなる突起部を設け、さらにこの突起部表面に伸展性の導体被膜を設けると共に、この導体被膜と電極端子とを電気的に接続をした接合突起を有する形態となっている。
そして、可撓性回路基板側に設けられた基板側端子部と、この構造の半導体装置に設けられた接合突起を実装したとしても、接合突起が樹脂と伸展性の導体被膜により形成されているので、基板側端子部や、他の部材に掛かる応力をこの接合突起により緩和させることができる様になる。これにより、基板側端子部が破壊することを極力抑えることができる様になる。
特開平5−243231号公報(第1−7頁。第1図)
しかしながら、特許文献1に記載された半導体装置の樹脂からなる突起部に、シリコン樹脂などの非常に柔らかい樹脂を用いた場合には、可撓性回路基板との加圧接合するときに、接合突起が大きく変形し、基板側端子部の破損を極力抑えることができるものの、この接合突起の表面に設けられた導体被膜が断裂して断線したり、それに起因して、両端子間で実装不良を起こす場合がある。
また、可撓性回路基板と半導体装置とを実装接合する際に、接合突起の加圧接合後に、可撓性回路基板と半導体装置との間の空隙を、樹脂等で充填・固化して機械的強度を確保することとなる。しかし、この工程で樹脂を加熱固化する際に、接合突起に混練された空気泡の体積膨張によって、突起部表面の導体被膜が断裂してしまう場合がある。この様に
、従来の半導体装置を備えた実装構造は、信頼性の点に問題があることは明白である。
また、この従来の半導体装置では、樹脂からなる突起部に空気泡を混練する工程において、通常のマスク露光・現像法を用いても所望の量の空気泡と、その空気泡の分散の度合いを調整することが非常に難しい。
さらに、この突起部を所望の形状に形成する工法は、印刷法、あるいはポッティング法である。これらの工法は寸法の比較的大きな電極端子表面に突起部を形成することには適しているものの、微細形状の突起部の形成には適さない。従って、微細形状の接合突起の形成に特許文献1の技術を適用することは難しいという製造上の問題もある。
そこで、本発明は、上記課題を解決し、容易に製造でき、しかも微細形状の接合突起の形成ができ、しかも信頼性の高い半導体装置およびそれを備えた実装構造を提供することを目的とする。
本発明の半導体装置とそれを備えた実装構造は、上記目的を達成するために、基本的に下記記載の手段を採用する。
本発明の半導体装置は、回路素子に接続された電極端子の表面に、可撓性でありかつ導電性の接合突起が形成された半導体装置において、この接合突起が、一方の端部が電極端子に接続されており、他方の端部がこの電極端子とは離間して、電極端子の表面に対して所定の角度を持って形成された可撓性の金属箔により構成されていることを特徴とするものである。
また、本発明の半導体装置は、前述した電極端子が、絶縁スペースを持って複数個が隣接して配置されており、接合突起の一方の端部から他方の端部までの長さが、絶縁スペースよりも短く設定されていることを特徴とするものである。
また、本発明の半導体装置は、前述した一方の端部と電極端子との接続を、電極端子表面に設けられた導電性の基台部を介して行われていることを特徴とするものである。
また、本発明の半導体装置は、前述した所定の角度が、鋭角であることを特徴とするものである。
本発明の実装構造は、前述した半導体装置における電極端子と、可撓性回路基板表面に設けられた基板側端子部とが電気的に接続された実装構造であって、接合突起が屈曲した状態で、他方の端部と端子部とが当接されて、電極端子と基板側端子部とが電気的な接続がされていることを特徴とするものである。
また、本発明の実装構造は、前述した可撓性回路基板に設けられた基板側端子部が、脆性材料にて形成されていることを特徴とすものである。
本発明の半導体装置は、回路素子に電極端子が接続され、かつこの電極端子上に接合突起とを有し、この接合突起が導体箔形状で形成されているため、高脆性材料の基板側端子部を有する可撓性回路基板に、この半導体装置を圧着するときに、可撓性回路基板の撓みが非常に少なくなり、高脆性材料の基板側端子部の破損が発生しにくくすることができる。さらに、本発明の半導体装置は、例えこの接合突起に応力が掛かったとしても、従来の半導体装置のように接合突起内部からの応力が掛かることなく、接合突起自体の破損が起
こりにくい。従って、本発明の半導体装置を用いれば、信頼性の高い実装構造を得ることが出来る。
また、本発明の半導体装置における可撓性と導電性を有する接合突起構造の製造には、従来の様に空気泡の混練などが不要であり、通常のマスク露光・現像法を用いて形成することができるため、接合突起と基板側端子部の高密度化に容易に対応できる。
本発明の半導体装置は、回路素子に接続された電極端子の表面に、可撓性と導電性を有する接合突起が形成された半導体装置において、この接合突起が一方の端部が電極端子に接続されており、他方の端部がこの電極端子とは離間して、電極端子の表面に対して所定の角度を持って形成された可撓性の金属箔とした構成を採用したものである。
そして、高脆性材料の基板側端子部を有する可撓性回路基板に、回路素子に電極端子を有する上述した半導体装置を圧着する際に、半導体装置に設けられた接合突起が圧力を吸収して屈曲変形することによって、可撓性回路基板の撓みが非常に少なくなり、高脆性材料の基板側端子部の破損が発生し難い実装構造を得ることができる。
また、この半導体装置は、電極端子の露出面積を小さくして、隣接する電極端子間の配設ピッチを小さくしたとしても、信頼性の高い装置とすることが出来る。そして、この様な挟ピッチで配設された複数個の電極端子を備えた半導体装置を容易に製造することができるという利点も有するものである。
以下に、本発明の半導体装置およびそれを備えた実装構造に関する具体的な形態について詳細に説明をする。
まず、本発明の半導体装置の構成例を図1を用いて説明する。図1は本発明の半導体装置の構成例を示す断面模式図である。
本発明の半導体装置は、回路素子11上の配線(図示せず)に接続された電極端子を有し、回路素子11上の電極端子12以外は絶縁膜13で被覆された構成となっている。この電極端子12は例えば40μm角の形状で、隣接する別の回路素子11上の電極端子12までの最小絶縁距離は45μm、絶縁膜13の厚さはほぼ1μmとなっている。
また、この半導体装置は、電極端子12表面に、後述する工程によって接合突起基台部141が形成されている。この接合突起基台部141は、例えば金(Au)により形成されており、高さは5μmとしてある。
さらに、この半導体装置の接合突起基台部141表面には、一方の端部が電極端子に接続されており、他方の端部がこの電極端子とは離間して設けられた接合突起斜め部142が形成されている。この接合突起斜め部142は、例えば金(Au)で、厚さ10μm、高さ25μmの形状であり、概45°の角度で接合突起基台部141と接合した構成となっている。そして、接合突起基台部141と接合突起斜め部142とは、電気的かつ機械的に完全に接合しており、この両者を以て接合突起14となっている。
続いて、本発明の半導体装置を用いた実装構造について、図2を用いて説明する。図2は本実施例における実装構造の構成例を示す断面模式図である。
ここで用いる可撓性回路基板25は、PES(ポリエチレンサルファイド)製でその表
面には高脆性配線26を設けている。また、高脆性配線26の材質は、ITO(インジウムスズ酸化物)である。
まず、本発明の半導体装置に設けられた電極端子12と、可撓性回路基板25に設けられた高脆性配線26に接続された基板側端子部27とを平行に所定の間隙を持って対向させて、アライメント装置によって位置合わせをした後、半導体装置の接合突起14と可撓性回路基板25の基板側端子部27とを当接させて圧接する。この圧接時の圧力は、高脆性配線26や基板側端子部27が破断しない程度の圧力とする必要があり、ここでは20g/接合突起とした。この状態では、接合突起斜め部142が大きく屈曲変形しており、可撓製回路基板25や、高脆性配線26にはほとんど変形がなく、接合突起斜め部142の亀裂や断線も見られない。その後、半導体装置と可撓性回路基板25との隙間に樹脂(熱硬化性エポキシ樹脂)を充填して、この樹脂を硬化させることにより、本発明の実装構造を得ることができる。
上記のようにして形成された本実施例における実装構造の場合、圧接接合時の圧力は20g/接合突起であり、一般的な技術による圧接接合(例えばACF圧接接合時では一般に90〜100g/接合突起)と比較して、相当に小さい圧力で電気的接合を実現することができる。これは、接合突起斜め部142が変形しやすく、圧接時圧力を吸収するので、可撓性回路基板25側に設けた高脆性配線26や基板側端子部27の変形を抑止できるからである。
また、本発明の半導体装置に備えた接合突起14は、接合突起基台部141と接合突起斜め部142からなる接合突起14自体に高さがあり、しかも接合突起斜め部142が変形しやすい形態となっているので、10μm程度以下の接合突起14の高さばらつきや、可撓性回路基板25に反りがあっても、この接合突起14の変形範囲内であれば、これらを吸収して正常な回路実装ができるという効果もある。
また、本実施例における実装構造の電気的接合性能(端子間実装部抵抗)も、従来技術によるものと差異はなく、すべての端子で0.1Ω以下であった。また、これら端子間では、接合部不良(断線や高抵抗など)も発生せず、本発明による半導体装置の接続信頼性が高いことが確認できた。
さらに、この実装構造の電気的・機械的耐久性能も、従来技術によるものと差異はなく、60°85%RH環境下に500時間加速試験した後の端子間電気抵抗値、機械的剥離強度ともに特段の差異は見られなかった。
なお、本実施例においては、接合突起斜め部142の高さを25μmで斜め角度を概45°とした例を示したが、これは電極端子12が40μm角の形状であり、隣接する別の電極端子12までの最小絶縁距離は45μmとしたからである。つまり、上記寸法設定の様に、接合突起斜め部142の一方の端部から他方の端部までの長さを、最小絶縁距離よりも短くなる様にすれば、圧接接合時に接合突起斜め部142が完全に潰れた場合でも、隣接する電極端子12間で短絡(ショート)することを未然に防止することができる。
また、接合突起斜め部142の全長は、本実施例で示した形状だけでなく、隣接する電極端子12間を短絡しない範囲内であり、基板側端子部27と接合突起基台部141との距離を勘案して決めれば良い。つまり、この接合突起斜め部142の厚みと高さおよび角度をパラメータとして、使用したい電極端子12形状に基づいて条件範囲内の任意に設計することができる。
次に、本発明の半導体装置を製造する工程について、図3〜図6を用いて説明する。図
3〜図6は、本発明の半導体装置の製造方法を示す工程断面図である。
まず、図3(a)に示すように、初期の回路素子11表面には配線(図示せず)と回路素子11上にこの素子に接続された電極端子12を設け、この電極端子12部分を除く表面全体を絶縁膜13で被覆する。電極端子12は40μm角の形状で、隣接する別の回路素子11に形成された電極端子12までの最小絶縁距離は45μm、絶縁膜13の厚さはほぼ1μmとした。
次に、図3(b)に示すように、図3(a)で得られた構造体の表面に、めっき共通電極膜を兼用するバリアメタル34を形成する。ここでは、スパッタリング法によってTiW合金膜を100nmとNi膜を800nm積層形成した。
次に、図3(c)に示すように、回路素子11上にめっきレジスト35を塗布し、アライナ露光、現像の工程を経て電極端子12よりやや大きめのレジスト開口部を設ける。
次に、図4(a)に示すように、この状態で回路素子11を金めっき浴に浸して、バリアメタル34を陰極側電極として電気めっきを行い、レジスト開口部内部に金めっき層を成長させる。そして、金めっき層が所定の厚さになった段階でめっきを終了し、基板ごと洗浄する。ここまでの工程で、電極端子12表面に接合突起基台部141が形成される。なお、ここでは接合突起基台部141の厚さを約5μmとした。
そして、図4(b)に示すように、図3(c)で形成しためっきレジスト膜35を剥離し、接合突起基台部141とバリアメタル34を一旦露出させる。
続けて、図4(c)に示すように、ここで得られた構造体の表面に、先程用いためっきレジスト35よりも厚いめっきレジスト36を塗布し、斜め方向からの照射光源およびそれに対応するフォトマスクによって、めっきレジスト36に対して斜め露光パターンを作成する。そして、めっきレジスト36を現像して、接合突起基台部141表面に対して鋭角な角度を有する薄溝状の開口部を形成する。
ここで、図5(a)に示すように、再度バリアメタル34を電極として金めっきを行うと、接合突起基台部141表面に対して鋭角の角度を有する接合突起斜め部142が形成することができる。接合突起基台部141と接合突起斜め部142とは同材料であるため、密着性、導電性が良好とすることができる。なお、接合突起斜め部142は、厚さ10μm、高さ25μmの形状であり、概45°の角度で接合突起基台部141と接合した。
次に、図5(b)に示すように、めっきレジスト36を剥離し、さらに回路素子11に接続された電極端子12表面以外のバリアメタル34をエッチング除去する。これは、回路素子11上には電極端子12が多数あることが一般的であるため、各電極端子12間の短絡を防止する目的で行う。
そして、図6に示すように、バリアメタル34をエッチング除去して、本発明の半導体装置が完成する。
なお、本実施例で示した半導体装置では、接合突起基台部141と接合突起斜め部142により接合突起14を構成した例を示したが、これは回路素子11上の電極端子12と接合突起14との機械的強度を非常に高く確保するために採用した構造であって、本発明による接合突起14の構成は、これに限定されるものではない。
次に、本発明の実施例2における半導体装置を、図7を用いて説明する。図7は本発明の半導体装置の他の構成例を示す断面模式図である。
本実施例に示す半導体装置と、実施例1で示した半導体装置との相違点は、実施例2には実施例1で示した接合突起基台部141に相当する部分がなく、実施例1における接合突起斜め部141だけで接合突起44を構成している点にある。その他の回路素子41と、電極端子42と、絶縁膜43の構成は、先の実施例で示したと同じであるので、ここでの説明は割愛する。
このように構成された本実施例における半導体装置は、特に回路素子41上の電極端子42と接合突起44との機械的強度を非常に高く確保する必要がない場合に用いるのが好ましい。そして、本実施例における半導体装置の製造は、実施例1で示した図3〜図6の一連の工程における図3(c)〜図4(b)の工程を省略して形成することができるので、製造工程上の負荷を実施例1に比べて軽減することができる。
続いて、本実施例における実装構造に関して図8を用いて説明する。図8は本発明の実装構造の他の構成例を示す断面模式図である。
図8に示すように、本実施例における実装構造は、上記半導体装置に設けた接合突起44と、実施例1で示したと同じ構成の可撓性回路基板55表面に設けた高脆性材料からなる基板側端子部57とを実装した形態とすることができ、この場合においても、実施例1で示した実装構造と同様の電気特性、機械特性、耐久性を得ることができる。
本発明の半導体装置の構成例を示す模式図である。(実施例1) 本発明の実装構造の構成例を示す模式図である。(実施例1) 本発明の半導体装置の製造工程を示す工程断面図である。(実施例1) 図3の続きの製造工程を示す工程断面図である。(実施例1) 図4の続きの製造工程を示す工程断面図である。(実施例1) 図5の続きの製造工程を示す工程断面図である。(実施例1) 本発明の半導体装置の他の構成例を示す模式図である。(実施例2) 本発明の実装構造の他の構成例を示す模式図である。(実施例2)
符号の説明
11 回路素子
12 電極端子
13 絶縁膜
14 接合突起
25 可撓性回路基板
26 高脆性配線
27 基板側端子部
34 バリアメタル
35,36 めっきレジスト
41 回路素子
42 電極端子
43 絶縁膜
44 接合突起
55 可撓性回路基板
56 高脆性配線
57 基板側端子部
141 接合突起基台部
142 接合突起斜め部

Claims (6)

  1. 回路素子上に接続された電極端子の表面に、可撓性でありかつ導電性の接合突起が形成された半導体装置において、
    前記接合突起は、一方の端部が前記電極端子に接続されており、他方の端部が前記電極端子とは離間して、前記電極端子の表面に対して所定の角度を持って形成された可撓性の金属箔により構成されていることを特徴とする半導体装置。
  2. 前記電極端子は、絶縁スペースを持って複数個が隣接して配置されており、
    前記接合突起の前記一方の端部から前記他方の端部までの長さが、前記絶縁スペースよりも短く設定されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記一方の端部と前記電極端子との接続は、前記電極端子表面に設けられた導電性の基台部を介して行われていることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記所定の角度は、鋭角であることを特徴とする請求項1から3のいずれか一項に記載の半導体装置。
  5. 請求項1から4のいずれか一項に記載の半導体装置における前記電極端子と、可撓性回路基板表面に設けられた基板側端子部とが電気的に接続された実装構造であって、
    前記接合突起が屈曲した状態で、前記他方の端部と前記端子部とが当接されて、前記電極端子と前記端子部とが電気的な接続がされていることを特徴とする実装構造。
  6. 前記基板側端子部は、脆性材料にて形成されていることを特徴とする請求項5に記載の実装構造。
JP2005072576A 2005-03-15 2005-03-15 半導体装置および実装構造 Pending JP2006261176A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005072576A JP2006261176A (ja) 2005-03-15 2005-03-15 半導体装置および実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005072576A JP2006261176A (ja) 2005-03-15 2005-03-15 半導体装置および実装構造

Publications (1)

Publication Number Publication Date
JP2006261176A true JP2006261176A (ja) 2006-09-28

Family

ID=37100128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005072576A Pending JP2006261176A (ja) 2005-03-15 2005-03-15 半導体装置および実装構造

Country Status (1)

Country Link
JP (1) JP2006261176A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010124660A (ja) * 2008-11-21 2010-06-03 Autonetworks Technologies Ltd 電気接続箱
KR101147115B1 (ko) 2010-05-07 2012-05-30 한국과학기술원 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010124660A (ja) * 2008-11-21 2010-06-03 Autonetworks Technologies Ltd 電気接続箱
KR101147115B1 (ko) 2010-05-07 2012-05-30 한국과학기술원 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품의 제조방법

Similar Documents

Publication Publication Date Title
JP5606695B2 (ja) 接続端子付き基板
JP5347222B2 (ja) 半導体装置の製造方法
JP5713598B2 (ja) ソケット及びその製造方法
JP5500870B2 (ja) 接続端子付き基板及び電子部品のソケット等
JP2000331538A (ja) 異方導電性フィルムおよびその製造方法
US20050224939A1 (en) Semiconductor device and method for manufacturing same
JP2004266074A (ja) 配線基板
JP2009158830A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2011151103A (ja) 電子部品相互の接続構造及び接続方法
JP2006261176A (ja) 半導体装置および実装構造
JP2007158069A (ja) 半導体パッケージの外部接続構造及びその製造方法
JP2006261177A (ja) 半導体装置とその製造方法および実装構造
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JPH0727789A (ja) 回路配線板およびその製造方法
JP3438583B2 (ja) 異方導電性フィルムの接続方法
JP2011258835A (ja) 実装構造、電子部品、回路基板、基板組立体、電子機器、及び応力緩和部材
JP4172433B2 (ja) 基板接続部材とそれを用いた三次元接続構造体並びに三次元接続構造体の製造方法
JP2004087657A (ja) Tabテープ及びその製造方法並びにそれを用いた半導体装置
JP2006310583A (ja) 複合基板およびその製造方法
JP2004087575A (ja) 半導体装置とその製造方法ならびに半導体装置の実装構造
JP2004079710A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000022023A (ja) 接続構造体とその製造方法、及び実装構造体
JP2003243821A (ja) 配線基板の接続方法及び配線基板
JP2012099551A (ja) 接続構造体
JP3446608B2 (ja) 半導体ユニット